SU1591172A1 - Synchronous cophasal electric drive - Google Patents
Synchronous cophasal electric drive Download PDFInfo
- Publication number
- SU1591172A1 SU1591172A1 SU884602514A SU4602514A SU1591172A1 SU 1591172 A1 SU1591172 A1 SU 1591172A1 SU 884602514 A SU884602514 A SU 884602514A SU 4602514 A SU4602514 A SU 4602514A SU 1591172 A1 SU1591172 A1 SU 1591172A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phase
- output
- frequency
- input
- unit
- Prior art date
Links
Landscapes
- Control Of Stepping Motors (AREA)
Description
Изобретение относится к электротехнике, а именно к устройствам автоматического фазирования синхронизированных электроприводов с фазовой автоподстройкой частоты.вращения, и может быть использовано в системах передачи и воспроизведения информации, например в приводе устройств видеозаписи. Цель изобретения - повышение быстродействия в режиме фазирования. В электроприводе обеспечиваются режимы торможения и разгона при отработке фазовой ошибки в режиме фазирования, блокировка прохождения дополнительных импульсов в ’ 'каналы задания и обратной связи в режимах разгона и торможения; исключается возможность накопления скоростной ошибки при фазировании путем подачи дополнительных импульсов в канал обратной связи только после полной ' синхронизации кольца фазовой автоподстройки частоты вращения электродвигателя. 1 з.п. ф-лы, 6 ил.
а
(О
Изобретение относится к электротехнике, а именно к устройствам автоматического фазирования синхронизирован-’ ных электроприводов с фазовой автоподстройкой частоты вращения, и может быть использовано в системах передачи и воспроизведения информации, например в приводе устройств видеозаписи.
Целью изобретения является повышение, быстродействия в режиме фазирования .
На фиг. 1 приведена схема электропривода; на фиг.2 - функциональная схема блока определения наличия ошибки фазирования; на фиг. 3 — функциональная схема блока определения знака ошибки; на фиг. 4 и 5 - временные диаграммы , поясняющие работу блока определения наличия ошибки фазирования
и блока.развертки фазы соответственно; на фиг. 6 - фазовый портрет отработки приводом фазовой ошибки в режиме фазирования.
Электропривод содержит электродвигатель 1 с импульсными датчиками частоты 2 и положения ротора 3, установленными на его валу, последовательно соединенные частотно-фазовый дискриминатор 4, блок 5 коррекции й статический преобразователь 6, выходом подключенный к якорной обмотке электродвигателя 1. Частотно-задающий'блок 7 вторым выходом соединен с вторым входом блока 8 определения фазового рассогласования. Выход импульсного датчика 2 частоты подключен к первому входу блока 9 суммирования импульсов, второй вход которого'подключен к выхо-
3
1591172
4
ду формирователя Ю дополнительных импульсов» третий вход - к первому вы-, ходу блока 8 определения фазового рассогласования, а выход - к второму $ входу частотно-фазового дискриминатора 4. Выход импульсного датчика 3 положения ротора соединен с входом формирователя 10 дополнительных импульсов и третьим входом блока 8 опреде- до ления фазового рассогласования.
Кроме того, электропривод содержит второй блок 11 суммирования импульсов, первый выход частотно-задающего блока 7 подключен к первому вхог 5 ду блока 8 определения фазового рассогласования и первому входу второго блока 11 суммирования импульсов, второй и третий входы которого объединены соответственно с вторым и третьим >θ входами первого блока 9 суммирования импульсов. Выход второго блбка 11 суммирования подключен к первому входу частотно-фазового дискриминатора 4. Второй и третий выходы блока 8 опреде-5 пения фазового рассогласования подключены соответственно к четвертым входам второго 11 и первого 9 блоков суммирования импульсов.
Блок 8 определения фазового рассогпасования выполнен в виде блока 12 определения наличия ошибки фазирования и блока 13 определения знака ошибки, выходы которого являются соответственно вторым и третьим выходами бло-;д ка 8 определения фазового рассогласования, Выход блока 12 определения наличия ошибки фазирования является первым выходом блока 8 определения фазового рассогласования. Входы блоков дд 12 и 13 определения наличия ошибки фазирования и знака ошибки соответственно объединены и являются первым, вторым и третьим входами блока 8 определения фазового рассогласования. 45
. Блок 14 наличия частоты входом ^соединен с выходом частотно-фазового дискриминатора 4. Формирователь 10 дополнительных импульсов выполнен в виде делителя частоты и снабжен допол-;д нительным входом, подключенным к выходу блока 14 наличия частоты.
Частотно-задающий блок 7 предназначен для формирования частотного сигнала £ог, , определяющего частоту вращения д электродвигателя 1 в требуемом диапазоне частот вращения,и импульсов задания ЕоП, обеспечивающих синфазный режим работы, и может быть выполнен
в виде генератора 15 и делителя 16 частоты следования импульсов генератора 15.
Блок 5 коррекции предназначен для формирования управляющего сигнала с целью обеспечения устойчивой работы привода и может быть выполнен, например, в виде параллельного соединения пропорционального и дифференцирующего звеньев, реализующих ПД-закон регулирования.
Блоки 9 и 11 суммирования импульсов предназначены для введения дополнительных импульсов в режиме фазирования в канал задания £оП или в канал обратной связи £ос в зависимости от знака фазовой ошибки и могут быть выполнены в виде логических схем И 17 и ИЛИ 18. Блок 12 может быть выполнен в виде последовательно соединенных В-триггеров 19 и 20 (фиг. 3).
Блок 13 может быть выполнен в виде последовательно соединенных блока 21 развертки фазы и Б-триггера 22 (фиг.З) Блок 21 развертки фазы формирует сигнал развертки фазы (фиг. 5) и может быть выполнен в виде счетного триггера 23, счетчика 24 импульсов и дешифратора 25.
Блок 14 наличия частоты предназначен для определения пропорционального режима работы электропривода (частотно-фазовый дискриминатор в режиме фа--> зового сравнения импульсов £ оп и £ос) и может быть выполнен в виде последовательно соединенных преобразователя частота - напряжение и компаратора.
Электропривод работает следующим образом.
При разгоне электродвигателя 1 до синхронной частоты вращения, задаваемой с помощью част'отно-задающего блока 7, на первый вход частотно-фазового дискриминатора 4 через блок 11 суммирования импульсов поступает сигнал £оп с первого выхода частотно-задающего блока 7. На второй вход дискриминатора 4 через блок 9 суммирования импульсов поступают импульсы £Λ с выхода датчика 2. Частота следования импульсов £ос пропорциональна частоте вращения электродвигателя 1. Частотно-фазовый дискриминатор 4 проводит сравнение- частот импульсных последовательностей £0„и £оС и выдает сигнал высокого уровня на разгон электродвигателя, так как частота £оп превышает частоту £ос.
159
Управляющий сигнал с выхода дискриминатора 4 через блок 5 коррекции и статический преобразователь 6 поступает в обмотки двигателя 1, обеспечивая его разгон с максимальным ускорением. При этом частота £ос на выходе импульсного датчика 2 возрастает до тех пор, пока не сравняется с частотой £оп . В этот момент дискриминатор 4 переходит в режим фазового сравнения импульсов £ оп и £ос, и на его выходе появляются импульсы, период следования которых равен периоду следования импульсов £оП, а длительность пропорциональна величине фазового рассогласования частот £опи £оС. Сигнал с выхода частотно-фазового дискриминатора 4, пропорциональный сигналу фазовой ошибки привода, поступает на вход блока 5 коррекции, на выходе которого формируется сигнал управления преобразователем 6, определяемый передаточной функцией блока 5 коррекции.
Передаточная функция блока 5 коррекции выбирается так, чтобы обеспечить минимальное время переходного процесса в режиме синхронизации электропривода.
При наличии фазовой ошибки привода, определяемой с помощью блока 8 определения фазового рассогласования, . на первом выходе блока 8 формируется. сигнал логической единицы, а в зависимости от знака ошибки фазирования формируется сигнал логической единицы на втором или третьем выходе блока 8. Высокие уровни сигнала на первом и втором выходах блока 8 разрешают прохождение дополнительных импульсов с выхода формирователя 10 через блок 11 суммирования импульсов на первый вход частотно-фазового дискриминатора 4. Высокие уровни сигналов на первом и третьем выходах блока 8 разрешают прохождение дополнительных импульсов через блок 9 на второй вход дискриминатора 4. При этом в зависимости от знака ошибки фазирования при фазировании осуществляется дополнительный разгон или торможение электродвигателя 1, что что позволяет сократить время фазирования. После отработки начальной фазовой ошибки привода на первом выходе блока 8 определения фазового рассогласования появляется низкий уровень напряжения, запрещающий прохождение дополнительных импульсов через блоки
72 0
9 и 11 на входы дискриминатора 4. При этом привод переходит в режим синхронно-синфазного вращения.
Блок 14 наличия частоты позволяет определить момент времени перехода привода в пропорциональный режим ра-: боты (дискриминатор 4 в режиме фазового сравнения). В этом режиме на выходе дискриминатора 4 появляется последовательность импульсов, поступающая на вход блока 14 наличия частоты.На выходе блока 14 наличия частоты появляется высокий уровень напряжения, разрешающий формирование дополнительных импульсов в формирователе 10. Период следования дополнительных импульсов задается с помощью коэффициента делителя частоты так, чтобы за время между импульсами происходила полная синхронизация привода, что позволяет устранить накопление скоростной ошибки в режиме фазирования.
В режимах разгона или торможения привода дискриминатор 4 находится в режиме насыщения, и на вход блока 14 наличия частоты поступает высокий (низкий)уровень напряжения. Отсутствие импульсного сигнала на входе блока 14 определяет низкий уровень сигнала на его выходе. Низкий уровень сигнала с выхода блока 14 наличия частоты, поступая на установочный вход формирователя 10 дополнительных импульсов, запрещает формирование дополнительных импульсов. При этом на входы частотно-фазового дискриминатора 4 через блоки 11 и 9 суммирования импульсов поступают только импульсы частот £ οη и £ос, определяя разгон (тор<можение) двигателя 1 до синхронной скорости. Отсутствие дополнительных импульсов в каналах задания и обратной связи в режимах разгона и торможения привода приводит к исключению ложных переключений дискриминатора 4 в режим фазового сравнения ,снижающих быстродействие привода.При этом разгон (торможение) привода до синхронной скорости осуществляется с максимальным ускорением.
Работа привода (при отработке отрицательного фазового рассогласования) поясняется фазовым портретом на фиг. 6. После каждого дополнительного импульса, поступившего в канал обратной связи, происходит полная синхронизация привода, что позволяет устранить накопление скоростной ошибки в
7
1591172
8
режиме фазирования. Фазирование осуществляется за η тактов
(Л?
Ζ
начальная фазовая ошибка). В результате > (того, что фазирование может осуществляться как при дополнительном разгоне, так и при торможении привода, время фазирования значительно сокращается, особенно при отработке малых фа- Ю зовых рассогласований.
Электропривод обеспечивает повышение быстродействия в режиме фазирования за счет введения дополнительных импульсов в каналы задания или 15 обратной связи в зависимости от знака фазовой ошибки (обеспечение разгона или торможения при фазировании), а также формирования периода следования дополнительных импульсов, превы- 20 тающего время полной отработки приводом одного шага фазирования.
The invention relates to electrical engineering, in particular to devices for the automatic phasing of synchronized drives with phase-locked loop frequency rotation, and can be used in systems for transmitting and reproducing information, for example, in a drive for video recording devices. The purpose of the invention is to increase the speed in the phasing mode. The drive provides deceleration and acceleration when working out phase errors in the phasing mode, blocking the passage of additional pulses to the '' reference channels and feedback in the acceleration and deceleration modes; the possibility of accumulating high-speed errors during phasing is excluded by supplying additional pulses to the feedback channel only after complete synchronization of the phase-locked loop of the motor's rotational speed. 1 hp f-ly, 6 ill.
but
(ABOUT
The invention relates to electrical engineering, in particular to devices for automatic phasing of synchronized electric drives with phase-locked speed, and can be used in systems for transmitting and reproducing information, for example, in a drive for video recording devices.
The aim of the invention is to increase the speed in the phasing mode.
FIG. 1 shows a diagram of the drive; figure 2 - functional diagram of the block determine the presence of phasing errors; in fig. 3 is a functional block diagram of determining the sign of the error; in fig. 4 and 5 are time diagrams explaining the operation of the phasing error detection unit
and block phase scan, respectively; in fig. 6 - phase portrait of testing drive phase error in the phase mode.
The electric drive contains an electric motor 1 with pulse sensors of frequency 2 and rotor position 3 mounted on its shaft, frequency discriminator 4 connected in series, correction 5 unit nd static converter 6, output connected to the armature winding of motor 1. Frequency setting unit 7 second the output is connected to the second input of the block 8 for determining the phase mismatch. The output of pulse frequency sensor 2 is connected to the first input of the impulse summing unit 9, the second input of which is connected to the output
3
1591172
four
the driver of the additional pulse U is the third input to the first output of the phase mismatch detection unit 8, and the output to the second $ input of the frequency-phase discriminator 4. The output of the rotor pulse sensor 3 is connected to the input of the former of the additional pulse 10 and the third input block 8 determination of phase mismatch.
In addition, the drive contains a second pulse addition unit 11, the first output of the frequency master unit 7 is connected to the first input 5 of the phase error detection unit 8 and the first input of the second pulse addition unit 11, the second and third inputs of which are combined respectively with the second and third> θ inputs of the first block 9 summation of pulses. The output of the second block 11 of the summation is connected to the first input of the frequency-phase discriminator 4. The second and third outputs of the unit 8 for detecting the phase error discrepancy are connected to the fourth inputs of the second 11 and first 9 pulse summing blocks, respectively.
The phase separation determination unit 8 is made in the form of a phasing error detection unit 12 and an error sign determination unit 13, the outputs of which are the second and third outputs of the block , respectively ; d ka 8 determine the phase mismatch, the output of the block 12 determine the presence of a phasing error is the first output of the block 8 determining the phase mismatch. The inputs of the blocks dd 12 and 13 determine the presence of phasing errors and the sign of the error, respectively, are combined and are the first, second and third inputs of the block 8 for determining the phase mismatch. 45
. The frequency presence block 14 by the input ^ is connected to the output of the frequency-phase discriminator 4. Shaper 10 additional pulses are made in the form of a frequency divider and equipped with an additional input connected to the output of the frequency presence block 14.
Frequency setting unit 7 is designed to generate a frequency signal £ σ , that determines the rotational frequency d of the electric motor 1 in the required range of rotational speeds, and the reference pulses E oP , which provide common-mode operation, and can be performed
in the form of the generator 15 and the divider 16 pulse frequency generator 15.
Block 5 correction is designed to generate a control signal to ensure stable operation of the drive and can be performed, for example, in the form of a parallel connection of proportional and differentiating links that implement the PD-law of regulation.
Blocks 9 and 11 of the summation of pulses are designed to introduce additional pulses in the phasing mode into the channel of the assignment £ oP or into the feedback channel £ os depending on the sign of the phase error and can be implemented as AND 17 and OR 18 logic circuits. Block 12 can be made in the form of serially connected B-flip-flops 19 and 20 (Fig. 3).
The block 13 may be made in the form of a phase scanner 21 and a B-flip-flop 22 connected in series (FIG. 3). The phase sweep block 21 forms a phase sweep signal (FIG. 5) and may be made in the form of a counting flip-flop 23, a pulse counter 24 and decoder 25.
The frequency presence block 14 is designed to determine the proportional mode of operation of the electric drive (frequency-phase discriminator in the phase -> pulse comparison mode £ op and £ oc ) and can be made in the form of serially connected frequency-voltage converter and comparator.
The drive works as follows.
When the motor 1 is accelerated to a synchronous rotational speed specified by the part-master block 7, the first input of the frequency-phase discriminator 4 through the pulse summing unit 11 receives a signal £ op from the first output of the frequency master block 7. The second input of the discriminator 4 through the block 9 summation pulses £ Λ from the output of the sensor 2. The pulse repetition frequency £ os is proportional to the frequency of rotation of the electric motor 1. The frequency-phase discriminator 4 makes a comparison of the frequencies of the pulses The values of £ 0 „and £ оС and gives a high level signal for acceleration of the electric motor, since the frequency £ op exceeds the frequency £ oc .
159
The control signal from the output of the discriminator 4 through the correction unit 5 and the static converter 6 enters the windings of the engine 1, providing its acceleration with maximum acceleration. The frequency £ OS at the output of the pulse sensor 2 increases until it equals the frequency £ op . At this moment, the discriminator 4 goes into phase comparison mode of pulses £ op and £ os , and at its output there appear pulses, the repetition period of which is equal to the repetition period of pulses £ op , and the duration is proportional to the magnitude of the phase mismatch of the frequencies £ op and £ оС . The output signal of the frequency-phase discriminator 4, proportional to the signal phase error of the drive, is fed to the input of the correction unit 5, the output of which generates a control signal for the converter 6, determined by the transfer function of the correction unit 5.
The transfer function of the correction unit 5 is chosen so as to ensure the minimum transition time in the synchronization mode of the electric drive.
In the presence of the phase error of the drive, determined using the block 8 for determining the phase mismatch,. on the first output of block 8 is formed. the signal of the logical unit, and depending on the sign of the phasing error, a signal of the logical unit is generated at the second or third output of block 8. High signal levels at the first and second outputs of block 8 allow additional pulses from the output of driver 10 to pass through the pulse addition unit 11 to the first input frequency -phase discriminator 4. High levels of signals on the first and third outputs of block 8 allow additional pulses to pass through block 9 to the second input of the discriminator 4. Depending on At the same time, phasing errors during phasing are additional acceleration or deceleration of the electric motor 1, which allows to reduce the phasing time. After testing the initial phase error of the drive at the first output of the block 8 for determining the phase mismatch, a low voltage level appears, prohibiting the passage of additional pulses through the blocks
72 0
9 and 11 to the inputs of the discriminator 4. In this case, the drive switches to the synchronous-in-phase rotation mode.
The frequency presence block 14 allows determining the moment of the drive transition to the proportional operating mode: bots (discriminator 4 in the phase comparison mode). In this mode, at the output of the discriminator 4, a sequence of pulses appears at the input of the frequency presence block 14. A high voltage level appears at the output of the frequency block 14, which allows the formation of additional pulses in the shaper 10. The repetition period of the additional pulses is set using the frequency divider coefficient, so that during the time between pulses a complete synchronization of the drive occurs, which allows to eliminate the accumulation of high-speed error in the phasing mode.
In the modes of acceleration or deceleration of the drive, the discriminator 4 is in the saturation mode, and a high (low) voltage level arrives at the input of the frequency presence block 14. The absence of a pulse signal at the input of block 14 determines the low level of the signal at its output. A low signal level from the output of the frequency presence block 14, acting on the setup input of the shaper 10 additional pulses, prohibits the formation of additional pulses. At the same time, only frequency impulses £ οη and £ os arrive at the inputs of the frequency-phase discriminator 4 through the blocks 11 and 9 of the summation of pulses, determining the acceleration (torus) of engine 1 to the synchronous speed. The absence of additional pulses in the channels of the reference and feedback in the modes of acceleration and deceleration of the drive leads to the exclusion of spurious switches of the discriminator 4 to the phase comparison mode, which reduces the drive speed.
The operation of the drive (when developing a negative phase mismatch) is explained by the phase portrait in FIG. 6. After each additional pulse received in the feedback channel, the drive is fully synchronized, thus eliminating the accumulation of speed error in
7
1591172
eight
phasing mode. Phasing is carried out in η cycles
(L?
Ζ
initial phase error). As a result,> (the fact that phasing can be carried out both with additional acceleration and with deceleration of the drive, the phasing time is significantly reduced, especially when developing small phase-to-phase mismatches.
The drive provides an increase in speed in the phasing mode by introducing additional pulses into the channels of the reference or 15 feedbacks, depending on the sign of the phase error (ensuring acceleration or deceleration during phasing), as well as the formation of a repetition period of additional pulses exceeding the full drive time one phasing step.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884602514A SU1591172A1 (en) | 1988-11-05 | 1988-11-05 | Synchronous cophasal electric drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884602514A SU1591172A1 (en) | 1988-11-05 | 1988-11-05 | Synchronous cophasal electric drive |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1591172A1 true SU1591172A1 (en) | 1990-09-07 |
Family
ID=21408100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884602514A SU1591172A1 (en) | 1988-11-05 | 1988-11-05 | Synchronous cophasal electric drive |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1591172A1 (en) |
-
1988
- 1988-11-05 SU SU884602514A patent/SU1591172A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| EP0199448B1 (en) | Frequency and phase error determination apparatus | |
| US4389606A (en) | Automatically synchronized synchronous motor drive system | |
| EP0740423A2 (en) | Digital phase-locked loop | |
| US4575684A (en) | Differential phase shift keying receiver | |
| US4555667A (en) | Synchronous digital QPSK demodulator with carrier error correction | |
| US4775811A (en) | Phase comparator | |
| GB2067054A (en) | Synchronizing signal detecting circuits | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| SU1591172A1 (en) | Synchronous cophasal electric drive | |
| JP2012257429A (en) | Motor driving control apparatus and image forming apparatus | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| US5367241A (en) | Rotation speed detecting apparatus for a motor having an encoder | |
| US4808970A (en) | Decoding device for CMI code | |
| US4224558A (en) | Selectable servo ratio and dual speed control system for large centrifuge units | |
| RU2422978C1 (en) | Synchronous-cophased electric drive | |
| SU1624649A1 (en) | Constant current electric drive | |
| RU178108U1 (en) | DEVICE FOR AGREEMENT OF ANGULAR POSITION OF SYNCHRONOUS ROTATING SHAFT OF DC ELECTRIC MOTORS | |
| SU1238197A1 (en) | Frequency-phase discriminator | |
| SU1508334A1 (en) | Stabilized electric drive | |
| SU932558A1 (en) | Device for regulating magnetic carrier speed | |
| JP2859452B2 (en) | Motor control circuit | |
| JPH02203622A (en) | Multiple frequency phase locked loop circuit | |
| SU1066015A1 (en) | Multimotor equiphase drive |