SU1536423A1 - Устройство дл передачи телеметрической информации - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  в телеметрических системах. Устройство осуществл ет циклический опрос датчиков и формирование кадра передаваемого сообщени , состо щего из кадрового синхросигнала, адресной части и информационной части, что обеспечивает повышение достоверности устройства. Устройство содержит анализатор 1 информации, блок 2 оперативной пам ти адреса, блок 3 оперативной пам ти информации, формирователь 4 кадра и блок 5 синхронизации. 1 з.п. ф-лы, 11 ил.

Description

Фиг. i

Изобретение относитс  к электросв зи и может быть использовано в телеметрических системах.

Цепь изобретени  - повышение дос- топерностн устройства.

На фиг.1 представлена функциональна  схема устройства; на фиг, 2 - структура кадра передаваемого сообщени ; на фиг. 3 - функциональна  схема блока синхронизации; на фиг.4 - функциональна  схема формировател  импульсов; на фиг. 5 - функциональна  схема формировател  импульсов; на фиг.6 - функциональна  схема гене- раторл тактоных импульсов; на фиг.7 - временные диаграммы, по сн ющие работу блока синхронизации; на фиг.8 - функциональна  схема анализатора информации; на фиг.9 - функциональна  схема учла сокращени  избыточности; на фиг.10 - функциональна  схема второго блока оперативной пам ти инфор мации; на фиг. 11 - функциональна  схема первого блока оперативной пам ти адреса.

Устройство содержит (фпг.1) анализатор 1 информации, первый блок 2 оперативной пам ти адреса, второй блок 3 оперативной пам ти информации, формирователь 4 кадра (элемент ИЛИ) и блок 5 синхронизации.

Блок 5 синхронизации содержит (фиг.З) генератор 6 тактовых импульсов и формирователи 7-11 импульсов

Формирователь 8(9,1l) импульсов содержит (фиг.А) элемент И 12, счетчик 13 импульсов, дешифратор 14 и элемент НЕ 15„

Формирователь 7(10) импульсов содержит (фиг.5) элементы И 16 и 17 и триггер, 18 и 1 9„

Генератор 6 тактовых импульсов содержит (фиг.6) задающий генератор 20 и делители 21 и 22 частоты следовани  импульсов.

Анализатор 1 информации содержит (фиг.8) узлы 23,24,..,,25 сокращени  избыточности информации, второй элемент ИЛИ 26, элемент И 27, первый элемент ИЛИ 28, аналого-цифровой преобразователь 29, первый 30 и второй 31 регистры сдвига, второй элемент 32 задержки, триггер 33,управл емый генератор 34 тактовых импульсов , первый элемент 35 задержки, группу 36 элементов И 37, -37Л , шину 38 нулевого потенциала и третий элемент ИЛИ 39.

,

10

20

25

30

35

40

45

50

55

Узел 23(24,25) сокращени  избыточности содержит (фиг.9) блок 40 сравнени , формирователь 41 модели сиг- | нала, ключ 42, блок 43 управлени . Блок 40 сравнени  содержит вычита- тель 44 и пороговый элемент 45. Формирователь 41 модели сигналов содержит элемент 46 аналоговой пам ти (конденсатор), ключи 47 и 48 и элемент 49 задержки. Блок 43 управлени  содержит триггеры 50 и 5 элементы И 52 и 53, элемент 54 задержки , формирователи 55 - 57 импульсов и элемент НЕ 58.

Второй блок 3 оперативной пам ти информации содержит (фиг.10) регистры 59 и 60 сдвига, элемент ИЛИ 61, элементы И 62,63,...,64, элемент ИЛИ 65 и элемент И 66„

Первый блок 2 оперативной пам ти адреса содержит (фиг.1l) элемент ИЛИ 67, регистр 68 сдвига и элемент И 69.

Устройство работает следующим образом .

Анализатор 1 информации под действием сигналов, поступающих от блока 5 синхронизации, поочередно опрашивает все датчики. Каждый i-й отсчет каждого датчика сравниваетс  с (i+l)-M отсчетом того же датчика.

Если величина параметра превышает заданную разность их значений, то указанный отсчет (i+l) считаетс  существенным и подлежащим передаче„ Если разность величин отсчетов не превосходит заданной величины, то отсчет считаетс  несущественным и передаче не подлежит.

В процессе поочередной проверки

отсчетов всех N датчиков блок 2 формирует адресную часть, составленную из последовательности N символов единиц и нулей. Существенным отсчетам в адресной части соответствуют сигналы высокого уровн , а несущественным отсчетам - низкого. Кодовые группы, соответствующие значени м существенных отсчетов, записываютс  в пор дке их поступлени  в блок 3 непосредственно одна за другой.

После опроса всех N датчиков устройство формирует сигнал телеметрического кадра сообщени  (фиг.2), При этом блок 5 синхронизации выдает на вход формировател  4 кадровый синхросигнал , который проходит на выход устройства и служит точкой отсчета

дн  правильной дешифровки сообщений на приеме. Непосредственно за кадровым синхросигналом с выхода блока 2 (под действием сигналов, выдаваемых блоком 5 синхронизации) на вход формировател  4 поступают сигналы кодовой группы адресной части, которые проход т через формирователь 4 ка выход устройства. Затем с выхода блока 3 под действием сигналов, выдаваемых блоком 5 синхронизации, на вход формировател  4 сигналы кодовых трупп существенных отсчетов,которые также проход т через формирователь 4 на выход устройства. Далее от блока 5 на входы анализатора и блоков 2 и 3 поступает сигнал начала цикла, устанавливающий их в исходное состо ние, и цикл работы устройства повтор етс .

Кадр передаваемого сообщени  (фиг.2) содержит кадровый К-скнхро- сигнал, А-сигналы кодовой группы адресной части, И-сигналы кодовых групп информационной части. В приведенном примере (фиг,2) дл  восьмика- ,113/1 ьной системы сигналы высокого уровн , сто щие на третьем, п том и восьмом местах среди А-сигналов адресной части, определ ют наличие существенных отсчетов соответственно третьего, п того и восьмого каналов. Сигналы кодовых групп И,, И,, И8 соответствуют значени м существенных отсчетов соответственно третьего,л - того и восьмого датчиков.

Блок синхронизации работает следующим образом.

Под действием тактовых импульсов, поступающих с первого выхода (фиг.7и генератора 6 на первый вход формировател  10, последний формирует и выдает на первый выход (ж) блока 5 сигнал начала цикла. По окончании сигнала начала цикла на втором выходе формировател  10 имеет место переключение уровн  сигнала с низкого на высокий. Этот перепад напр жени  (фронт нарастани  сигнала) фазирует генератор 6 и запускает форми- ропатель . Последний под действием тлкговых импульсов, поступающих с второго «ыхода (з) генератора 6 на г.срвый вход формировател  1 1 ,формирует и выдает на четвертый выход (а) блока 5 N+1 импульсов считывани  инФормации из анализаторэ I (N - число датчиков на контролируемом объекте).

0

После выдачи N+1 импульсов формирователь 1I выключаетс . В этот момент сигнал на втором выходе формировател  1I измен етс  с низкого уровн  на высокий. Под действием этого перепада напр жени  фазируетс  генератор 6 и запускаетс  формирователь 7 импульсов кадрового синхросигнала. Под действием тактовых импульсов, поступающих с первого выхода генератора 6 на первый вход формировател  7, последний формирует кадровый синхросигнал и выдает его на седьмой вы5 ход (б) блока 5. По окончании кадрового синхросигнала формирователь 7 выключаетс , а изменение уровн  сигнала на его втором выходе с низкого уровн  на высокий запускает формиро0 ватель 8 импульсов считывани  информации из блока 2. Под действием тактовых импульсов, поступающих с первого выхода (и) генератора 6 на первый вход формировател  8, последний

5 формирует и выдает на третий выход (в) и на второй выход (г) блока 5 импульсы считывани  и сигнал разрешени  считывани  информации из блока 2. После выдачи N импульсов формирователь 8 выключаетс , на его втором выходе сигнал измен етс  с низкого уровн  на высокий. Под действием этого изменени  сигнала запускаетс  формирователь 9 импульсов считывани  информации из блока 3. Под действием тактовых импульсов, поступающих с первого выхода генератора 6 на первый вход формировател  9, последний формирует и выдает на п тый выход (д)

0 и шестой выход (е) блока 5 импульсы считывани  и сигнал разрешени  считывани  информации из блока 3.После выдачи N- n импульсов (п - число разр дов кодовой группы существенного

с отсчета одного датчика) формирователь 9 выключаетс , на его втором выходе сигнал измен етс  с низкого уровн  на высокий, что обеспечивает запуск формировател  10, и цикл работы блока 5 повтор етс .

Формирователь 8(9,11) работает следующим образом (фиг.4).

При поступлении на1 второй вход формировател  8 высокого уровн  напр жени  (переключение с низкого уровн  на высокий) производитс  обнуление счетчика 13, на выходе дешифратора 14 устанавливаетс  низкий уровень сигнала, а на выходе элемента

0

5

0

5

НЕ 15 - высокий уровень сигнниа, Благодар  этому обеспечиваетс  разрешение прохождени  ч .реэ элемент И 12 тактовых импульсов, поступающих на первый вход формировател  8. Тактовые импульсы с выхода элемента И 12 проход т на первый выход формировател  8 и на вход счетчика 13.Последний ведет счет числа импульсов,выданных формирователем 8 с первого вых да. По выдаче формирователем 8 уст новленного числа импульсов в счетч ко 13 окатываетс  зафиксированным заданное двоичное число (дл  формировател  8 заданное число - N, дл  формировател  9 - N.n, дл  формировател  11 - N+1). Дешифратор 14 производит дешифровку кодовой комбинации сигналов, поступающих с выхода счетчика 13. В результате на выходе дешифратора 14 устанавливаетс  высокий уровень сигнала, а на выходе элемента НЕ 15 - низкий уровень, благодар 

Ю

15

20

8

ет триггер 19 р нулевое состо ние. Уровни сигналов на его выходах пзме- ннютс  на противоположные. Формирователь 7 выключаетс . С приходом сигнала высокого уровн  на второй вход формировател  7 цикл работы повтор етс .

Генератор 6 тактовых импульсов (фиг.6) работает следующим образом.

При поступлении на входы генератора 6 высокого уровн  сигналов производитс  фазирование делителей 21 и 22. Последние производ т делечье частоты следовани  тактовых импульсов , поступающих на их сигнальные входы от задающего генератора 20. С выходов делителей 21 и 22 импульсы требуемой тактовой частоты поступают на первый и второй выходы генератора 6 соответственно.

Анализатор 1 информации фиг. 8) работает следующим образом.

Сигнал начала никла с установоч

30

чему запрещаетс  прохождение тактовых 25 ного входа анализатора 1 поступает импульсов через -элемент И 12. Формирователь 8 выключаетс . С приходом на второй вход формировател  Я сигнала высокого уровн  цикл рнГнп . последнего повтор етс .

Формирователь 7 (10) рчоота г следующим образом (фиг.5).

При поступлении на второй вход формировател  7 сигнала высокого уровн  триггер 18 устанавливаетс  в единичное состо ние. 5ысок ч уровень сигнала с выхода триггера 1 В пос гупа- ет на вход элемента И 1Ь, а пулевой уровень - на вход элем м; ui И 1 7 тем

35

на вход регистра 30 сдвига и устана ливает в нем исходное состо ние 100,..0. Затем с управл ющего вхо д  анализатора 1 поступают сигналы на тактовый вход регистра 30, вход элемента 32 задержки, установочный ччс. ; регистра 31 и управл ющий вход лрс1 бт азователч 29, Под действием Г Тих нмп /льсов информаци  в регистр Ю гдт пгаетс , запускаетс  преобра- «ор-атель 29, а в регистре 31 устанавливаетс  исходное состо ние 100.,, О, аждый импульс ,поступивший на такгошлй вход регистра 30, сдвигает информацию в этом регистре пл один разр д,   результате регист 30 переходит последовательно в сос- г Oi )0« . .0, 00100. ..О и -, , :н,ч-,|, , потенциал с выходч регистр , 30 поступает на управл ющий нход /ша 23 сокращени  избыточност )io fip::N./i на упрапл юцпе входы уз U li 2ч,,,,,25 поступают нулевые по- тенг.иалы (состо ние регистра 30 0100...О). При наличии в узле 23 сущее1 репного отсчета последний чер эпенснт МПИ 2.8 выдает значение (амп литуду) этого существенного отсче та на пход преобразовател  29 и выс г 1-й потенциал через эпемент ИЛ11 26 нл п.-р-. й ьыход анализатора 1 и на ьход .-.рчта И 27. При наличии в учлр аесущестпенного отсчета узел , через элементы ИЛИ 2Ь л 28

и им:од if

Vi- Цсамым соответственно разрешаетс  запрещаетс  прохождение тактовых пульсов, поступающих на перным в; формировател  7 через злеми 1 11 и 17. Первый тактовьг HMIIVIP ,npf ший через элемент И 16, ус aiiai;jr,ma- ет триггер 19 в единичное состо ние. На выходе триггера 19, соединенном с входом триггера 18, устан. с  высокий уровень сигнала, который возвращает триггер 18 в исходное пулевое состо ние. На выходах триггера 18 уровни сигналов измен ютс  на противоположные, тем самым обеспечиваетс  запрещение прохождени  через элемент И 16 и разрешение прохождени  через элемент И 17 тактовых импульсов с первого входа формировател  7. Первый прошедший чере элемент И 17 тактовый импульс возвраща0

5 ного входа анализатора 1 поступает

5

5

на вход регистра 30 сдвига и устанавливает в нем исходное состо ние 100,..0. Затем с управл ющего вход  анализатора 1 поступают сигналы на тактовый вход регистра 30, вход элемента 32 задержки, установочный ччс. ; регистра 31 и управл ющий вход лрс1 бт азователч 29, Под действием Г Тих нмп /льсов информаци  в регистре Ю гдт пгаетс , запускаетс  преобра- «ор-атель 29, а в регистре 31 устанавливаетс  исходное состо ние 100.,, О, аждый импульс ,поступивший на такгошлй вход регистра 30, сдвигает информацию в этом регистре пл один разр д,   результате регистр 30 переходит последовательно в сос- г Oi )0« . .0, 00100. ..О и -, , :н,ч-,|, , потенциал с выходч регистр , 30 поступает на управл ющий нход /ша 23 сокращени  избыточности, )io fip::N./i на упрапл юцпе входы уз- U li 2ч,,,,,25 поступают нулевые по- тенг.иалы (состо ние регистра 30 0100...О). При наличии в узле 23 сущее1 репного отсчета последний через эпенснт МПИ 2.8 выдает значение (амплитуду ) этого существенного отсчета на пход преобразовател  29 и высо- г 1-й потенциал через эпемент ИЛ11 26 - нл п.-р-. й ьыход анализатора 1 и на ьход .-.рчта И 27. При наличии в учлр аесущестпенного отсчета узел , через элементы ИЛИ 2Ь л 28

пи/пет на входы преобразовател  29 и элрмрнта И 27, а также на выход анализатора I нулевые потенциалы.За- ггч/ланный импульс с выхода элемента 32 задержки поступает на п тый выход анализатора и на вход элемента И 27. При наличии в узле 23 существенного отсчета (этому соответствует наличие высокого потенциала на выходе элемента ИЛИ 26) импульс с выхода элемента 32 проходит через элемент И 27 на четвертый выход анализатора I и вход триггера 33 и опрокидывает его. На выходе триггера 33 устанавливаетс  В1 1сокий потенциал, который запускает генератор 34. Последний выдает на тактовый вход регистра 31 и вход элемента 35 задержки тактовые импульсы , которые, сдвига  регистр 31, обеспечивают формирование коммутирующей серии импульсов, которые, поступа  с разр дных выходов регистра 31 поочередно на входы элементов И 37, обеспечивают коммутацию выходов разр дов преобразовател  29 через элементы И 37 и элемент ИЛИ 39 на второй выход анализатора 1. Импульсы с выхода элемента 35 задержки поступают на третий выход анализатора 1. После опроса последнего разр да (элемента И 37„ ) преобразовател  29 высокий потенциал с выхода регистра 31 поступает на вход триггера 33 и во лращает его в исходное состо ние. На выходе триггера 33 устанавливаетс  нулевой потенциал и генератор 34 выключаетс .

С приходом на управл ющий вход анализатора 1 следующего импульса производитс  опрос учла 24 аналогично описанному.

После прихода на управл ющий вход анализатора 1 IJ+1 импульсов в последнем оказываютс  проанализированными все И контролируемых датчиков, и анализатор выключаетс .

С приходом на установочный вход анализатора 1 сигнала начала цикла работа анализатора 1 повтор етс .

Узел 23 (24,...,25) сокращени  избыточности (фиг.9) работает следую- Щ1гм образом.

Сигнал от датчика поступает на ннфопмационныи вход узла 23 (на пер- ши вход блока 40 сравнени  и информационный вход ключа 47), на второй гход блока 40 поступает сигнал с выхода элемента 46 пам ти, который име

10

15

20

25

6423Ю

ет уровень, соответствующий амплитуде последнего переданного существенного отсчета. При несовпадении уровней сигналов на входах блока 40 вычита- тель 44 выдает сигнал разности,по достижении которым величины,превышающей порог срабатывани  элемента 45 (порог срабатывани  устанавливаетс  исход  из требуемой погрешности аппроксимации измер емого сигнала), последний выдает сигнал, который, пройд  через элемент И 52,поступает на вход формировател  55, который по переднему фронту сигнала высокого уровн , поступившему на его вход,формирует импульс, который поступает на вход триггера 50, управл ющий вход ключа 48 и вход элемента 49 задержки . При поступлении импульса на вход триггера 50 последний опрокидываетс  и на его выходе устанавливаетс  нулевой потенциал, запрещающий прохождение сигнала с выхода блока 40 через элемент И 52. При поступлении импульса на управл ющий вход ключа 48 последний открываетс  и элемент 46 пам ти через ключ 48 обнул етс  (например, конденсатор пам ти разр жаетс ), после чего с выхода элемента 49 задержки на управл ющий вход ключа 47 поступает импульс , который открывает ключ 47 и информаци  о текущем значении параметра записываетс  в элемент 46 пам ти (конденсатор пам ти через открытый ключ 47 зар жаетс  до текущего значени  измер емого сигнала,т.е. до уровн  значени  нового существенного отсчета). Одновременно импульс с выхода элемента 49 задержки поступает на вход элемента 54 задержки. Импульс с выхода элемента 54 задержки поступает на входы триггеров 50 и 51. Триггер 50 возвращаетс  в исходное (единичное) состо ние, а триггер 51 - в нулевое состо ние, запрещающее прохождение сигнала от блока 40 через элемент И 52 до тех пор,пока значение нового существенного отсчета из узла 23 не будет считано. Одновременно на инверсном выходе триггера 51 устанавливаетс  высокий потенциал, который разрешает прохождение импульсов опроса узла 23,поступающих на вход формировател  56 импульсов. Первый импульс опроса, поступивший на вход формировател  56 после опрокидывани  триггера 51,

30

35

40

45

50

55

обостр етс  по переднему фронту формирователем 56, с его выхода проходит через элемент И 53 на вход формировател  57 импульсов, который расшир ет входной импульс по длительности импульсов, поступающих на вход формировател  56. Широкий импульс с выхода формировател  57 поступает на вход элемента НЕ 58, управл ющий вход ключа 42 и выход учла 23 в качестве признака наличи  существенного отсчета. Ключ 42 открываетс  и сигнал, соответствующий уровню существенного отсчета, с вы- хода элемента 46 пам ти выдаетс  на выход узла 23. По окончании импульса , действующего на входе элемента НЕ 58, на его выходе устанавливаетс  высокий потенциал, фронт нараста- ни  которого возвращает триггер 51 в исходное состо ние.

После этого цикл работы узла 23 сокращени  избыточности повтор етс .

Клок 3 пам ти (фиг.Ю) работает следующим образом.

Сигнал начала цикла с установочного входа блока 3 поступает на установочные входы регистров 59 и 60 и устанавливает их в исходное состо  ние. Дл  регистра 59 исходное состо ние 100...О, дл  регистра 60 - 000,,.О. При наличии существенных отсчетов в узлах 23,24,...,25 анализатора 1 на информационный вход ре- гистра 60 поступают поразр дно сигналы , характеризующие значени  существенных отсчетов, а на вход элемента ИЛИ 61 поступают импульсы сдвига, и в регистре 60 производитс  запись информации.

На тактовый вход регистра 59 от анализатора 1 поступают импульсы, характеризующие занесение в блок 3 существенных отсчетов. По мера сдвига информации в регистре 59 производитс  перекоммутаци  выходного регистра 60 через элементы И 62,63,.. ...,64 и элемент ИЛИ 65 на вход элемента И 66 Это необходимо дл  того, чтобы обеспечить непосредственно после выдачи адресной части сообщени  выдачу информационной части сообщени  (фиг.2). Выходы регистра 60 отведены от  чеек пам ти с тагом,кратным п разр дам, необходимым дл  запоминани  значени  одного существенного отсчета.

Q

5

0 г 0

,-

0

5

После поочередной проверки отсчетов всех N каналов в анализаторе 1 и выдачи в канал св зи адресной части сообщени  от блока 5 на входы элемента ИЛИ 61 и элемента И 66 поступают соответственно сигналы считывани  и разрешени  считывани  информации из блока 3. Под действием импульсов , поступающих через первый тактовый вход блока 3, элемент ИЛИ 61 на тактовый вход регистра 60, с выхода регистра 60 через один из элементов И 62,63,...,64, элемент ИЛИ 65 и элемент И 66 сигналы кодовых групп существенных отсчетов поступают на выход блока 3.,

С .приходом на установочный вход блока 3 сигнала начала цикла работа блока 3 повтор етс .

Блок 2 пам ти (фиг.П) работает следующим образом.

С выхода блока 5 на установочный вход регистра 68 поступает сигнал начала цикла, который устанавливает регистр 68 в исходное состо ние 00...О. При наличии существенных отсчетов в узлах 23,24,...,25 анализатора 1 из последнего на информационный вход регистра 68 поступают сигналы высокого уровн , а при наличии несущественных отсчетов - сигналы низкого уровн . Одновременно из анализатора 1 через элемент ИЛИ 67 на тактовый вход пегистра 68 поступают импульсы сдвига, и в регистр 68 производитс  запись сигналов адресной части, характеризующих наличие (отсутствие ) существенных отсчетов в кадре передаваемого сообщени . После поочередной проверки всех датчиков в анализаторе 1 и выдачи в канал св зи кадрового синхросигнала на вход элемента ИЛИ 67 и вход элемента И 69 поступают соответственно сигналы выдачи информации из блока 2. Под действием импульсов, поступающих через элемент ИЛИ 67 на тактовый вход регистра 68, с выхода последнего через элемент И 69 сигналы кода адресной части поступают на выход блока 2о

С приходом на установочный вход блока 2 сигнала начала цикла работа блока 2 повтор етс .

Таким образом, наличие в кадре передаваемого сообщени  кадрового синхросигнала позвол ет правильно дешифрировать сообщение на приемной стороне при существенных отсчетах параметров , что повышает достоверность устройства .

Claims (2)

1. Формула изобретени 

   I. Устройство дл  передачи телеметрической информации, содержащее

   бЛОК СИНХрОНИЗаЦИИ, ПЕРВЫЙ ВЫХОД КО

   торого соединен с установочными входами первого, второго блоков пам ти и анализатора, информационные входы которого  вл ютс  входами устройства , первый и второй впходы анализа- тора соединены с информационными входами соответственно первого и второго блоков пам ти, выходы которых соединены соответственно с первым и вторым входами формировател  кадра, выход которого  вл етс  выходом устройства , отличающеес  тем,что, с целью повышени  достоверности устройства, в нем второй - седьмой выходы блока синхронизации соединены соответственно с управл ющим , первым тактовым входами второго блока пам ти, управл ющим входом анализатора, первым тактовым, управл ющим входами первого блока пам ти и третьим входом формировател  кадра , третий - п тый выходы анализатора соединены соответственно с вторым третьим тактовыми входами второго блока пам ти и вторым тактовым входом первого блока пам ти.
2. 2. Устройство по п.

   .отличающеес  тем, что анализатор содержит уэпы сокращени  избыточное- ти, элементы ИЛИ, аналого-цифровой преобразователь, регистры, триггер, группу элементов И, элемент И, элементы задержки и генератор импульсов, выходы первого регистра соединены с управл ющими входами одноименных

   JQ

   0 5 0

   5

   0 $

   узлов сокращени  избыточности, первые и вторые выходы которых соединены с одноименными входами соответственно первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с информационным входом аналого-цифрового преобразовател , выходы которого соединены с первыми входами одноименных элементов И группы, выходы которых соединены с одноименными входами третьего элемента ИЛИ, выход триггера соединен через генератор импульсов с входом первого элемента задержки и тактовым входом второго регистра, выходы разр дов которого соединены с вторыми входами одноименных элементов И группы, вход установки в О триггера подключен к выходу последнего разр да второго регистра, информационные входы первого и второго регистров объединены и соединены с гаиной нулевого потенциала , информационные входы узлов сокращени  избыточности и установочный вход первого регистра  вл ютс  соответственно информационными и установочным входами анализатора, управл ющий вход аналого-цифрового преобразовател  объединен с тактовым входом первого регистра, установочным входом второго регистра, входом второго элемента задержки и  вл етс  управл ющим входом анализатора, выход второго элемента ИЛИ соединен с первым входом элемента И и  вл етс  первым выходом анализатора, выходы третьего элемента ИЛИ и первого элемента задержки  вл ютс  соответственно вторым и третьим выходами анализатора , выход элемента И соединен с входом установки в I триггера и  вл етс  четвертым выходом анализатора, выход второго элемента задержки соединен с вторым входом элемента И и  вл етс  п тым выходом анализатора.

   К

   А

   i I 3 4 5 Б 7 6

   И

   ил

   ИА

   фиг. 6

   ФигМ

   7f1&

   19

   ГГ

   21

   I l

   /v /VA/

   I I

   .

   123

   111-11

   гп

   in

   III

   ...г

   ГТ#

   ...J

   18

   фиг.5

   22

   (риг. 6

   11 ii i

   ; 2 /v

   -I I

   -Jl

   т

   III

   ГТ#-1п#

   II

   ...JL

   Фиг

   H- ифГ Т- - -ж-1 -

   т

   ii

   L.

   фГ Т- -ж-1 -

   т

   Ж

   Фиг. 9

   Составитель М.Никуленков Редактор М.Петрова Техред М.ДидыкКорректор Т.Малец

   -- - -- - - -- - - - - ---- - --- - - - - - - - - - - - - - - - -- - - - - -- - -- - -----..-. .-.1-.

   Заказ 111Тираж ДЭЗПодписное

   ВНИИЛИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 1130J5, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

   J

   фиг.11