SU1520551A1 - Анализатор аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  обнаружени  в аналоговых сигналах фрагментов, определ емых нахождением сигналов в заданных пределах по амплитуде и времени. Цель изобретени  - расширение области применени  анализатора. Анализатор содержит схему 1 сравнени , реверсивный счетчик 2, цифроаналоговый преобразователь 3, генератор 4 импульсов, счетчики 5 и 6 времени, компараторы 7 и 8 кода, триггер 9, элементы И 10-14, элемент ИЛИ 15 и элементы НЕ 16 и 17. Особенность устройства заключаетс  в том, что оно позвол ет обнаружить фрагмент сигнала с требуемой скоростью изменени , причем требовани  к скорости изменени  задаютс  в виде ограничени  как на максимальную, так и на минимальную скорости изменени  на фрагменте, подлежащем обнаружению. 3 ил.

Description

СП ND

СЛ СП

Изобретение относитс  к цифровой вычислительной технике, а более точно - к специализированным устройствам дл  цифровой обработки аналого- вых сигналов, и может быть использовано при решении задач, св занных с необходимостью автоматического обнаружени  в процессе обработки аналогового сигнала его характерного фраг- мента с заданной скоростью изменени , такие задачи возникают например при построении -систем медицинской и технической диагностики, а также :систем предварительной обработки сигналов датчиков технологических параметров, в частности сигнала датчика температуры охлаждающейс  пробы жидкого металла в процессе его кристаллизации .

Цель изобретени  - расширение области применени  анализатора.

На фиг.1 показана схема анализатора; на фиг.2 - схема генератора импульсов; на фиг.З - вариант пестрое- ни  компаратора кода; на фиг.4 - вре менные диаграммы, иллюстрирующие принцип действи  устройства.

Анализатор содержит (фиг.1) схему 1 сравнени , первый вход которой  в- л етс  входом устройства, реверсивный счетчик 2, цифроаналоговый преобразователь 3, генератор 4 импульсов, первый 5 и второй 6 счетчики времени , первый и второй компараторы 7 и 8 кода, триггер 9, с первого по п тый элементы И 10 - 14, элемент ИЛИ 13 и первый и второй элементы НЕ 16 и 17.

Элемент 1 сравнени  имеет два выхода , причем на первом выходе образуетс  сигнал логической единицы, если входной сигнал X(t), поступающий на первый вход схемы 1 сравнени , превышает компенсирующий сигнал X (t), поступающий на второй вход схемы 1 сравнени , на величину, болшую некоторого порога (, , а на втором выходе схемы 1 сравнени  образу- етс  сигнал логической единицы, если компенсирующий .сигнал X(t) превышает входной сигнал X(t) на величину , большую порога Е. Если разность значений сигналов Xg(t) и X(t) по модулю не превышает порог , то на обоих выходах схемы 1 сранени  образуютс  сигналы логическог нул .

Генератор 4 импульсов имеет два выхода, на которых обр)азуютс  две серии импульсов, разнесенных во времени одна относительно другой. Такой генератор может быть собран, например , по схеме, представленной на фиг.2. Генератор содержит несимметричный мультивибратор 18, триггер 19 элементы И 20 и 21, РХОДЫ которых подключены к единичному и нулевому выходам триггера 19, и делитель 22 частоты. Выход мультивибратора 18 подключен к счетному входу триггера 19 и к входам элементов И 20 и 21. Выход элемента И 21 образует первый выход генератора 4 импулЬсов - выход синхронизирующих импульсов. Выход элемента И 20 подключен к входу делител  22 частоты. Выход последнего образует второй выход генератора 4 импульсов - выход тактовых импульсов.

Посредством компараторов 7 и 8 кода анализатор настраиваетс  на обнаружение фрагмента с з.аданной скоростью V изменени  сигнала, причем настройка компаратора 7 определ ет максимальную скорость V изменени  сигнала на фрагменте, подлежащем обнаружению, а настройка компаратора 8 определ ет минимальную скорость

V изменение сигнала на фрагменте, подлежащем обнаружению.

На фиг.З показан вариант построени  компараторов 7 и 8, подключенных к счетчику 6 времени. Компаратор содержит многовходовой элемент И 23 и узел 24 переключателей. При этом один вход многовходового элемента И 23 образует импyJгьcный вход селектора , объединенный со счетным вЬсодом счетчика 6 времени, а каждый из остальных входов элемента И 23 через соответствующий переключатель узла 24 подсоединен к соответствующему единичному или нулевому разр ду счетчика 6 времени. При этом положени  переключателей узла 24 компаратора 7 должны соответствовать двоичному коду числа N,,, св занному с требуемой максимальной скоростью V. (выраженной в единицах за цанных приращений о в секунду), а также с частотой fjj поступлени  импульсов на вход счетчика 6 времени следующим соотношением

fj jL°.i2.1 V

Md КС

(1)

Так, например, если обрабатываемый сигнал X(t) представл ет собой изменение напр жени  во времени и порог (, (шаг квантовани  по уровню) составл ет 0,1 В, а требуема  скорость V составл ет 0,05 В/с или,

МО .

что то же самое, 0,5 Со/с, то при частоте 100 Гц в соответствии с (1) имеем N.20 (двоичный код N 10100). Следовательно, в данном случае переключатели третьего и п того разр дов узла 24 должны быть подключены к единичным выходам соответствующих разр дов счетчика 6 времени, а остальные к нулевым.

Аналогичным образом с помощью узла 24 переключателей компаратора 8 устанавливаетс  код числа Ы, св занного с требуемой минимальной ско- ростью изменени  обрабатываемого сигнала на выдел емом фрагменте -и величинами (,, fo соотношением

fj .2.1

ay

МИН

(2)

Устройство работает следующим образом .

Перед началом цикла обработки сигнала X(t) с помощью кнопки началь

ной установки (не показана) счетчики 5 и 6 времени устанавливаютс  в начальное (нулевое) состо ние. При этом на выходах переполнени  счетчиков 5 и 6 времени образуютс  управл ющие сигналы логической единицы,

а значит на выходе элемента И 14

1

сигнал логического нул . Этот сигнал проход  через элемент НЕ 17, открывает элементы И 10 - 12.

После открывани  элемента И 10 тактовые импульсы с частотой следовани  fj с второго выхода генератора 4 (выхода делител  22) поступают на счетные входы счетчиков 5 и 6 време- ни. Синхронизирующие импульсы с частотой следовани  f 0,5 f, где ,м частота следовани  импульсов мультивибратора 18 с первого выхода генератора 4 (фиг.1), поступают на входы элементов И 11 и 12. В этом случае, когда входной сигнал X(t) превышает аналоговый компенсирующий сигнал X,j(t), поступающий с выхода цифроана логового преобразовател  3 на второй вход схемы 1 сравнени  на величину, большую порога .,, (режим недоком- пенсаци ), схема 1 сравнени  сигмалами на своих выходах открывает элеQ

0

5

0

5

Q

о е

мент И 11 и закрывает элемент И 12. При этом синхронизирующие импульсы через открытый элемент И 11 поступают на вход сложени  реверсивного счетчика 2. В том же случае, когда аналоговый компенсирующий сигнал X(t) превышает входной сигнал X(t) на величину, большую порога ,, (режим перекомпенсаци ), схема 1 сравнени  сигналами на своих выходах открывает элемент И 12 и закрывает элемент И 11. При этом синхронизирующие импульсы поступают на вход вычитани  реверсивного счетчика 2. Поступление импульсов на вход сложени  или вычитани  реверсивного счетчика 2 прекращаетс  только в том случае, когда компенсирующий аналоговый сигнал X(t) будет равен входному сигналу X(t) с точностью до ± (,. Тем самым осуществл етс  след щее аналого-цифровое преобразование обрабатываемого сигнала X(t) в цифровой эквивалент - параллельный двоичный код, образуемый в реверсивном счетчике 2, и реверсивный унитарный (числоимпульсный) код, представл ющий собой последовательность синхронизированных во В1)емени кодовых .импульсов К и К, образуемых в зависимости от знака приращени  сигнала X(t) на выходе элемента И 11 или И 12 при элементарных приращени х сигнала X(t), превышающих порог ,.

В процессе обработки аналогового сигнала .X(t) кодовые импульсы К и К с выходов элементов И 11 и 12 поступают на установочные входы счетчика 6 времени и сбрасывают последний в нуль. При этом в зависимости от скорости V изменени  сигнала интервалы времени /It (,2,...) между моментами сброса в нуль счетчика 6 будут различными - при больших скорост х интервалы ut будут малыми, а при малых скорост х интервалы Atv будут большими.

Рассмотрим работу устройства на примере обработки сигналов, представленных на фиг.4. На фиг.4 а представлен график изменени  во времени сигнала X(t), который характеризуетс  тем, что между моментами времени t и t наблюдаетс  фрагмент сигнала, скорость V изменени  которого больше заданной величины . В данном случае интервалы Дt времени оказываютс  настолько малыми, что к моменту очередного сброса в нуль счетчика

6времени (фиг.1) этот счетчик не успевает досчитать ни до числа N,,, ни числа N, определ емыми настройками компараторов 8 и 7, В св зи с этим триггер 9 в моменты формировани  очередного кодового импульса К будет оставатьс  в-начальном (нулевом) состо нии . Сигнал с нулевого выхода этого триггера, управл   элементом И 13, обеспечит прохождение очередного кодового импульса К на вход начальной установки счетчика 5 времени. В результате между моментами t, и t каждый кодовьй импульс К осуществл ет сброс в нулевое состо ние счетчика 5 времени и, проход  через элемент

lillH 15 на нулевой вход триггера 9, своим задним фронтом подтверждает нулевое состо ние этого триггера. Поэтому при обработке сигнала (фиг.4 а) управл ющий сигнал на выходе переполнени  счетчика 5 времени не образуетс  .

На фиг.4 б показан график изменени  сигнала X(t), который характеризуетс  тем, что между моментами tj и t наблюдаетс  фрагмент сигнала, скорость V изменени  которого меньше заданной величины V. Вследствие такой малой скорости интервалы At времени между очередными сбросами в нуль счетчика 6 (фиг.1) станов тс  такими, что к моменту очередного сброса счетчик 6 успевает уже досчитать вначале до числа Ъ,. а затем идо числа N. Как только в счетчике-6 образуетс  число N, то с приходом следующего по счету тактового импульса на вход этого счетчика и входу компаратора

7(вход элемента И .22, фиг.З) на выходе компаратора 7 (фиг.1) образуетс  импульс, который устанавливает триггер 9 в единичное состо ние. Как только в счетчике 6 образуетс  число N, то.с приходом следующего по счету тактового импульса на вход этого счетчика и вход компаратора 8 на выходе компаратора 8 образуетс  импульс , который, проход  через элемент ИЛИ 15, возвращает триггер в нулевое состо ние. Таким образом, при обработке сигнала, показанного на фиг.4 б к моменту формировани  очеред ного кодового импульса К триггер

9 (фиг.1) находитс  в нулевом состо нии , а значит элемент Н 13 будет открыт дл  прохождени  этого импульса

0

5

0

5

0

5

0

5

на установочный вход, счетчика 5 времени . Поэтому и в данном случае управл ющий сигнал на выходе, переполнени  счетчика 5 времени не образуетс .

На фиг.4 в показан график изменени  сигнала X(t), который характеризуетс  тем, что между, моментами tj и t наблюдаетс  фрагмент сигнала, скорость V изменени  которого заключена в заданных пределах :V

м И и

V . При такой скорости изменени 

глакс

сигнала интервалы At времени будут такими, что к моменту прихода очередного кодового импульса 1C счетчик 6 успевает досчитать до числа N , но не успевает досчитать до числа i. Следовательно, к моменту прихода очередного кодового импульса К компар - тор 7 уже успевает установить тригг гер 9 в единичное состо ние, а компаратор 8 еще не срабатывает. Б результате , начина  с момента времени t j (фиг.4 в) при формировании очередного кодового импульса К триггер 9 (фиг.1) находитс  в единичном состо нии и своим выходом блокирует элемент И 13. Поэтому очередной кодовый импульс К не проходит на установочный вход счетчика 5 времени и этот счетчик продолжает подсчет времени (считает тактовые импульсы) от момента ts (фиг.4 в) начала фрагмента с заданной скоростью изменени . При этом кодовый импульс К своим задним фронтом, проход  через элемент ИЛИ 15 (фиг.1), возвращает триггер 9 в нулевое состо ние. Если и в дальнейшем скорость V изменени  сигнала остаетс  в заданных пределах V : , то описанна  ситуаци  будет повтор тьс : к моменту прихода очередного кодового импульса К триггер успевает устанавливатьс  в единичное состо ние и осуществл ет блокировку сброса счетчика 5 времени этим кодовым импульсом К, возвраща сь по заднему фронту этого же импульса в нулевое состо ние. При этом в момент врег;1ени р счетчик 5 времени переполнитс  и на его выходе переполнени  образу тс  сигнал логического нул . Указанный сигнал, проход  через элемент НЕ 16, формирует на первом входе элемента И 14 сигнал логической единицы. Поскольку на второй вход это- то элемента в данной ситуации поступает сигнал логической единицы с выхода переполнени  счетчика 6 времени , то на вьЕХоде элеме {та И 14 (выходе устройства) образуетс  сигнал логической единицы, свидетельствующий об обнаружении на обрабатываемом си1 нале X(t) фрагмента продолжительностью С 7/ГдС заданной скоростью изменени  сигнала. Одновременно управл ющий сигнал с выхода элемента И 14 проход  через элемент НЕ 17, блокирует элементы И 10 - 12, вследствие чего прекращаетс  дальнейшее поступление тактовых импульсов на входы счетчиков 5 и 6 времени, а также пре

кращаетс  дальнейшее формирование кодовых импульсов К и К при изменени х сигнала X(t) до начала следующего цикла обработки сигнала.

Если в течение интервала времени между моментами t и t (, (фиг.4 в) скорость изменени  сигнала X(t) станет меньше заданной величины V, или же больше заданной величины

V

то к моменту формировани 

очередного кодового импульса К триггер 9 (фиг.1) окажетс  в нулевом состо нии , поскольку этот триггер либо не успеет установитьс  в единичное состо ние, так как при ,кс не сработает компаратор 7, либо при мин Рчггер 9 уже будет сброшен в нуль сработавшим компаратором 8. Поэтому в данном случае к моменту прихода очередного кодового импульса К элемент И 13 окажетс  открытым, а значит этот импульс осуществит сброс в начальное состо ние счетчика 5 времени ,

/

На фиг.4 г показан график изменени  сигнала X(t), который характеризуетс  тем, что в течение интервала времени между моментами to и t

о то

изменени  сигнала не превьщ ают порог р, а значит в течение этого времени кодовые импульсы К не образуютс . Вполне пон тно, что в данном случае в момент времени tg tg+ t Ha выходе переполнени  счетчика 5 времени образуетс  сигнал логического нул , который через инвертор 16 формирует сигнал логической единицы на входе элемента И 14. Однако в этот же момент времени t. нени  счетчика сигнал логического нул , который, поступа  на другой вход элемента И 14 предотвращает формирование на выходе

,-t-

g на выходе перепол- 6 времени образуетс 

i

520551 устройства ложного управл юп1;егс сигнала при отсутствии фрагмента сигнала с заданной скоростью изменени .

Изобретение имеет р д существенных преимуществ по сравнению с известным устройством. В от.пичие от извест ного устройства изобретение позвол ет в реальном масштабе времени осуществить автоматическое обнаружение характерного фрагмента сигнала с заданной скоростью изменени , ограниченной как снизу, так и сверху заданными величинами V и V . При этом в течение действи  фрагмента допускаютс  локальные выбросы сигнала

10

в пределах заданного порога . Изо

бретение может найти широкое применение при решении прикладных задач в

Claims (1)

1. медицинской и технической диагностике , а также при обработке сигналов датчиков различных физических величин . В частности, предлагаемое устройство полезно при обработке сигнала датчика температуры охлаждающейс  пробы жидкого металла с целью автоматической сигнализации наступлени  режима заданной скорости кристаллизации металла, обеспечивающей получение отливок металла с требуемой микроструктурой . Формула изобретени 

   5

   0

   5

   0

   5

   Анализатор аналоговых сигналов, содержащий схему сравнени , реверсивный счетчик, цифроаналоговый преобразователь , генератор импульсов, первый , второй и третий элементы И, первый счетчик времени, счетный вход которого подключен к выходу первого элемента И, первые входы второго и третьего элементов И подключены к первому и второму выходам схемы сравнени , вторые входы второго и третьего элементов И подключены к первому выходу генератора импульсов, второй выход которого соединен с первым входом первого элемента И, выходы второго и третьего элементов И подключены к входам сложени  и вычитани  реверсивного счетчика, выход которого соединен с входом цифроаналогового преобразовател , выходом подключенного к первому входу схемы сравнени , второй вход которой  вл етс  входом устройства , отличающийс  тем, что, с целью расширени  области применени  анализатора, в него введены второй счетчик времени, первый и

   второй компараторы кода, триггер, четвертый и п тый элементы И, два элемента НЕ и элемент ИГШ, подключенный , выходом к первому установочному входу триггера, второй установочньй вход которого соединен с выходом первого компаратора кода, а выход - с первым входом четвертого элемента И, выход которого подключен к первому установочному входу первого счетчика времени, выход первого элемента И подключен к счетному входу второго счетчика времени и к синхровходам первого и второго компараторов кода, кодовые входы которых соединены с соответствующими выходами данных второго счетчика времени, выход переполнени  которого соединен с первь1м входом п того элемента И, выход переполнени  первого счетчика времени через первый элемент НЕ подключен к второму входу п того элемента И, выход которого через второй элемент НЕ соединен с вторым входом первого элемента И, с третьими входами второго и третьего элементов И и  вл етс  выходом анализатора, выход третьего элемента И соединен с первым установочным входом второго счетчика времени, вторым входом четвертого элемента И и с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго компаратора кода, а выход второго элемента И подключен к вторым установочным входам первого и второго счетчиков времени.

   иг.2

   и51(9)

   zti

   23

   J

   ю

   Риг.

   J

   .S

   фцгЛ

   е.

   fO

   г