SU1513471A1

SU1513471A1 - Ячейка однородной вычислительной среды

Info

Publication number: SU1513471A1
Application number: SU874336179A
Authority: SU
Inventors: Владимир Сергеевич Князьков; Тамара Викторовна Волченская; Илья Владимирович Бойков; Сергей Леонидович Афонин
Original assignee: Пензенский Политехнический Институт
Priority date: 1987-11-30
Filing date: 1987-11-30
Publication date: 1989-10-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и предназначено дл применени в устройстве дл сжати двоичных векторов и других системах логической обработки информации. Цель изобретени - повышение быстродействи чейки за счет сокращени числа элементов в цепи распространени управл ющего сигнала. Дл достижени цели в чейку, содержащую синхровход 1, первый 2 и второй 3 информационные входы, логические входы 4-6, первый 7 и второй 8 функциональные выходы, триггеры 9, 11, элементы НЕ 10, 13, 19, элементы И 14, 16-18, элементы ИЛИ 12, 15 с соответствующими св з ми, введены две новые св зи. 2 ил.

Description

Фиг. 2

, Изобретение относитс к автомати- ;ке и вычислительной технике и пред- :назначено дл использовани в качест- ве решающих полей параллельных про- jueccopoB, ориентированных на нечис- |ленную обработку информации. I Цель изобретени - повьшение быстродействи чейки за счет сокращени числа элементов в цепи распространени управл ющего сигнала.

На фиг. 1 представлена схема соединени чеек в устройство дл сжати двоичных векторов; на фиг. 2 -. функциональна схема чейки.

to

лю; нуль переходит в единицу, если 0.-1)-й разр д логического вектора в (j-l)-M столбце содержит единицу; в остальных случа х i-и разр д логического вектора передаетс без изменений ,

Значение i-ro разр да информационного вектора в j-M столбце определ етс по следующему правилу. разр д логического вектора изменилс с единицы на нуль, то г-й разр д информационного вектора j-ro столбца обнул етс ; если i-и разр д логического вектора изменилс с нул на едиЯчейка содержит синхровход 1,nep-1j5 ЧУ то i-му разр ду информационно- вый и второй информационные входы 2 го вектора j-ro столбца присваиваетс и 3, логические входы 4-6, функцио-значение (i-l)-ro разр да инфо1мацинальные выходы 7 и 8, триггер 9, эле- онного вектора (j-1)-ro столбца; если мент НЕ 10, триггер 11, элемент ИЛИзначение i-ro разр да логического век12 , элемент НЕ 13, элемент И 14, эле-2о ™Р следующий столбец передаетс мент ИЛИ 15, элементы И 16-18 и элемент НЕ 19.

Функционально чейка вьшолн ет вычислени следующих логических функций:

без изменени , то значение 1-го разр да информационного вектора в следующий столбец передаетс без изменений.

Таким образом, в каждом тшсте в 25 очередной столбец устройства переписываетс логический вектор, в котором все единицы, под которыми были нули, опуст тс на одну строку. Одновременно с этим на одну строку опускаютс соответствующие единичным разр дам логического вектора и значени информационного вектора.

Z - J Qx х s 1

.- 5Таким образом, в каждом тшсте в 25 очередной столбец устройства переписываетс логический вектор, в котором все единицы, под которыми были нули, опуст тс на одну строку. Одновременно с этим на одну строку опускаютс соответствующие единичным разр дам логического вектора и значени информационного вектора.

В результате через (т-1) такт работы устройства происходит сжатие тп-мер- ного двоичного вектора. Результат ежа

х

Z J ГСх XjVXj X,.) где Z ,, и Z 2 соответственно значени

сигналов на выходах 7 jO и 8 чейки;

- соответственно значени сигналов на выходах 2-6 чейки.

Устройство, построенное на базе ,,

I чеек, обеспечивает вьшолнение опера- ти информационного вектора снимает- I ций сжати двоичных векторов. В про- , I цессе работы устройства исходный ин- j формационный вектор подаетс на входы 2 и 3 чейки первого столбца, причем, Q устройства информационный и логичес- i-и разр д вектора подаетс на вход кий векторы передаютс в соседний 2 (i , 1 ) чейки и вход 3 (i + 1,1) справа столбец чеек матрицы на вход чейки. Логический вектор подаетс на входы 4-6 чеек первого столбца, причем i-и разр д вектора подаетс на 5 информационных векторов. Таким обра- вход 6(i 1 ) чейки и вход 6(1 - 1,1) У зом, устройство реализует конвейерный чейки. В. каждом такте на тактирующие входы триггеров подаетс синхроимпульс . В результате двоичные векторы (информационный и логический) переда- JQ элементов состоит из первого элемен- ютс в преобразованном виде в сосед- та НЕ, четвертого элемента И, второго НИИ справа столбец. Значение i-ro элемента ИЛИ и третьего элемента НЕ, разр да логического вектора в J-M Таким образом, врем задержки распро- столбце при этом определ етс значе- странени сигнала в наиболее длинной ни ми (i-l)-ro, i-ro,(i + 1)-го разр -, цепочке элементов составл ет врем дов логического вектора в (j-l)-M 4t, где t - врем задержки сигнала столбце; единица переходит в нуль, одним логическим элементом. В резуль- если (i +1)-й разр д логического век- тате без нарушени правильности ра- тора в (j-l)-M столбце был разен ну- боты устройства допустш-ю поступлес с выхода 7 чеек последнего столбца устройства.

Поскольку на каждом такте работы

устройства на каждом такте могут быть поданы следующие пары логических и

принцип обработки информации.

В данной чейке наиболее длинна цепочка последовательно включенных

Значение i-ro разр да информационного вектора в j-M столбце определ етс по следующему правилу. разр д логического вектора изменилс с единицы на нуль, то г-й разр д информационного вектора j-ro столбца обнул етс ; если i-и разр д логического вектора изменилс с нул на еди™Р следующий столбец передаетс

Таким образом, в каждом тшсте в очередной столбец устройства переписываетс логический вектор, в котором все единицы, под которыми были нули, опуст тс на одну строку. Одновременно с этим на одну строку опускаютс соответствующие единичным разр дам логического вектора и значени информационного вектора.

ти информационного вектора снимает- устройства информационный и логичес- кий векторы передаютс в соседний справа столбец чеек матрицы на вход информационных векторов. Таким обра- зом, устройство реализует конвейерный элементов состоит из первого элемен- та НЕ, четвертого элемента И, второго элемента ИЛИ и третьего элемента НЕ, Таким образом, врем задержки распро- странени сигнала в наиболее длинной цепочке элементов составл ет врем 4t, где t - врем задержки сигнала одним логическим элементом. В резуль- тате без нарушени правильности ра- боты устройства допустш-ю поступлес с выхода 7 чеек последнего столбца устройства.

Поскольку на каждом такте работы

ти информационного вектора снимает- устройства информационный и логичес- кий векторы передаютс в соседний справа столбец чеек матрицы на вход информационных векторов. Таким обра- зом, устройство реализует конвейерный элементов состоит из первого элемен- та НЕ, четвертого элемента И, второго элемента ИЛИ и третьего элемента НЕ, Таким образом, врем задержки распро- странени сигнала в наиболее длинной цепочке элементов составл ет врем 4t, где t - врем задержки сигнала одним логическим элементом. В резуль- тате без нарушени правильности ра- боты устройства допустш-ю поступлеустройства на каждом такте могут быть поданы следующие пары логических и

ти информационного вектора снимает- устройства информационный и логичес- кий векторы передаютс в соседний справа столбец чеек матрицы на вход информационных векторов. Таким обра- зом, устройство реализует конвейерны элементов состоит из первого элемен- та НЕ, четвертого элемента И, второг элемента ИЛИ и третьего элемента НЕ, Таким образом, врем задержки распро странени сигнала в наиболее длинной цепочке элементов составл ет врем 4t, где t - врем задержки сигнала одним логическим элементом. В резуль тате без нарушени правильности ра- боты устройства допустш-ю поступлепринцип обработки информации.

5151

ние на синхронизирующий вход чейки сигнала синхронизации через врем 4t, т.е. на врем раньше, чем в известной чейке. Так как дл формировани конечного результата преобразовани двоичного вектора требуетс (т-1) тактов работы устро.йства, то соответственно предлагаема чейка по сравнению с известной будет работать на врем (m-1)t быстрее, где m - число строк в матрице чеек устройства .

Claims

Формула изобретени

Ячейка однородной вычислительной среды, содержаща три элемента НЕ, два элемента ИЛИ, четыре элемента И, два триггера, синхровход чейки соединен с синхроводами первого и второго триггеров, выходы которых соединены с первым и вторым выходами чейки соответственно, первый информационный вход которой соединен с первым входом первого элемента И, выход которого со единен с первым входом первого элемен та ШШ, выход которого соединен с входом установки первого триггера и вхо- .дом первого элемента НЕ, вькод которого соединен с входом сброса первого триггера, второй информационный

16

вход чейки соединен с первым входом второго элемента И, выход которого соединен с вторым входом первого элемента ШТИ, первьм логический вход

чейки соединен с первым входом треть - его элемента И, выход которого соединен с первым входом второго элемента ШШ, выход которого соединён с входом установки второго триггера и входом второго элемента НЕ, выход которого соединен с входом сброса второго триггера, второй логический вход чейки соединен с первым входом чет- вертого элемента И, выход которого соединен с вторым входом первого элемента И ивторым входом второго элемента ИЛИ, третий логический вход чейки соединен с вторым входом четвертого элемента И и входом третьего элемента НЕ, выход которого соединен с вторым входом третьего элемента И, о т- личающа с тем, что, с целью повьшени быстродействи за счет сокращени числа элементов в цепи рас- - пространени управл ющего сигнала, первый логический вход чейки соединен с вторым входом второго элемента И, вьпсод третьего элемента НЕ сое- ,

динен с третьим входом: второго элемента И,

BJ(

Л|, V- v

Др-JгЧ

вш.

VIUZ.I