SU1488854A1 - DEVICE FOR READING INFORMATION FROM THE PERFORMER - Google Patents

DEVICE FOR READING INFORMATION FROM THE PERFORMER Download PDF

Info

Publication number
SU1488854A1
SU1488854A1 SU874325172A SU4325172A SU1488854A1 SU 1488854 A1 SU1488854 A1 SU 1488854A1 SU 874325172 A SU874325172 A SU 874325172A SU 4325172 A SU4325172 A SU 4325172A SU 1488854 A1 SU1488854 A1 SU 1488854A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
outputs
trigger
Prior art date
Application number
SU874325172A
Other languages
Russian (ru)
Inventor
Leonid V Druz
Aleksandra V Dalmatkina
Original Assignee
Leonid V Druz
Aleksandra V Dalmatkina
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leonid V Druz, Aleksandra V Dalmatkina filed Critical Leonid V Druz
Priority to SU874325172A priority Critical patent/SU1488854A1/en
Application granted granted Critical
Publication of SU1488854A1 publication Critical patent/SU1488854A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Изобретение относится к вычис2FIELD: computing2.

лительной технике и может быть использовано для ввода информации с перфоносителей. С целью повышения достоверности считывания в устройство введены блок памяти, триггеры, 'формирователи импульсов, счетчик, регистр, коммутатор, блок сравнения, элементы И и распределитель импуль-, сов, обеспечивающие определение типа массивов и формат независимо от информационных кодов, а также его фиксацию. 2 ил.technology and can be used to enter information from perforating media. In order to increase the readability of the device, a memory block, triggers, pulse shapers, a counter, a register, a switch, a comparator, AND elements and a pulse distributor are added to the device, which determine the type of arrays and format independently of information codes, as well as its fixation . 2 Il.

Изобретение относится к вычислительной технике и может быть использовано для ввода информации с перфоносителей.The invention relates to computing and can be used to enter information from perforating media.

Целью изобретения является повышение достоверности считывания.The aim of the invention is to increase the reliability of reading.

Нафиг. 1 представлена функциональная схема устройства; на фиг.2 .функциональная схема распределителя импульсов.Nafig 1 shows a functional diagram of the device; in figure 2. functional diagram of the pulse distributor.

Устройство содержит блок 1 фотоэлектрических преобразователей, первый блок 2 усилителей, второй блок 3 усилителей, коммутатор 4, первый регистр 5, первый, второй и третий триггеры 6-8, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И 9-16, первый, второй, третий и четвертый элементы ИЛИ 17-20, распределитель 21 управляющих импульсов, первый и второй формирователи 22 и 23 импульсов, элемент 24 задержки, дешифратор 25, первый и второй счетчики 26-27, четвертый триггер 28,The device contains a block 1 of photoelectric converters, the first block 2 amplifiers, the second block 3 amplifiers, switch 4, the first register 5, the first, second and third triggers 6-8, the first, second, third, fourth, fifth, sixth, seventh and eighth elements And 9-16, the first, second, third and fourth elements OR 17-20, the distributor 21 control pulses, the first and second formers 22 and 23 pulses, the delay element 24, the decoder 25, the first and second counters 26-27, the fourth trigger 28 ,

второй регистр 29, второй коммутатор 30, блок 31 сравнения, блок 32 контроля, дешифратор 33, блок 34 памяти.the second register 29, the second switch 30, the comparison block 31, the control block 32, the decoder 33, the memory block 34.

Распределитель 21 управляющих импульсов содержит счетчик 35, дешифратор 36, коммутатор 37, состоящий из группы элементов И 38, элементы НЕ 39 и 40.The distributor 21 control pulses contains the counter 35, the decoder 36, the switch 37, consisting of a group of elements And 38, the elements NOT 39 and 40.

Устройство работает следующим образом.The device works as follows.

В исходном положении (фиг. 1) регистры 5 и 29, счетчики 26, 27 и 35, триггеры 7, 8, 6 и 28 обнулены Сцепи начальной установки не показаны)« Пех ред пуском перфоносителя устанавливается режим записи информации в блок 34 памяти, при этом по входу установки режима устройства подается потенциальный сигнал низкого уровня, который закрывает коммутатор 30, элемент И 16 и устанавливает режим записи информации на входе И/Н. блока 34 памяти. Запуск ленты производится импульсныгч сигналом "Пуск", ко-3 и „„1488854 А1In the initial position (Fig. 1), registers 5 and 29, counters 26, 27 and 35, triggers 7, 8, 6 and 28 are cleared. The initial setup clutch is not shown) “Pekh red launch of the perfume carrier sets the information recording mode to memory block 34, This input device mode setting potential low signal, which closes the switch 30, the element 16 and sets the recording information at the input I / N. block 34 of memory. The launch of the tape is made with a pulse by the “Start” signal, ko-3 and „„ 1488854 A1

33

14888541488854

4four

торый устанавливает в единичное состояние триггер 6. Триггер 6 сигналом прямого выхода выдает команду "Старт" через блок 3 усилителей на выход устройства (на схему привода фотосчитывающего устройства) . Кроме того, триггер 6 открывает элемент И 9, подготовленный к открыванию инверсным сигналом триггера 7, а элемент И 9 открывает коммутатор 4 для приема информации с носителя в регистр 5. Информация с носителя построчно считывается блоком 1 и через.блок 2 усилителей и коммутатор 4 записывается в регистр 5. Каждая информационная строка перфоносителя содержит информационные пробивки (разряды) и пробивку синхродорожки - разряд синхронизации. Пустые строки содержат толь-20 , ко пробивки разряда синхронизации. По переднему фронту разряда синхронизации каждой считываемой строки формирователь 22 формирует импульс, который опрашивает элемент И 11. Так 25 как триггер 7 находится в нулевом положении, то элемент И 11 остаетсяThe second sets the trigger 6 to one state. The trigger 6 by the direct output signal issues a “Start” command through the block 3 amplifiers to the output of the device (to the photo reader drive circuit). In addition, the trigger 6 opens the element And 9, prepared for opening the inverse signal of the trigger 7, and the element 9 opens the switch 4 to receive information from the media in the register 5. Information from the media is read line by line by block 1 and through the block 2 of amplifiers and switch 4 written in register 5. Each information line of the punched carrier contains information punching (digits) and punching of a sync track - a sync bit. Blank lines contain only 20, for synchronization discharge punching. On the leading edge of the synchronization discharge of each read line, the shaper 22 generates a pulse, which polls the element 11. Since 25, the trigger 7 is in the zero position, the element 11 remains

закрытым. Сигналы информационных разрядов считываемой строки подаются на элемент ИЛИ 18, по'срезу выходного зд сигнала которого формирователь 23 формирует импульс, устанавливающий в единичное состояние триггеры 7 и 8. Триггер 7 закрывает через элемент И 9 коммутатор 4 и подготавливает к открыванию элемент И 1 1 . Триггер 8 подает сигнал разрешения счета на счетчик 35 распределителя 21 и запускает его. Распределитель 21 работает циклически и вырабатывает в цикле четыре импульсных сигнала с помощью дешифратора 36, селекция импульсов обеспечивается коммутатором 37 и инверсными тактовыми импульсами элемента НЕ 40. Последний четверть/й импульс распределителя в данном цикле обнуляет триггер 8, который в нулевом положении останавливает счетчик 35. Информация считанной строки, записанная в регистре 5, подается на информационные входы блока 34 памяти и входы блока 32 контроля по четности, дешифратора 33 пустой строки и входы элемента ИЛИ 19. Блок 32 проверяет считанную информацию на четность и при правильной четности выдает сигнал разрешения на вход элемента И 14. Дешифратор 33 выявляет пустые строки и при считывании пустой строки выдает сигнал на вход элемента И 12. На первую группу входов элемента ИЛИ 19 подаются только сигналы информационных разрядов (без разряда синхронизации) регистра 5. Сигнал с выхода элемента ИЛИ 19 поступает на нулевые входы счетчика 26, триггера 28. При наличии в регистре 5 информационной строки дешифратор 33 пустых строк не формирует сигналов, -элемент И 12 остается закрытым и счетчик 26 и триггер 28 остаются в нулевом состоянии. Триггер 28 подготавливает к открыванию элемент И 13. В данном цикле распределитель 21 последовательно опрашивает элементы 12 и 13 и 15 и 14. Сигнал с выхода элемента И 13 через элемент ИЛИ 20 подается на управляющий вход С5 выборки блока 34 памяти и происходит запись информации регистра 5 по адресу, заданному счетчиком 27. По окончании записи импульс с выхода элемента ИЛИ 20 через элемент 24 задержки увеличивает содержимое счетчика 27 на единицу и устанавливает адрес следующей ячейки блока 34 памяти. Затем, сигнал с выхода элемента И 14 обнуляет триггер 7, регистр 5 и возвращает их в исходное состояние для приема информации следующей строки. Последний импульс распределителя 21 в цикле опрашивает элемент И 10, обнуляет триггер 8 и отключает распределитель. На этом заканчивается цикл обработки одной строки перфоносителя.closed. The information bits of the read line are fed to the element OR 18, along the cut of the output signal of which the driver 23 generates a pulse that sets the triggers 7 and 8 in one state. The trigger 7 closes the AND 1 1 element to open through the AND 9 element. The trigger 8 sends a signal of permission of the account on the counter 35 of the distributor 21 and starts it. The valve 21 operates cyclically and generates four pulse signals in a cycle using a decoder 36, the pulse selection is provided by the switch 37 and the inverse clock pulses of the HE 40 element. The last quarter of the valve distributor in this cycle zeroes the trigger 8, which in zero position stops the counter 35. Information read line written in register 5, is fed to the information inputs of the memory block 34 and the inputs of the block 32 parity, the decoder 33 empty lines and the inputs of the element OR 19. Block 32 of It reads the read information to parity and, with the correct parity, issues an enable signal to the input element And 14. The decoder 33 detects empty lines and, when reading an empty line, outputs a signal to the input element And 12. The first group of inputs of the element OR 19 receives only information bits (without synchronization bit) of the register 5. The signal from the output of the element OR 19 is fed to the zero inputs of the counter 26, trigger 28. If there are 33 empty lines in the register 5 of the information line, the decoder does not generate signals, the AND 12 element remains closed The test and the counter 26 and the trigger 28 remain in the zero state. The trigger 28 prepares the element 13 for opening. In this cycle, the valve 21 sequentially polls the elements 12 and 13 and 15 and 14. The signal from the output of the element And 13 through the element OR 20 is fed to the control input C5 of the sampling unit 34 of the memory and recording of the register information 5 at the address specified by the counter 27. At the end of the recording, the pulse from the output of the element OR 20 through the delay element 24 increases the contents of the counter 27 by one and sets the address of the next cell of the memory block 34. Then, the signal from the output of the And 14 element clears the trigger 7, the register 5 and returns them to the initial state for receiving the information of the next line. The last pulse of the distributor 21 in the cycle polls the element And 10, resets the trigger 8 and disables the distributor. This completes the processing cycle of a single perfader line.

В случае, если информация строки считана со сбоем·' - неправильной четностью, блок 32 формирует сигнал ошибки, который закрывает элемент И 14. При этом в. данном цикле третий импульс распределителя 21 не обнуляет триггер 7 и регистр 5, а элемент И 11 подготавливается к открыванию. При считывании следующей строки импульс формирователя 22 через элементы ]1 и 17 обнуляет триггер 6, который выдает сигнал "Стоп", снимает сигнал "Старт" и останавливает движение перфоносителя.In case the string information is read with a failure · '- irregular parity, block 32 generates an error signal, which closes the element And 14. At the same time, c. this cycle, the third pulse of the distributor 21 does not reset the trigger 7 and the register 5, and the element 11 is prepared for opening. When reading the next line, the pulse of the shaper 22 through the elements] 1 and 17 resets the trigger 6, which gives the signal "Stop", removes the signal "Start" and stops the movement of the perfume carrier.

В случае, если в регистре 5 находится пустая строка, дешифратор 33 формирует сигнал и подготавливает к открыванию элемент И 12. После запуска распределителя 21 первый его импульс через элемент И 12 устанавливает в единичное состояние триг5 1 гер 28 и увеличивает содержимое счетчика 26 на единицу. Триггер 28 закрывает элемент И 13 и тем самым запрещает запись информации пустой строки в блок 34 памяти. Кроме того, заданное заранее минимальное число пустых строк является критерием определения конца формата массива, считываемого с перфоносителя, так как за последней информационной стро кой обычно следует некоторое число пустых строк. После считывания всего массива это число накапливается в счетчике 26 и декодируется дешифратором 25 . Если пустая строка является случайной или, например, признаком русского регистра в многорегистровых кодах типа МТК-2, то следующая за ней информационная строка через элемент ИЛИ 19 обнуляет счетчик 26 и триггер 28 и формирование сигнала о конце массива не происходит. По окончании считывания массива информации и накопления в счетчике 26 заданного числа считанных пустых строк, дешифратор 25 форми рует сигнал, подготавливающий к открыванию элемент И 15.In case there is an empty line in register 5, decoder 33 generates a signal and prepares element 12 for opening. After launching distributor 21, its first impulse through element And 12 sets Trig 5 1 her 28 to one state and increases the contents of counter 26 by one . The trigger 28 closes the element And 13 and thereby prohibits the recording of empty line information in the memory block 34. In addition, the predetermined minimum number of empty lines is a criterion for determining the end of an array format readable from a puncture carrier, since a certain number of empty lines usually follow the last data line. After reading the entire array, this number is accumulated in the counter 26 and decoded by the decoder 25. If the empty string is random or, for example, a sign of the Russian register in multi-register codes such as MTK-2, then the information line following it through the element OR 19 resets the counter 26 and the trigger 28 and the formation of a signal about the end of the array does not occur. Upon completion of reading the array of information and accumulation in the counter 26 of a predetermined number of blank lines read, the decoder 25 generates a signal preparing the element 15 for opening.

В текущем цикле работы распределитель 21 третьим импульсом через элементы И 15, ИЛИ 17 обнуляет триггер 6, останавливает движение перфоносителя и переписывает в регистр 29 содержимое адресного счетчика 27, т.е. в регистре 29 хранится конечный адрес считанного массива информации. Триггер 6 в нулевом положении подготавливает к открыванию элемент И 10 и последний импульс распределителя 21 в текущем цикле через элемент И 10 обнуляет счетчик 27 и через элемент ИЛИ 19 - счетчик .26 и триггер 28. На этом заканчивается процесс считывания информации с перфоносителя и запись ее в блок 34 памяти. После останова перфоносителя устройство переходит в режим чтения информации из блока 34 памяти подачей сигнала высокого уровня по входу установки режима запись/чтение. Этот сигнал открывает коммутатор 30, элемент И 16 и устанавливает на входе И/К блока 34 памяти режим чтения. Импульсы чтения подаются из внешнего устройства через элемент ИЛИ 20 на вход С5 блока 34 памяти и через элемент 24 задержки последовательно увеличивает содержимое ад488854 6In the current cycle of operation, the dispenser 21 uses the third pulse through the AND 15, OR OR 17 elements to reset the trigger 6, stops the movement of the media carrier and rewrites the contents of the address counter 27 into the register 29, i.e. Register 29 stores the final address of the read array of information. The trigger 6 in the zero position prepares the opening element AND 10 and the last pulse of the distributor 21 in the current cycle through the element AND 10 zeroing the counter 27 and through the element OR 19 - the counter .26 and the trigger 28. This completes the process of reading information from the recording medium and writing it in block 34 of memory. After stopping the media carrier, the device enters the mode of reading information from memory 34 by sending a high level signal to the read / read mode setting input. This signal opens the switch 30, the element And 16 and sets the input I / K of the memory block 34 reading mode. Reading pulses are fed from an external device through the OR element 20 to the C5 input of the memory unit 34 and, via the delay element 24, successively increase the contents of the ad488854 6

ресного счетчика 27, который определяет адреса считываемых ячеек блока 34 памяти. Состояние счетчика 27 и регистра 29 через коммутатор 30 непрерывно сравнивается блоком 31 сравнения . При совпадении содержимого счетчика 27 и регистра 29 блок 31 выдает сигнал об окончании массиваnational counter 27, which determines the addresses of the readable cells of the memory block 34. The state of the counter 27 and the register 29 through the switch 30 is continuously compared by the comparison unit 31. When the contents of the counter 27 and the register 29 coincide, the block 31 issues a signal about the end of the array

' во внешнее устройство, которое прекращает подачу импульсов чтения.'to an external device that stops the flow of reading pulses.

Таким образом, обеспечивается формирование признака конца массива в процессе считывания информации сThus, the formation of the sign of the end of the array in the process of reading information from

15 перфоносителя и записи ее в память, в процессе считывания информации из памяти без использования специальных символов или указателей, что позволяет достоверно определять форматы 15 perforating media and writing it into memory, in the process of reading information from memory without using special characters or pointers, which allows you to reliably determine formats

20 массивов, расширяет информационные возможности кодов, используемых для представления информации. Это достигается введением в устройство блока памяти, блока усилителей, двух триг25 геров, двух формирователей импульсов, распределителя,счетчика, регистра, коммутатора, блока сравнения, семи элементов И.20 arrays, extends the information capabilities of the codes used to represent information. This is achieved by introducing into the device a memory block, an amplifier block, two trigger 25, two pulse formers, a distributor, a counter, a register, a switch, a comparator, seven elements I.

30thirty

Claims (1)

Формула изобретенияClaim Устройство для считывания информации с перфоносителя, содержащее блок фотоэлектрических преобразователей, соединенный с первым блоком усилителей, выходы которого соединены с информационными входами коммутатора, выходы которого соединены с соответствующими установочными входами первого регистра, выходы 40 первого регистра соединены с соответствующими входами блока контроля, первый и второй дешифраторы, первый, второй, третий и четвертый элементы ИЛИ, первый элемент И, первый 42 и второй триггеры, первый счетчик, элемент задержки, отличающееся тем, что, с целью повышения достоверности считывания, оно содержит блок памяти, второй 2д блок усилителей, третий и четвертый триггеры, первый и второй формирователи импульсов, распределитель упправляющих импульсов, второй счетчик, второй регистр, второй комму22 татор, блок сравнения и второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И,выходы первого регистра соединены с соот• ветствующими входами первого дешиф35A device for reading information from perforating medium containing a block of photoelectric converters connected to the first block of amplifiers, the outputs of which are connected to information inputs of the switch, the outputs of which are connected to the corresponding installation inputs of the first register, the outputs 40 of the first register are connected to the corresponding inputs of the control unit, the first and second decoders, first, second, third and fourth elements OR, first element AND, first 42 and second triggers, first counter, delay element, differing Owing to the fact that, in order to increase the readability, it contains a memory block, a second 2D amplifier block, third and fourth triggers, first and second pulse drivers, a control distributor of pulses, a second counter, a second register, a second switch, a comparator, and a second , third, fourth, fifth, sixth, seventh and eighth elements And, the outputs of the first register are connected to the corresponding inputs of the first decryption35 14888541488854 8eight 7‘7 ‘ ратора и с информационными входами блока памяти и третьего элемента ИЛИ, установочный вход первого триггера является входом "Пуск" устройства, вход "Сброс" первого триггера соединен с выходом первого элемента ' ИЛИ, а прямой и инверсный выходы соединены соответственно с первыми входами первого и второго элементов И и с соответствующими входами второго блока усилителей, выходы которого являются соответственно выходами, "Старт" и "Стоп" устройства, синхронизирующий выход первого блока усилителей соединен с входом первого формирователя импульсов, выход которого соединен с первым входом третьего элемента И, прямой и инверсный выходы второго триггера соединены соответственно с вторыми входами первого и третьего элементов И, выход первого элемента И соединен с управляющим входом коммутатора, выход третьего элемента И соединен с первым входом первого элемента ИЛИ, информационные выходы первого блока усилителей соединены с соответствующими входами второго элемента ИЛИ, вход второго формирователя импульсов соединен с выходом второго элемента ИЛИ, а выход - с установочными входами второго и третьего триггеров, вход распределителя управляющих импульсов соединен с выходом третьего триггера, а выходы соединены соответственно с первым входом четвертого элемента И, с первым входом пятого элемента И,с первыми входами шестого и седьмого элементов И, с входом "Сброс" третьего триггера и с вторым входом второго элемента И, первый вход четвертого элемента ИЛИ является входом "Чтение" устройства,and the information inputs of the memory block and the third element OR, the setup input of the first trigger is the Start input of the device, the Reset input of the first trigger is connected to the output of the first OR element, and the direct and inverse outputs are connected to the first and second inputs, respectively Elements And with the corresponding inputs of the second block of amplifiers, the outputs of which are respectively the outputs, "Start" and "Stop" of the device, synchronizing the output of the first block of amplifiers is connected to the input of the first imperial driver The output of which is connected to the first input of the third element AND, the direct and inverse outputs of the second trigger are connected respectively to the second inputs of the first and third elements AND, the output of the first element AND is connected to the control input of the switch, the output of the third element AND is connected to the first input of the first element OR , the information outputs of the first block of amplifiers are connected to the corresponding inputs of the second element OR, the input of the second pulse shaper is connected to the output of the second element OR, and the output is connected to the input inputs s of the second and third triggers, the input of the distributor of control pulses is connected to the output of the third trigger, and the outputs are connected respectively to the first input of the fourth element I, to the first input of the fifth element I, to the first inputs of the sixth and seventh elements I, to the input "Reset" of the third trigger and with the second input of the second element AND, the first input of the fourth element OR is the input "Reading" of the device, второй вход соединен с выходом пятого элемента И, а выход соединен с входом выборки блока памяти и через элемент задержки - со счетным входом второго счетчика, выходы которого соединены с информационными входами второго регистра, с входами первой группы блока сравнения и с адресными входами блока памяти, выход второго элемента И соединен с входом "Сброс" второго счетчика и с входом управляющих импульсов третьего элемента ИЛИ, второй вход четвертого элемента И соединен с выходом первого дешифратора, а выход - со счетным входом первого счетчика и с установочным входом четвертого триггера, выход третьего элемента ИЛИ соединен с входами "Сброс" первого счетчика и четвертого триггера, инверсный выход которого соединен с вторым входом пятого элемента И, входы второго дешифратора соединены с соответствующими выходами первого счетчика, а выход с вторым входом седьмого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ и с синхронизирующим входом второго регистра, управляющий вход коммутатора соединен с входом установки режима работы блока памяти, с первым входом восьмого элемента И и является входом установки режима работы устройства, информационные входы коммутатора соединены _ с выходами второго регистра, а выходы - с входами второй группы’блока сравнения, второй вход восьмого элемента И соединен с выходом блока сравнения, а выход является синхронизирующим выходом устройства, выходы блока памяти являются информационными выходами устройства.the second input is connected to the output of the fifth element I, and the output is connected to the input of the memory block sample and, through a delay element, to the counting input of the second counter, the outputs of which are connected to the information inputs of the second register, to the inputs of the first group of the comparison unit and to the address inputs of the memory block, the output of the second element And is connected to the input "Reset" of the second counter and to the input of control pulses of the third element OR, the second input of the fourth element And is connected to the output of the first decoder, and the output - to the counting input of the first counter As well as with the setup input of the fourth trigger, the output of the third element OR is connected to the "Reset" inputs of the first counter and the fourth trigger, the inverse output of which is connected to the second input of the fifth element And, the inputs of the second decoder are connected to the corresponding outputs of the first counter, and the output to the second input the seventh element And, the output of which is connected to the second input of the first element OR, and to the synchronizing input of the second register, the control input of the switch is connected to the input of setting the operation mode of the memory block, with the first The eighth element of the eighth element is the input for setting the device's mode of operation, the information inputs of the switch are connected to the outputs of the second register, the outputs are connected to the inputs of the second group of the comparator, the second input of the eighth element is connected to the output of the comparator, and the output is the synchronizing output of the device , the outputs of the memory block are informational outputs of the device. 14888541488854 фиг.1figure 1 14888541488854 Вых1 у Vyh1 at Выл 2 ν Howl 2 ν —_——_— &ыл$& yl $ ВылЧMUCH θ—-1- θ—- 1- фиг. 2FIG. 2
SU874325172A 1987-11-11 1987-11-11 DEVICE FOR READING INFORMATION FROM THE PERFORMER SU1488854A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874325172A SU1488854A1 (en) 1987-11-11 1987-11-11 DEVICE FOR READING INFORMATION FROM THE PERFORMER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874325172A SU1488854A1 (en) 1987-11-11 1987-11-11 DEVICE FOR READING INFORMATION FROM THE PERFORMER

Publications (1)

Publication Number Publication Date
SU1488854A1 true SU1488854A1 (en) 1989-06-23

Family

ID=21335079

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874325172A SU1488854A1 (en) 1987-11-11 1987-11-11 DEVICE FOR READING INFORMATION FROM THE PERFORMER

Country Status (1)

Country Link
SU (1) SU1488854A1 (en)

Similar Documents

Publication Publication Date Title
SU1488854A1 (en) DEVICE FOR READING INFORMATION FROM THE PERFORMER
SU1658190A1 (en) Device for control of monotonically varying code
SU1388956A1 (en) Digital data delay unit with a self-checking facility
SU1550561A1 (en) Device for collecting and registration of data
SU1049951A1 (en) Device for receiving and processing multicase coded data
SU1280600A1 (en) Information input device
SU754426A1 (en) DEVICE FOR PROCESSING AND REGISTRATION OF DIGITAL INFORMATION. one
SU1374279A1 (en) Buffer storage
SU1383323A1 (en) Device for delaying information with control
SU1278861A1 (en) Interface
SU1264174A1 (en) Device for servicing interrogations
SU1751811A1 (en) Device for writing information to ram
SU1196882A1 (en) Multichannel information input device
SU1109930A1 (en) Device for synchronizing asynchronous read and write pulses
SU1280458A1 (en) Buffer storage
SU1764055A1 (en) Device for information testing
SU1305691A2 (en) Multichannel information input device
SU1707758A1 (en) Counter
SU1265860A1 (en) Storage with self-check
SU1174988A1 (en) Associative storage
SU1478210A1 (en) Data sorting unit
SU564723A1 (en) Device for selecting information channels
SU1626258A1 (en) Device for identification of signs of objects
JPS5775046A (en) Phose absorbing circuit
SU1305773A1 (en) Versions of device for avoiding faulted registers in domain memory