SU1411679A1 - Устройство преобразовани активной мощности в код - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и служит дл  повышени  точности и расширени  частотного диапазона преобразований. Устройство содержит умножитель 1 и блок 3 выделени  цикла интегрировани . Дл  достижени  поставленной цели в устройство введены зар дно-разр д- ный блок 2, преобразователь 4 врем  - напр жение - ток, элемент И 5 и генератор 6 кодовой частоты. 2 ил.

Description

запуска

fPue.l

Изобретение относитс  к электроизмерительной и импульсной технике и может быть использовано дл  измерени  активной мощности в диапазоне звуковых и радиочастот, а также импульсных сигналов.

Цель изобретени  - повьшение точности и расширение частотного диапазона .

На фиг, 1 представлена структурна  схема устройства дл  преобразовани  активной мощности в код; на фиг. 2 - временные диаграммы.

Устройство содержит умножитель 1, зар дно-разр дньй блок 2, блок 3 выделени  цикла интегрировани , преобразователь 4 врем  - напр жение - ток элемент И 5 и генератор 6 кодовой час- тоты, причем первый вход умножител  1  вл етс  первым входом устройства и подключен к первому входу блока 3 выделени  цикла интегрировани ,.второй вход которого  вл етс  входом запуска устройства, второй вход умножител   в л етс  вторым входом устройства, выход генератора 6 кодовой частоты подключен к первому входу элемента И 5, второй в ход которого подключен к выхо ду зар дно-разрйдного блока 2 и перво му входу преобразовател  4 врем  - на- напр жение - ток, выход которого подключен к первому входу зар дно-разр д- ного блока 2, второй вход которого подключен к выходу умножител  1, а - третий - к выходу блока 3 выделени  цикла интегрировани  и второму входу преобразовател  4 врем  - напр жение - ток, выходом устройства  вл етс  выход элемента.И 5.

Устройство работает следующим обра зом. .

При поступлении .импульса на вход запуска блока 3 (фиг, 2в) вьзделени  цикла интегрировани  он формирует на выходе логическую 1 в течение длительности интервала интегрировани  Ту (фиг. 2д). Одновременно сигналы Uj, (t) и ) (фиг.а, б), пропорциональные напр жению, и току на измер емой нагрузке, перемножаютс  умножителем 1, на выходе которого формируетс  сигнал (фиг. 2г) Up(t) (t)-и (t), где Кр, - посто нный коэффициент передачи умножител . Потенциал логической 1 (Tj() рткрьшает аналоговый вход зар дно-разр дного блока, в результате осуществл етс  интегрирование произведени  Ц(t)

(фиг. 2е). Одновременно преобразователем врем  - напр жение - ток вырабатываетс  напр жение (фиг.2ж), пропорциональное времени Tj. После цикла интегрировани  в блоке 3 выделени  цикла интегрировани  осуществл етс  стади  разр да емкости интегратора током 1р, пропорциональным

Ucj- В течение времени разр да tp (фиг. 2е) на выходе блока 3 выделени  цикла интегрировани  формируетс  логический сигнал Тр (фиг. 2з), открывающий вход элемента И 5,. -на другой вход которого поступают импульсы от генератора 6 кодовой частоты. Таким образом формируетс  последовательность импульсов, число которых пропорционально активной мощности за

врем  интегрировани  Т, .

Напр жение на емкости интегратора

зар дно-разр дного блока 2 т, ,

4 S u(t) u.(t)dt - О, (1)

и.

С(

где К - коэффициент интегратора, обусловленный посто нной интегрировани  RC .

Это напр жение преобразуетс  линейно во временной интервал tp,

где

IP Ue .- С,

Ь

Цсг . э

(2)

(3)

R. - эквивалентное сопротивление, на котором преобразуетс  U

Р

1эТ

в TO.

и

Ci

(А)

где I г - ток, протекающий через

блок 3;

Cj, - емкость преобразовател  4. .Подставл   выражение (4) в (3), а затем в (2) окончательно получают

-: Uc Ct Cg-Rg Uci С С Яэ

Р Т Т Т т X х -}

С,СгЯэ где const.

3

Устройство откалибровывают таким образом: при известной величине мощности , например 1 Вт, подаваемой на вход устройства, выбирают частоту генератора такой, чтобы дл  заданной

точности уложилось в интервале tp необходимое количество импульсов (100, 1000 и т.д.).

Claims (1)

1. Формула изобретени 

   Устройство дл  преобразовани  активной мощности в код, содержащее умножитель и блок выделени  цикла интегрировани , отличающее- с   тем, что, с целью повышени  точности и расширени  частотного диапазона , в него введены зар дно-разр д- ный блок, преобразователь врем  - напр жение - ток, генератор кодовой частоть и элемент И, причем первьш вход элемента И подключен к выходу генератора кодовой частоты, а второй

   а.

   г

   в.

   ж

   и

   miiiiiiinnii

   к выходу зар дно-разр дного блока и первому входу преобразовател  врем  - напр жение - ток, выход которого подключен к первому входу зар дно- раз- р дного блока, второй вход которого соединен с выходом умножител , первые входы умножител  и блока выделени  цикла интегрировани  соединены,

   выходы блока выделени  цикла интегрировани  соответственно подключень: к первому входу преобразовател  врем  - напр жение - ток и третьему входу зар дно-разр дного блока, а второй

   вход его  вл етс  входом запуска и первым входом устройства, вторым входом которого  вл етс  второй вход умножител , выходом устройства  вл етс  выход элемента И.