SU1410026A1 - Генератор случайных чисел - Google Patents
Генератор случайных чисел Download PDFInfo
- Publication number
- SU1410026A1 SU1410026A1 SU864168638A SU4168638A SU1410026A1 SU 1410026 A1 SU1410026 A1 SU 1410026A1 SU 864168638 A SU864168638 A SU 864168638A SU 4168638 A SU4168638 A SU 4168638A SU 1410026 A1 SU1410026 A1 SU 1410026A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- inputs
- block
- Prior art date
Links
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при статистическом моделировании . Цель изобретени - расширение функциональньк возможностей генератора за счет задани максимального значени плотности распределени веро тности. Генератор содержит одновибратор 1, элемент ИЛИ 2, датчик 3 равномерно распределенных случайных чисел, блок 4 элементов И, делителдэ 5, дешифратор 6, блок 7 пам ти , схему 8 сравнени , элемент И 9, Элементы ЗАПРЕТ 10, 11, элемент ИЛИ 12, элемент И 13, делитель 14, блок 15 элементов И, элемент 16 задержки, блок 17 элементов И, регистр 18 пам ти, элемент 19 задержки , датчик 20 равномерно распределенных случайных чисел, блок 21 Элементов И, элемент 22 задержки, блок 23 пам ти, схему 24 сравнени , элемент И 25, блок 26 элементов И. 1 ил. i (Л
Description
Ьд
ф
Изобретение относитс к вьгчисли- :тельной технике и предназначено дл получени случайных чисел из класса распределений с ограниченным максимальным значением плотности распределени веро тности.
Цель изобретени - расширение функциональных возможностей генера- |тора за счет задани максимального |значени плотности распределени ве1РОЯТНОСТИ .
I На чертеже приведена блок-схема |генератора.
Генератор случайных чисел содержит одновибратор 1, элемент 2 ИЛИ, датчик 3 равномерно распределенных случайньк чисел, блок 4 элементов И, делитель 5, дешифратор 6, блок 7 пам ти5 схему 8 сравнени , элемент 9 И, элемент 10 ЗАПРЕТ, элемент 11 ЗАПРЕТ, элемент 12 ИЛИ, элемент 13 И, делитель 14, блок 15 элементов г1, элемент 16 задержки, блок 17 эле- 1- ентов И, регистр 18 пам ти, элемент 19 задержки, датчик 20 равномерно ;эаспределенных случайных чисел, блок 2 элементов И, элемент 22 задержки, (5лок 23 пам ти, схему 24 сравнени , :}лемент 25 И, группу 26 элементов И, I Генератор работает следующим об- ,
i При включении устройства срабаты- jsaer одновибратор 1, импульсный сиг
ал с выхода которого через первьш : лемент 2 ИЛИ поступает на входы пер- isoro 3 и второго 20 датчиков случай- ijibix чисел, а также первого 16 и вто- його 19 элементов задержки. По перед- щему фронту импульса одновибратора |1роисходит сброс датчиков случайных и переход их в новое состо ние, 4 по заднему снимаетс сигнал с групп выходов датчиков. Сформированное дат- Шком 3 число Y, равномерно распредеЛенное в интервале (0,1), поступает «ерез открытый к этому времени блок 4 элементов И на первую группу входов д(шител З ,, на вторую группу входов которого (одновременно с чис- jtoM Y) через открытый блок 17 элементов 4 поступает с группы выходов |)егистра 18 пам ти предварительно записанное в него число ЛУ.
Сформированное датчиком 20 число X, равномерно распределенное в интервале 0,1, поступает на первые нходы первой 8 и второй схем 24 сравнени . В делителе 5 формируетс
число V
dy
Результат делени (у)
в виде делого числа поступает на группу входов дешифратора 6, в результате чего подаетс сигнал считывани на соответствующие входы блоков пам ти.
В регистры пам ти первого блока
7пам ти (как в регистр 18) предварительно записываютс значени верхней границы порождающей области xf,
вfU
х, .. . ,Xj, ... ,Xj, а в регистры второго блока 23 пам ти соответствующие нижней границы в области х ; , х ,..., x,...,Xj, где j - число шагов дискретности .
Таким образом, с соответствующих регистров пам ти блоков 7 и 23 значени записанных в них чисел (х; и
н NJ „
Xj; поступают на вторые входы первой
8и второй 24 схем сравнени соответственно .
При выполнении неравенства х X на выходе первой схемы 8 сравнени формируетс лог. 1, а при выполнении неравенства хj i X формируетс лог. 1 на выходе схемы 24 сравнени . При несоблюдении указанных строгих неравенств на выходах схем сравнени формируютс лог. О.
Сигналы с выходов схем 9 и 27 сравнени через открытые к этому времени элементы И 9 и 25 поступают на соответствующие входы элементов ЗАПРЕТ 10, 11 и элемента И 13. Возможны следующие варианты (см.табло).
Вариант, №
Выходы блоков
24
По варианту 1 формируетс сигнал на выходе второго элемента И 13, по варианту 2 - на выходе элемента запрета 10, по варианту 3 - на выходе элемента 11 запрета.
Б результате этого по вариантах 2 и 3 происходит повторный запуск устройс 1-ва подачей сигнала с выходов
1410026
ЗАПРЕТ 10 и 11 через элетр эл эл
мент И 12 на второй вход первого элемента 1-ШИ 2.
В случае варианта 1 сигнал с выхода элементна И 13 поступает на управл ю1дие входы блоков элементов И 21 и 26, а через элемент 22 задержки на третий вход первого элемента ИЛИ 2, В результате числа X и Y поступают с групп выходов датчиков 3 и 20 на соответствующие информациоп- ные входы второго делител 14. Число Z, формируемое на выходе делител 1А, поступает на вход блока 15 элементов И, на вход которой подан сигнал с выхода элемента И 13s следовательно с выхода устройства (группы выходов группы элементов И 15) сни.маетс случайное число Z ;-- с зако1
ном распределени , определ емым заданной конфигурацией поровдающей области„
Claims (1)
- Формула изобретени Генератор случайных чисел, содержащий одновибратор, первый элемент ИЛИ, два датчика равномерно распределенных случайных чисел, первый элемент задержки, два блока элементов И, регистр пам ти, дешифратор, первый блок пам ти, две схемы сравнени отличающийс тем, что, с целью расширени функциональных возможностей генератора за счет задани максимального значени диапазона изменени случайных чисел, он содержит два элемента задержки, три блока элементов И, два делител- , второй блок пам ти, три элемента И, два элемента ЗАПРЕТ, второй элемент ИТИ, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом первого элемента задержки, с входами Опрос первого и второго датчиков равномерно распределенных случайных чисел и с входом второго элемента задержки, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входа ги третьего элемента И, выход которого соединен с управл ющими входамитретьего, четтзертого и п того блоков элементов И и с. входом третьего элемента задержки,, выход которогосоединен с вторым входом первого элемента ИЛИ, третий вход которого подключен к выходу одновибратора, вход которого вл етс входом Пуск генератора, выходом которого вл етсвыход п того блока элементов И, выход регистра пам ти соединен с информационным входом первого блока элементов И, выход первого датчика равномерно распределенных случайных чисел соединен с информационными входами второго и третьего блоков элементов И, выход первого элемента задержки соединен с управл ющими входами первого л второго блоков элеменТО1Э и выходы которых соединены со ответственно с входами Дел1- тель н Делимое первого делител , выход которог о соед.инен с входом деиифра- тора.; выходы которого соединены соответственно с группой адресньсс входов первого блока пам ти, которого соединен с первым входом первой схемы сравнени,Я5 выход которой со- единен с в 1оры.м входом первого элемента И, вьосод которого соединен с инверсным входо - первого элемента ЗМТРЕТ и с пр жам входом второго элемента ЗМРЕТ, выходы дешифратора соединены соответственно с группой адресньк входов второго блока пам ти, выход которого соединен с первым входом второй схемы сравнени , вьссод которой соединен с пр мьм входом первого элемента ЗАЛРЕТ и синверсным входом второго элемента ЗАПРЕТ, выходы первого и второго элементов ЗАПРЕТ соединены соответственно с первым и вторым входами второго элемента 1ШИ5 выход второгодатчика равномерно распределенных случайных чисел соединен с информационным входом четвертого блока элементов И и с вторьми входами первой и второй сравнени , выходы третьего и четвертох о блоков тов И соединены соответственно с входами Де.иитель и Делимое второго делител , выход которого соединен с .информационным входом п того блока элементов И,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864168638A SU1410026A1 (ru) | 1986-12-29 | 1986-12-29 | Генератор случайных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864168638A SU1410026A1 (ru) | 1986-12-29 | 1986-12-29 | Генератор случайных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1410026A1 true SU1410026A1 (ru) | 1988-07-15 |
Family
ID=21275676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864168638A SU1410026A1 (ru) | 1986-12-29 | 1986-12-29 | Генератор случайных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1410026A1 (ru) |
-
1986
- 1986-12-29 SU SU864168638A patent/SU1410026A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1179332, кл. G 06 F 7/58, 1984. Авторское свидетельство СССР № 1179331, кл. G 06 F 7/58, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4506348A (en) | Variable digital delay circuit | |
JPS55135977A (en) | Time recording signal generation system | |
KR960042730A (ko) | 반도체기억장치 | |
US3824562A (en) | High speed random access memory shift register | |
SU1410026A1 (ru) | Генератор случайных чисел | |
EP0297581A3 (en) | Pseudo-noise sequence generator | |
US4424730A (en) | Electronic musical instrument | |
KR970051298A (ko) | 반도체 메모리 회로 | |
US5241574A (en) | Pulse generating apparatus | |
US4459688A (en) | Access request selecting circuit | |
SU1608657A1 (ru) | Преобразователь код-веро тность | |
SU503263A1 (ru) | Устройство дл считывани графической информации | |
SU1113845A1 (ru) | Устройство дл цифровой магнитной записи | |
US4234949A (en) | Multiplexer and time duration measuring circuit | |
GB2056138A (en) | Refresh counter | |
RU1805465C (ru) | Генератор псевдослучайных чисел | |
SU1202045A1 (ru) | Устройство задержки | |
SU840887A1 (ru) | Устройство дл определени экстремальныхчиСЕл | |
SU930624A1 (ru) | Устройство дл задержки импульсов | |
SU1659986A1 (ru) | Линейный интерпол тор | |
SU964965A1 (ru) | Устройство формировани сетки частот | |
SU1039022A1 (ru) | Устройство задержки импульсов | |
SU1439741A1 (ru) | Преобразователь кода во временной интервал | |
SU1735846A1 (ru) | Генератор псевдослучайной последовательности импульсов | |
SU826353A1 (ru) | Устройство для динамического распределения памяти 1 |