SU1403065A1 - Анализатор сигнатур параллельного потока данных - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в система.х тестового диагностировани  цифровых устройств в качестве анализатора выходных реакций. Целью изобретени   вл етс  повышение надежности анализатора и увеличение достоверности контрол . Анализатор сигнатур содержит регистр 3, разр дность Л которого равна степени образующего многочлена, и группу из М сумматоров 4 по модулю два, причем К. М Л , где К - число контролируемых входов анализатора . Принцип работы анализатора основан на алгоритме ускоренного делени  многочленов . При /V К надежность анализатора достигаетс  за счет существенного упрощени  его конструкции. 6 ил.

Description

4

О со

о

О5 СП

фиг. г

Изобретение относитс  к 1 ычислитель- ной технике и может быть использовано в системах тестового диагностировани  цифровых устройств в качестве анализатора выходных реакций провер емого издели .

Цель изобретени  - повышение надежности анализатора и увеличение достоверности контрол .

На фиг. 1 представлена функциональна  схема а}1ализатора, соответствуюн1его образующему многочлену Ф() + + К дл  случа  /( 2, где К -- число контро- „ шруемых входов анализатора. Сопровож- даюн1а  матрица, описываюн1а  логику работы устройства, имеет вид

Т.

информационные (контролируемые) входы и тактовый вход 2, а также содержит регистр 3, разр дность которог о равна степени образуюндего многоч„ 1ена ), сумматоры 4 но моду:1Ю два (). Выходами устройства  вл ютс  выходы всех разр дов регистра 3.

На фиг. 2 показана схема ана„чизато- ра д, 1  случа  Ф(.() х + + l , со- провождаюнш  матрица в этом случае имеет вид У Т : Т : ; на фиг. 3 - схема анализатора дл  случа  К 3, Ф() Ч -f- +. 1, V TI; на фиг. 4 -- эквивалентна  схема анализатора дл  того же случа .

Уравнени  работы анализаторов, показанных на фиг. 3 и 4, имеют вид

ю,(/ + i) s o,(/)Q Q,(0;

1иw

Q-,(i -f 1) ai(/)® a2(0®Qi(0®Q3()QQ4(Ot LQ3(/ -f 1) a,(/)(-eQ,(/)©Q,(/), Q,(i + 1)

Qi(0.

где Q,(/) и Q,(/ + 1) - содержимое t-ro разр да регистра 3 .ioMeHTbi / и / + 1 соответственно ,( 1,Л , / ,(t...a,(t)... (0 - анализи уемый двоичный набор, uj (t) 0,1} , j 1, /(; m - длина контролируемых дваичных последовательностей.

На фиг. 5 показана схема анализатора дл  случа  fe 2, Ф() + + U на фиг. 6 - вид сопровождающей матрицы дл  рассматриваемого случа , где

О Го 01

0010

О О

О О OJ

Анализатор работает следующим образом .

Перед началом работы регистр 3 устанавливаетс  в нулев ое состо ние. Цепь установки в исходное состо ние на фиг. 1-5 не показана. На входы 1 анализатора но- ступают двоичные последовательности с выходов объекта контрол ,  вл ющиес  его реакци ми на входные тестовые воздействи .

0

На вход 2 анализатора ностунают синхросигналы провер емого издели . После окончани  цикла тестировани , т. е. после поступлени  m анализируемых двоичных наборов a.(t)...aj(t)...ak(t}, в регистре 3 анализатора образуетс  сигнатура, которую затем сравнивают с кодовы.м эталоном, нолу- ченным с работоспособного издели . На основании результата сравнени  делают вывод о техническом состо нии об ьекта контрол , так как наличие в нем неисправности про в;1 етс  в виде искажени  его выходных последовательностей.

Обратные св зи в анализаторе подбирают таким образом, чтобы за один такт выполн лись преобразовани ,которые в одно- канальном анализаторе выполн ютс  за К тактов. Таким образом, нринцин работы устройства основан на алгоритме ускоренного делени  многочленов. Основой анализатора  вл етс  генератор двоичных последовательностей , соответствующий уравнению Q(t -|- 1) Q(/) 7, где Т - квадратна  матрица пор дка N вида

о. а-1

О ...О О 1 ...о

25

/,

или Т-1

Qy-,iOO... LO. О О ... О

0

5

0

5

где Ц; е {0,li - коэффициенты образующего

, / . v i t/;I

многочлена Ф() а ,А2

Q(tQ (t) Q,(t)...Qt(t)...QN (t) и ) Qi(.t+l)...Qu (t+l)...QHt+l) - вектора,характеризующие состо ние генератора соответственно в моменты t и (t+1). При Т Т число сумматоров 4 по модулю два, вход щих в состав устройства: JK при К Л ; при /О W,

М-а сигнатура, образуюнга с  в регистре 3, однозначно соответствует остатку от делени  многочлена входных носледователь- ностей Л() на многочлен Ф(х } Ф() , где Ф () - характеристический многочлен устройства. При Т Т сигнатура, образующа с  в регистре 3, в точности равна остатку от К М Л- .

делени  А(Х) на Ф(), а

Claims (1)

1. Формула изобретени 

   Анализатор сигнатур параллельного но- тока данных, содержащий /V-разр дный регистр , где N - степень образующего многочлена , М сумматоров по модулю два, где К М N, К - число контролируемых входов анализатора, выходы М сумматоров по модулю два соединены с еоответствую- щими М информационными входами регистра , контролируемые входы анализатора соединены с соответствующими входами первой группы входов сумматоров по модулю два, тактовый вход анализатора соединен с тактовым входом регистра, отличающийс  тем, что, с целью повышени  достоверности контрол . Л/ М информационных входов регистра соединены с выходами соответствующих разр дов регистра, входы второй группы входов сумматоров по модулю два, соединенных с /-ми информационными входами регистра, соединены с выходами регистра , соответствующими ненулевым эле/7- //

   ментам /-го столбца сопровождающей матрицы V 7 , где пор дка вида

   квадратна  матрица

   О

   0...0 1...0

   О 1...00

   Г|

   О 0....1 О О 0....0 1 Uj аы.,-а2Ч I

   су IО 1а О

   где ai Q,l - коэффициенты образующего многочлена.

   (ригЛ

   Hi U2

   лз

   2

   фиг.5

   (иг.5

   /IО О ГО

   0О О 1

   1Г О О О 1 1 О

   Фиг. 6