SU1398075A1 - Initial setting signal generating ciruit - Google Patents

Initial setting signal generating ciruit Download PDF

Info

Publication number
SU1398075A1
SU1398075A1 SU853995336A SU3995336A SU1398075A1 SU 1398075 A1 SU1398075 A1 SU 1398075A1 SU 853995336 A SU853995336 A SU 853995336A SU 3995336 A SU3995336 A SU 3995336A SU 1398075 A1 SU1398075 A1 SU 1398075A1
Authority
SU
USSR - Soviet Union
Prior art keywords
generator
output
inverter
capacitor
transistors
Prior art date
Application number
SU853995336A
Other languages
Russian (ru)
Inventor
Евгений Иванович Андреев
Софья Владимировна Маеркович
Original Assignee
Ленинградское Производственное Объединение "Электронприбор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Производственное Объединение "Электронприбор" filed Critical Ленинградское Производственное Объединение "Электронприбор"
Priority to SU853995336A priority Critical patent/SU1398075A1/en
Application granted granted Critical
Publication of SU1398075A1 publication Critical patent/SU1398075A1/en

Links

Abstract

Изобретение относитс  к импульс ной технике и может быть использовано при построении часов11х интегральных схем. Цель изобретени  - повышение надежности функционировани  устройства . Это достигаетс  путем установлени  однозначной зависимости ме гду моментом выхода генератора в рабочий реж11м и фронтом сигнала начальной установки. Дл  этого в устройство, содержащее шину 1 питани , конденсатор 2, инвертор 3, общую шику 4, выходную тину -5 .и генератор 6, дополнительно введены два инвертора 7 и 8, четыре транзистора 9, 10, 1 и 12 и второй конденсатор 13. Генератор 6  вл етс  обрщм узлом как дл  схемы начапьной установки, так и дл  устанавливаемой схемы. При этом окончание импульса начальной з становки происходит независимо от фронта и птульса включени  питани  и от параметров транзисторов и св зано только с нарастанием амплитуды импульсов на выходе генератора и выходом его в режим стационарных колебаний. Это повышает надежность начальной установки, I ил.The invention relates to a pulse technique and can be used in the construction of clock integrated circuits. The purpose of the invention is to increase the reliability of the device. This is achieved by establishing an unambiguous relationship between the moment the generator reaches the working mode and the signal front of the initial setup. To do this, a device containing a power bus 1, a capacitor 2, an inverter 3, a common bus 4, an output voltage of -5. And a generator 6, additionally introduced two inverters 7 and 8, four transistors 9, 10, 1 and 12 and a second capacitor 13 Generator 6 is a field node for both the initial installation circuit and the circuit to be installed. In this case, the end of the pulse of the initial setup occurs independently of the front and ptulse of the power on and on the parameters of the transistors and is associated only with an increase in the amplitude of the pulses at the output of the generator and its exit to the stationary mode. This increases the reliability of the initial installation, I Il.

Description

включени  питани  и от параметров транзисторов, оно св зано только с нарастанием амплитуды импульсов на выходе генератора к выходом его в режим стационарных колебаний. Это обсто тельство повьтает надежность начальной установки.switching on the power and on the parameters of the transistors, it is associated only with an increase in the amplitude of the pulses at the output of the generator to the output of it into the stationary mode. This circumstance increases the reliability of the initial installation.

вертора соединен с выходной шиной, затвор третьего транзистора соедииен с общей щиной, затворы первого и второго транзисторов соединены соответ- ственно с выходом генератора, входом второго инвертора и с выходом второго инвертора.the rotor is connected to the output bus, the gate of the third transistor is connected to the common length, the gates of the first and second transistors are connected respectively to the output of the generator, the input of the second inverter and the output of the second inverter.

Claims (1)

Формула изобретенияClaim Схема выработки сигнала начальной установки, содержащая шину питания, соединенную с первым выводом первого конденсатора, второй вывод которого соединен с входом первого,инвертора, общую шину, выходную шину, отличающаяся тем, что, с целью повышения надежности функционирования, в нее введены генератор, второй и третий инверторы, первый, второй, третий и четвертый транзисторы, второй конденсатор, первый и второй транзисторы включены последовательно между вторым выводом первого конденсатора и общей шиной, каналы второго и четвертого транзисторов и второй конденсатор включены параллельно, третий транзистор включен между общей шиной и входом первого инвертора, выход которого соединен с входом . третьего инвертора и затвором четвертого транзистора, выход третьего инвертора соединен с выходной шиной, затвор третьего транзистора соединен с общей шиной, затворы первого и второго транзисторов соединены соответственно с выходом генератора, входом второго инвертора и с выходом второго инвертора.An initial installation signal generating circuit comprising a power bus connected to the first terminal of the first capacitor, the second terminal of which is connected to the input of the first, inverter, a common bus, an output bus, characterized in that, in order to increase the reliability of operation, a generator is inserted into it, the second and the third inverters, the first, second, third and fourth transistors, the second capacitor, the first and second transistors are connected in series between the second output of the first capacitor and the common bus, the channels of the second and fourth trans tori and the second capacitor are connected in parallel, the third transistor is connected between the common bus and the input of the first inverter, the output of which is connected to the input. the third inverter and the gate of the fourth transistor, the output of the third inverter is connected to the output bus, the gate of the third transistor is connected to the common bus, the gates of the first and second transistors are connected respectively to the output of the generator, the input of the second inverter and the output of the second inverter.
SU853995336A 1985-12-24 1985-12-24 Initial setting signal generating ciruit SU1398075A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853995336A SU1398075A1 (en) 1985-12-24 1985-12-24 Initial setting signal generating ciruit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853995336A SU1398075A1 (en) 1985-12-24 1985-12-24 Initial setting signal generating ciruit

Publications (1)

Publication Number Publication Date
SU1398075A1 true SU1398075A1 (en) 1988-05-23

Family

ID=21211920

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853995336A SU1398075A1 (en) 1985-12-24 1985-12-24 Initial setting signal generating ciruit

Country Status (1)

Country Link
SU (1) SU1398075A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Электроника, 1974,, № 25, 0.47, рис.1. Авторское свидетельство СССР 1129795, ка. Н 03 К 5/01, 1982. *

Similar Documents

Publication Publication Date Title
GB1524768A (en) Timming signal generating circuits
KR860002149A (en) Charge-up Circuit
KR880011799A (en) Data output buffer circuit and potential variation reduction method
KR930003556A (en) Progressive Turn-On CMOS Driver
KR870006724A (en) Switching circuit
KR910013734A (en) Noise-Tolerant Input Buffers
KR870008315A (en) Memory device using shift register
EP0055073B1 (en) Improvements in or relating to electronic clock generators
KR920001523A (en) Semiconductor integrated circuit including detection circuit
SU1398075A1 (en) Initial setting signal generating ciruit
US4117348A (en) Multi-phase clock monitor circuit
KR930006875A (en) Integrated circuit
KR900019367A (en) Pulsed Signal Generator Circuit
KR960019978A (en) Pulse generator
KR890004495A (en) Reset signal generation circuit
JPS5997222A (en) Clock pulse generating circuit
SU1378047A1 (en) Logical device
SU834835A1 (en) Square-wave generator
KR870008438A (en) Clock signal generation circuit
KR960036334A (en) Variable delay circuit
SU799109A1 (en) Multivibrator
SU921052A1 (en) Mos-transistor flip-flop
SU1309278A1 (en) Pulse shaper
SU936310A1 (en) Inverter
KR0118634Y1 (en) Frequency multiflier