SU1352630A1

SU1352630A1 - Time interval shaping device

Info

Publication number: SU1352630A1
Application number: SU864022752A
Authority: SU
Inventors: Анатолий Борисович Ордынский; Виталий Николаевич Кожуховский
Original assignee: Киевское высшее танковое инженерное училище
Priority date: 1986-02-07
Filing date: 1986-02-07
Publication date: 1987-11-15

Abstract

Изобретение может быть использовано в информационно-измерительных. системах и служит дл расширени диапазона формировани временного интервала . Устройство содержит генератор тактовых импульсов, формирователь импульсов, триггеры, элементы И, счетчик импульсов и элемент ИЛИ. Введение дополнительно триггеров, счетчика импульсов, цифрового компаратора и регистра позвол ет определить длительность входного сигнала и диапазонный поиск нормированного сигнала в спектре входных посыпок. 1 ил. (Л сThe invention can be used in information and measurement. systems and serves to expand the range of the formation of the time interval. The device contains a clock pulse generator, pulse shaper, triggers, AND elements, pulse counter and OR element. The addition of triggers, a pulse counter, a digital comparator, and a register makes it possible to determine the duration of the input signal and the range search for the normalized signal in the spectrum of the input samples. 1 il. (L with

Description

Изобретение относитс к импульсной технике и может быть использовано в информационно-измерительных системах, в автоматических системах распознавани и фильтрации.The invention relates to a pulse technique and can be used in information-measuring systems, in automatic systems of recognition and filtering.

Целью изобретени вл етс расширение диапазона формировани временного интервала за счет определени , длительности входного сигнала и диапазонного поиска нормированного сигнала в спектре входных посьшок.The aim of the invention is to extend the range of the formation of the time interval by determining the duration of the input signal and the range search for the normalized signal in the input superscript spectrum.

На чертеже приведена структурна схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство дл формировани временного интервала содержит генератор 1 тактовых импульсов, входную шину 2, формирователь 3 импульсов, первый - дев тый триггеры 4-12, первый и второй элементы И 13 и 14, первый и второй счетчик 15 и 16 импульсов, цифровой компаратор 17, элемент ИЛИ .18, регистр 19, шину 20 сброса, шину 21 программировани , первый - п тый выходы 23-26 информационной шины.A device for forming a time interval contains a clock pulse generator 1, an input bus 2, a pulse shaper 3, the first to ninth triggers 4-12, the first and second elements 13 and 14, the first and second counters 15 and 16 pulses, a digital comparator 17, element OR .18, register 19, reset bus 20, programming bus 21, first to fifth outputs 23-26 of the information bus.

Входна шина 2 подключена к входу формировател 3 импульсов, первый выход которого соединен с S-входом триггера 4, Пр мой выход последнего соединен с первым входом цифрового компаратора 17, вторым-входом элемента И 13 и D-входом триггера 5, инверт сный выход которого соединен с D-входом триггера 6 и первым входом элемента И 14. Пр мой выход триггера 6 соединен с D-входом триггера 8 и четвертым входом цифрового компаратора 17, третий выход которого соединен с D-входом триггера 12 и С-входами триггеров 8 и 5, Пр мой выход триггера 5 подключен к второму входу цифрового компаратора 17 и D-входам триггеров 9 и 7. Пр мой выход триггера 7 соединен с С-входом триггера 9. Второй выход формировател 3 импульсов соединен с С-входами триггеров бу 7 и 12. Выход триггера 12 вл етс третьим выходом 24 информационной шины устройства и соединен с первым входом элемента ИЛИ 18, выход которого вл етс п тым выходом 26 устройства и соединен с входом записи регистра 19 и R-входом триггера 4, инверсный выход которого соединен с R-входом счетчика 15 импульсов и R- входами триггеров 5 и 9. Пр мь1е выходы триггеров 8 и 9 подключены к третьему и четвертому входам элемента ШШ 18. Инверсный выход триггера 6The input bus 2 is connected to the input of the pulse driver 3, the first output of which is connected to the S input of the trigger 4, the forward output of the latter is connected to the first input of the digital comparator 17, the second input of the element I 13 and the D input of the trigger 5 whose inverted output connected to the D-input of the trigger 6 and the first input of the element 14. The direct output of the trigger 6 is connected to the D-input of the trigger 8 and the fourth input of the digital comparator 17, the third output of which is connected to the D-input of the trigger 8 and 5, Pr my trigger output 5 is connected to the second in The digital comparator 17 and the D inputs of flip-flops 9 and 7. The direct output of flip-flop 7 is connected to the C-input of flip-flop 9. The second output of the driver 3 is connected to the C-inputs of flip-flops 7 and 12. The output of flip-flop 12 is the third output 24 device information bus and is connected to the first input of the OR element 18, the output of which is the fifth output 26 of the device and connected to the register entry input 19 and the R input of the trigger 4, the inverse output of which is connected to the R input of the pulse counter 15 and the R inputs flip-flops 5 and 9. Prmile outputs of flip-flops 8 and 9 are connected us to third and fourth inputs Hilti element 18. Inverted output latch 6

подключен к второму входу элемента И 14,выход которого соединен с R-входом счетчика 16 импульсов, выход которого соединен с входом регистра 19. Выход генератора 1 тактовых импульсов соединен с первым входом элемента И 13, выход которого соединен с С-входами счетчиков 16 и 15. Выходconnected to the second input element And 14, the output of which is connected to the R-input of the pulse counter 16, the output of which is connected to the input of the register 19. The output of the generator 1 clock pulses connected to the first input of the element And 13, the output of which is connected to the C-inputs of the counters 16 and 15. Exit

счетчика 15 соединен с третьим входом цифрового компаратора 17, второй выход которого соединен с S-входом триггера 11 а Выход триггера 11 вл етс вторым выходом 23 информационной шины устройства. Входна шина 21 программировани подключена к п тому входу цифрового компаратора 17, первый выход которого соединен с S-входом триггера 10, выход которого вл етс первым выходом 22 информационной шины устройства. Шина 20 сброса соединена с вторым входом элемента ШШ 18 и R-входами триггеров 10, 11 и 12.the counter 15 is connected to the third input of the digital comparator 17, the second output of which is connected to the S input of the trigger 11. The output of the trigger 11 is the second output 23 of the device information bus. A programming input bus 21 is connected to the fifth input of a digital comparator 17, the first output of which is connected to the S input of the trigger 10, the output of which is the first output 22 of the device information bus. The reset bus 20 is connected to the second input of the SHSh 18 element and the R inputs of the flip-flops 10, 11 and 12.

Устройство дл формировани временных интервалов работает следующим образом .A device for forming time intervals operates as follows.

Исходное состо ние устройства определ етс подачей сигнала Сброс в шину 20, по которому триггеры 1012 устанавливаютс в нулевое состо ние . Одновременно сигнал Сброс воздействует через вход элемента ШШ 18 на R-вход триггера 4 и устанавливает его в нулевое состо ние, при этомThe initial state of the device is determined by the signal being applied. Resetting to bus 20, through which the flip-flops 1012 are set to the zero state. At the same time, the Reset signal acts through the input of the SHSh 18 element on the R input of the trigger 4 and sets it to the zero state, while

уровень логического нул с пр мого выхода триггера 4 закрывает по входам элемент И 13 и цифровой компаратор 17 и поступает на D-вход триггера 5, а сигнал логической единицы сthe level of logic zero from the direct output of the trigger 4 closes the inputs And 13 and the digital comparator 17 on the inputs and enters the D-input of the trigger 5, and the signal of the logical unit c

инверсного выхода триггера 4, воздейству на R-входы триггеров 5-9 и счетчика 15 импульсов, устанавливает их в нулевое состо ние, при этом на входе цифрового компаратора 17 присутствует нулевое значение выходного кода счетчика 15 импульсов, остальные входы цифрового компаратора 17 закрыты уровнем логического нул с пр мых выходов триггеров 6 и 5 соответственно . Элемент И 14 открыт по входам сигналами логической единицы с инверсных выходов триггеров 6 и 7 соответственно. Счетчик 16 импульсов установлен в нулевое состо ние выходным сигналом логической единицы элемента И 14.inverting trigger output 4, affecting the R-inputs of triggers 5-9 and pulse counter 15, sets them to the zero state, while the digital comparator 17 has a zero value of the output code of the pulse counter 15, the remaining inputs of the digital comparator 17 are closed by a logic level zero from the direct outputs of the flip-flops 6 and 5, respectively. Element And 14 is open on the inputs of the signals of the logical unit with the inverse outputs of the flip-flops 6 and 7, respectively. The pulse counter 16 is set to the zero state by the output signal of the logical unit of the element 14.

При поступлении входного сигнала по шине 2 во врем действи переднегоWhen the input signal on the bus 2 during the action of the front

фронта на первой выходе формировател 3 по вл етс импульс,устанавливающий триггер 4 в единичное состо ние. С инверсного выхода триггера А сигнал с уровнем логического нул разрешает по R-входам триггеров 5-9 прием информации , а с пр мого выхода уровнем логической единищл открывает по входу строгого равенства цифровой компара- тор 17 и элемент И 13, с выхода которого импульсы генератора 1 поступают на С-вход счетчика 15 импульсов. Это состо ние устройства отвечает требовани м алгоритма работы устройства, описываемого трем взаимодополн ющими положени ми.the front, at the first output of the imaging unit 3, a pulse appears, which sets the trigger 4 into one state. From the inverted output of trigger A, a signal with a logic zero level allows for receiving information through the R-inputs of triggers 5–9, and from a direct output by a logic unity level opens the digital comparator 17 and element 13 from the direct output, from whose output the generator pulses 1 arrive at the C-input of the counter 15 pulses. This state of the device meets the requirements of the algorithm of operation of the device, described by three complementary positions.

Первое положение соответствует точному равенству длительности входного сигнала длительности нормирован- ного сигнала, пропорщюнальной коду числа, устанавливаемого на входе цифрового компаратора 17 по щине 21 программировани . В этом случае выходной код счетчика 15 импульсов измен ет свое значение под воздействием импульсов генератора 1 и при сравнении с кадом программировани на выходе строгого равенства цифрового компаратора 17 формируетс положительньй им- пульс, по переднему фронту которого подтверждаетс нулевое состо ние триггера 8. Триггер 5 переходит в единичное состо ние, а уровень логической единицы поступает на информационный вход триггера 12. Одновременно с по влением на входной шине 2 заднего фронта входного сигнала на втором выходе формировател 3 по вл етс положительный импульс, поступа на С-вход триггера 12, устанавливает его в единичное состо ние. По вление на выходе триггера 12, а следовательно, и на выходе 24 информационной шины уровн логической единицы приводит к возник- новению таковой на входе элемента ИЛИ 18, положительный импульс на выходе которого записывает в регистр 19 нулевое слово с выхода счетчика 16, вл етс выходным сигналом готовнос- ти к съему информации и устанавливает триггер 4 в нулевое состо ние, выходные сигналы которого устанавливают устройство в исходное состо ние. На в псодной информационной шине 22-25 фиксируетс код, характеризующий входной сигнал, т.е. в разр де точного равенства присутствует единица, а во всех остальных - нуль.The first position corresponds to the exact equality of the duration of the input signal to the duration of the normalized signal, proportional to the code of the number set at the input of the digital comparator 17 along the programming bar 21. In this case, the output code of the pulse counter 15 changes its value under the influence of the generator 1 pulses and when compared with the programming cad, a positive pulse is generated at the output of the strict equality of the digital comparator 17, on the leading edge of which the zero state of the trigger 8 is confirmed. in the unit state, and the level of the logical unit is fed to the information input of the trigger 12. Simultaneously with the appearance on the input bus 2 of the falling edge of the input signal on the second output of the formate 3 is of a positive pulse received at the C-input of flip-flop 12, sets it in a single state. The occurrence at the output of the trigger 12, and consequently, at the output 24 of the information bus, the level of the logical unit leads to the appearance of the input element OR 18, the positive pulse at the output of which writes the zero word from the output of the counter 16 to the register 19, is output signal readiness to remove information and sets the trigger 4 to the zero state, the output signals of which set the device to its original state. A code that characterizes the input signal, i.e. there is one in the discharge of the exact equality, and zero in all the others.

Второе положение характеризуетс тем, что код счетчика 15 импульсов, пропорциональный длительности входного сигнала, меньше кода, поступаю- щего на вход цифрового компаратора 17 по шине 21 программировани . В этом случае по переднему фронту входного сигнала на первом выходе формировател 3 по вл етс импульс, который устанавливает триггер 4 в единичное состо ние, разрешает запись информации в триггеры 5-9 и открывает элемент И 13 дл прохождени импульсов генератора 1 на С-вход счетчика 15 импульсов. При поступлении заднего фронта входного сигнала на втором выходе формировател 3 по вл етс импульс, по которому производитс подтверждение нулевого состо ни триггера 12, определ емого состо нием логического нул на выход цифрового компаратора 17, в силу того , что числа на других входах цифрового компаратора 17 не равны, а такж производитс подтверждение нулевого состо ни триггера 7 и запись единицы в триггер 6, Уровень логической единицы с пр мого выхода триггера 6 поступает на D-вход триггера 8 и на вход .(меньше) цифрового компаратора 17, с второго выхода которого сигнал логической единицы устанавливает по единичному входу триггер 11 в единичное состо ние. Одновременно уро- вень логического нул с инверсного выхода триггера 6 воздействует на вход элемента И 14, .уровень логического нул с выхода которого разрешает счет импульсов генератора 1 счетчиком 16 импульсов. В этом режиме устройство находитс до тех пор,пока на выходе строгого равенства цифрово . го компаратора 17 не по витс уро- вень логической единицы, по которому производитс запись единицы в триггер 8, а с пр мого выхода его сигнал с уровнем логической единицы, воздейству на элемент ШШ 18, производит запись выходного состо ни счетчика 16 импульсов в регистр 19 и одновременно , поступа на R-вход триггера 4, устанавливает его в нулевое состо ние , выходные сигналы которого переключают устройство в исходное состо ние . В этом случае выходы 22-24 информационной шины представлены кодом 010, а на выходе 25 зафиксирован код числа, пропорциональный разностиThe second position is characterized by the fact that the code of the pulse counter 15, proportional to the duration of the input signal, is less than the code fed to the input of the digital comparator 17 via the programming bus 21. In this case, on the leading edge of the input signal, a pulse appears at the first output of shaper 3, which sets trigger 4 into one state, allows information to be written to triggers 5-9, and opens element 13 for passing generator 1 pulses to the C input of the counter 15 pulses. When the trailing edge of the input signal arrives at the second output of the former 3, an impulse appears which confirms the zero state of the trigger 12, which is determined by the logical zero state at the output of the digital comparator 17, due to the fact that the numbers on the other inputs of the digital comparator 17 not equal, but also confirms the zero state of trigger 7 and writes the unit to trigger 6, the logic level from the direct output of trigger 6 goes to the D input of the trigger 8 and to the input (less) of the digital comparator 17 from the second output of which the signal of the logical unit sets the trigger 11 to one state for a single input. At the same time, the logical zero level from the inverse output of the trigger 6 affects the input element I 14, the logical zero level from the output of which allows the counting of generator 1 pulses by a counter of 16 pulses. In this mode, the device remains until the output is a strict equality of digital. Comparator 17 is not at the level of the logical unit, which is used to write the unit to the trigger 8, but from the direct output, its signal with the level of the logical unit, acting on the SHSh 18 element, records the output state of the counter 16 pulses to the register 19 and simultaneously, arriving at the R-input of the trigger 4, sets it to the zero state, the output signals of which switch the device to the initial state. In this case, the outputs 22-24 of the information bus are represented by code 010, and the output 25 is fixed to a code of a number proportional to the difference

между длительностью входного сигнала и длительностью нормированного сигнала , определ емого кодом программировани на шине 21.between the duration of the input signal and the duration of the normalized signal defined by the programming code on the bus 21.

В третьем случае длительность входного сигнала превьппает длительность нормированного сигнала, программируемого по шине 21. По переднему фронту входного сигнала по шине 2 на первом выходе формировател 3 по вл етс положительный импульс, который устанавливает триггер 4 в единичное состо ние, уровень логической единицы которого с пр мого выхода открьюает элемент И 13 и цифровой компаратор 17 по входу строгого равенства и поступает на D-вход триггера 5, а уровень логического нул с инверсного выхода разрешает запись информации в триггеры 5-9 и по нулевому входу счет импульсов генератора 1 счетчиком 15 импульсов. По мере поступлени тактовых импульсов выходное состо ние счетчика 15 импульсов измен етс и при сравнении с кодом, устанавливаемым по шине 21 программировани на входе цифрового компаратора 17, на выходе строгого равенства по вл етс сигнал с уровнем логической единицы, который поступает на С-входы триггеров 8 и 5 и на D-вход триггера 12 но передачи его на выход 24 не происходит - в этот момент отсутствует импульс на вто- ром выходе формировател 3. В триггере 8 подтвер ждаетс нулевое состо ние , а триггер 5 переключаетс в единичное состо ние, с пр мого выхода которого уровень логической единицы постзшает на D-входы триггеров 7 и 9 и на п тый-вход (больше) цифрового компаратора 17, ас первого выхода .его уровень логической едишида устанавливает триггер 10 в единичное сое- то ние и на выходе 22 информационной шины фиксируетс уровень логической единицы. Уровень логического нул с инверсного выхода триггера 5 поступает на D-вход триггера 6 и на вход элемента И 14, с выхода которого уровень логического нул открывает счетчик 16 импульсов и выходное состо ние его измен етс под действием тактовых импульсов генератора 1. С по вле- нием заднего фронта входного сигнала на втором выходе формировател 3 импульсов по вл етс импульс, по которому производитс запись нул в тригIn the third case, the duration of the input signal exceeds the duration of the normalized signal programmed via bus 21. On the leading edge of the input signal through bus 2, a positive pulse appears at the first output of shaper 3, which sets trigger 4 to one The mobile output opens element 13 and digital comparator 17 at the input of strict equality and arrives at the D input of the trigger 5, and the logic zero level from the inverse output permits the recording of information into the triggers 5 9 and at the zero input the pulse count of the generator 1 by the counter 15 pulses. As the clock pulses arrive, the output state of the pulse counter 15 changes and when compared with the code installed via the programming bus 21 at the input of the digital comparator 17, a signal with a level of logical unit that arrives at the C inputs of the triggers appears at the output of strict equality 8 and 5 and the D-input of the trigger 12 but its transfer to the output 24 does not occur - at this moment there is no pulse at the second output of the driver 3. The trigger 8 confirms the zero state, and the trigger 5 switches to the single state,from the direct output of which the level of the logical unit is posted to the D inputs of the trigger 7 and 9 and to the fifth input (more) of the digital comparator 17, the ac of the first output. Its level of logic one sets the trigger 10 to the unit and 22, the data bus level is fixed to a logical unit. The logic zero level from the inverse output of the trigger 5 is fed to the D input of the trigger 6 and to the input of the element 14, from the output of which the logic zero level opens the pulse counter 16 and its output state changes under the action of the clock pulses of the generator 1. the pulse of the input signal at the second output of the driver 3 pulses appears pulse, which is recorded zero in trig

5 0 5 О 5 0 g Q g 5 0 5 O 5 0 g Q g

геры 6 и 12, а триггер 7 переключаетс в единичное состо ние. По переднему фронту сигнала с пр мого выхода триггера 7 триггер 9 устанавливаетс в единичное состо ние, уровень логической единицы которого, воздейству на элемент ИЛИ 18, записывает выходное состо ние счетчика 16 импульсов в регистр 19. Одновременно сигнал высокого уровн с выхода элемента ИЛИ 18 по нулевому входу устанавливает триггер 4 в нулевое состо ние и устройство переходит в исходное состо ние . В этом случае выходы 22-24 информационный шины предст авлены кодом JOO, а на выходе 25 фиксируетс код числа, пропорциональный разности между длительностью входного сигнала и длительностью нормированного сигнала, определ емого кодом программировани по шине. 21.Hera 6 and 12, and the trigger 7 switches to one state. On the leading edge of the signal from the direct output of the trigger 7, the trigger 9 is set to one, the level of the logical unit of which, acting on the element OR 18, writes the output state of the counter 16 pulses to the register 19. At the same time, the high level signal from the output of the element OR 18 to the zero input sets the trigger 4 to the zero state and the device goes to the initial state. In this case, information bus outputs 22-24 are represented by a JOO code, and output 25 records a code of a number proportional to the difference between the duration of the input signal and the duration of the normalized signal defined by the bus programming code. 21.

Установка устройства в исходное состо ние производитс сигналом Сброс по шине 20 перед началом приема входной информации и после каждого очередного съема данньпс с информационной шины, т.е. шина 20 вл етс программно управл емой.The device is reset to its initial state by a signal. Resetting on bus 20 before starting to receive input information and after each successive removal of data from the information bus, i.e. bus 20 is software controlled.

Claims

Invention Formula

A device for generating a time interval containing a clock pulse generator, pulse driver, first and second elements AND, first, second, third, fourth triggers, first pulse counter, OR element, clock generator output connected to the first input of the first element AND, first output the pulse driver is connected to the S input of the first trigger, and the second pulse driver output is connected to the C input of the third trigger, characterized in that, in order to extend the range of formation of the timelines Pervals, the fifth to ninth triggers are entered into it, the second pulse counter, a digital comparator, a register, the output of the OR element is connected to the register recording input and the R input of the first trigger, the direct output of which is connected to the first input of the digital comparator, the second input the first element And and, D-input of the second trigger, the inverse output of which is connected to the Yu-input of the third trigger and the first input

713

The second element And, the second input of which is connected to the inverse of the first & third trigger, and the direct output of the second trigger is connected to the D-inputs of the fourth and sixth trigger and the second input of the digital comparator, the first output of which is connected to the D-BXO- house of the seventh trigger, The second output of the digital comparator is connected to the D-input of the eighth trigger, and the third output is connected to the C-inputs of the second and fifth triggers and the D-input of the ninth trigger, the output of the ninth trigger is connected to the first input of the OR element, the second input of which is connected to R - entrance and seventh, eighth and ninth flip-flops, third and fourth inputs of the OR gate connected to outputs of the fifth and sixth flip-flops, wherein

right my fourth trigger so8

dinene with the synchronization input of the sixth trigger, and the synchronization input of the fourth trigger is connected to the synchronization inputs of the third and ninth triggers, the zero output of the first trigger is connected to the zero inputs of the first pulse counter, the second - sixth triggers, the third input of the digital comparator is connected to the output of the first pulse counter, the recording input of which is connected to the output of the first element I and the recording input of the second pulse counter, the zero input of which is connected to the output of the second element I, the direct output of the third the trigger is connected to the fourth input of the digital comparator and the input of the fifth trigger, while the output of the second pulse counter is connected to the input

register.

Editor A. Lezhnin

Compiled by I. Mazurov Tehred L. Serdyukova

Order 5576/56 Circulation 900 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production and printing company, R. Uzhgorod, st. Project, 4

Corrector. V. Girch to