SU1343554A1

SU1343554A1 - Serial-to-parallel code convertr

Info

Publication number: SU1343554A1
Application number: SU853961125A
Authority: SU
Inventors: Юрий Демьянович Кунев
Original assignee: Предприятие П/Я А-7460
Priority date: 1985-10-04
Filing date: 1985-10-04
Publication date: 1987-10-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может найти применение в системах передачи данных по цифровым каналам дл преобразовани последовательного кода в параллельный. Цель изобретени - повышение надежности устройства дл преобразовани последовательного кода в параллельный. Устройство содержит регистр 1 сдвига, элемент 2 И, генератор 3 тактовых импульсов , информационный вход 4, стро- бирующий вход 5, выход 6 опшбки.1 ил. 6 а (Л л+/ А 00 4 со ел ел NUThe invention relates to automation and computing and can be used in digital data transmission systems for converting serial code into parallel. The purpose of the invention is to increase the reliability of a device for converting a serial code into a parallel one. The device contains a shift register 1, element 2 And, a generator of 3 clock pulses, information input 4, a building input 5, output 6 opshbki.1 Il. 6 a (L L + / A 00 4 co-eaten NU

Description

1one

Изобретение относитс к автоматике и вычислительной технике и может найти применение в системах передачи данных по цифровым каналам дл преобразовани последовательног кода в параллельный.The invention relates to automation and computing and can be used in digital data transmission systems for converting sequential code into parallel.

Цель изобретени - повьшение надежности устройства дл преобразовани последовательного кода в параллельный .The purpose of the invention is to increase the reliability of the device for converting a serial code into a parallel one.

На чертеже представлена функциональна схема устройстваThe drawing shows the functional diagram of the device

Устройство дл преобразовани последовательного кода в параллельный содержит регистр 1 сдвига, элемент И 2, генератор 3 тактовых импульсов , информационный 4 и строби- рующий 5 входы,выход 6 ошибки.A device for converting a serial code into a parallel one contains a shift register 1, an AND 2 element, a clock generator 3, information 4 and gate 5 inputs, error output 6.

Устройство дл преобразовани последовательного кода в параллельный работает следуюпц1М образом.A device for converting a serial code into a parallel one works in the following manner.

На вход 5 поступает сигнал, который записывает 1 в первый разр д регистра 1, а в остальные разр ды О. Установка (п+2)-го р азр да в исходное состо ние открывает элемент И 2. По мере поступлени кодовых импульсов на вход 4 регистр 1 осуществл ет прием поступающей информации . В случае приема ожидаемых п разр дов последовательного кода без сбо в (n+l)-M и (п+2)-м разр дах регистра 1 окажетс записанным код 10. По вление указанной комбинаций свидетельствует об окончании преобразовани последовательного кода в параллельный и сопровождаетс Input 5 receives a signal that writes 1 to the first digit of register 1, and to the remaining bits of O. Setting the (n + 2) -th bit to the initial state opens element II 2. As the code pulses enter the input 4, register 1 receives incoming information. In the case of receiving the expected n bits of the serial code without a break in (n + l) -M and (n + 2) -th bits of register 1, the recorded code 10 will appear. The appearance of the indicated combination indicates that the conversion of the serial code into parallel ends and is accompanied by

Редактор П.Гереши Заказ 4836/56Editor P.Geershi Order 4836/56

Составитель А.Авдеев Техред М.ДидыкCompiled by A. Avdeev Tehred M. Didyk

Корректор Corrector

Тираж 901ПодписноеCirculation 901 Subscription

ВНИИПИ Государстве нного комитета СССРVNIIPI State Committee of the USSR

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4

00

5five

00

5five

выдачей сигнала Конец кодовой комбинации с (п+1)-го разр да регистра.signal output End of the code combination with (n + 1) -th bit of the register.

в процессе сдвига I , предварительно записанной в первый разр д регистра I, в последнем происходит сбой, комбинаци 1 о в (п+1)-м и ()-м разр дах регистра по вл етс преждевременно и формирует ложный сигнал Конец кодовой комбинации . При этом генератор 3 продолжает вырабатывать тактовые импульсы, которые осуществл ют сдвиг информации в регистре 1, по вл етс в (п+2)-м разр де регистра 1 и формируетс сигнал Брак, который поступает на выход 6 и закрывает элемент И 2j запреща прием информации с входа 4.during shift I prerecorded in the first bit of register I, the last one fails, the combination of 1 in the (n + 1) and ()) bits of the register appears premature and generates a false signal. The end of the code combination. In this case, generator 3 continues to generate clock pulses, which shift information in register 1, appears in the (n + 2) -th bit of register 1, and a Scrap signal is generated, which arrives at output 6 and closes the reception bar information from entry 4.

Claims

Invention Formula

A device for converting a serial code into a parallel one, containing an AND element, the first input of which is the information input of the device, and the output is connected to the information input of the shift register and the input of the clock generator, the output of which is connected to the clock input of the shift register, the installation input of which is gating the input of the device, characterized in that, in order to increase the reliability of the device, an additional leading bit is introduced into the shift register, the output of which is connected to the second input m and AND gate is the output of the error.

Proofreader M.Sharoshi