SU1300642A1 - Преобразователь кода - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование в устройствах обработки информации позвол ет упростить преобразователь путем регул ризации его структуры. Преобразователь кода содержит ступр- ни 2 с элементами И-НЕ. Объединение последних в модули 1 по две группы в каждом и соответствующие соединени  модулей обеспечивают упрощение .преобразовател . 2 ил., I табл. Л С О) 4 Ю

Description

1 13

Изобретение относитс  к вычислительной технике и может быть исполь- золано в устройствах обработки информации .

Цель изобретени  - упрощение преобразовател  путем регул ризации его структуры.

На фиг.1 изображена блок-схема преобразовател  кода; на фиг.2 - функциональна  схема модул  этого преобразовател .

Преобразователь кода выполнен на модул х . 1, размещенных в  русах 2. На фиг.1 обозначены информационные входы 3, старший информационный вход 4, управл ющий вход 5 и выходы 6. Модуль 1 выполнен (фиг,2) на первой и второй группах 7 и 8 элементов И-НЕ 9. На фиг.2 обозначены информационные входы 10, управл ющий вход I1 и выходы I2.

Число элементов И-НЕ 9 в каждой

П -

где Hj группе 7 и 8 равно 2 число информационных входов модул  в J-M  русе 2. Выход i-ro элемента И-НЕ 9 первой группы 7 соединен со входами всех элементов И-НЕ 9 второй группы 8, номера которых лежат в интервале от до i, где m - чис

ло подр д идущих нулей (до первой справа единицы) в младших разр дах двоичного кода, соответствующего данному номеру i (фиг.2).

Число  русов 2 равно К. В J-M  русе содержитс  ( ) моду лей 1, число п. информационных входо которых в разных  русах 2 может быть неодинаковым.

Преобразователь кода работает следующим образом.

Каждый модуль 1 работает в соответствии с таблицей истинности, где через X обозначено произвольное значение сигнала на данном входе. В качестве примера на фиг.2 и в таблице истинности представлен модуль 1 с числом информационных входов .

XXX О

0000

00000000 00000000

Продолжение таблицы

0

5

0

5

0

5

0

5

в соответствии с этой таблицей при подаче нулевых сигналов на управл ющий и nj-й информационный входы модул  1 на всех его выходах будут нулевые сигналы. Если на управл ющем входе единичный, а на п.-м информационном входе - нулевой сигналы, то на соответствующих выходах модул  1 по вл ютс  единичные сигналы, число которых равно числовому значению двоичного кода на его информационных входах с первого по (п.-1)-й. При единичном сигнале на nj-м информаци- онном входе модул  1, независимо от сигналов на других его входах, на всех выходах этого модул  1 будут единичные сигналы.

В результате совместной работы всех модулей 1 на выходах 6 с первого (верхний на фиг.1) до S-ro, где S - число, выргшенное двоичным кодом на входах 3, будут единичные сигналы, а на остальных - нулевые.

Анализ показывает, что по сравнению с обычным построением преобразовател  двоичного кода в единичный на дешифраторе, из элементов И, выходы которого подключены к соответствующим элементам ИЛИ, выход каждого из которых соединен со входом предьщу- щего, в рассматриваемом преобразователе содержитс  меньшее число логических элементов. Регул рность же структуры позвол ет наращивать  рус- ность преобразовател  дл  кодов с большим числом разр дов. Построен-- ные на основе рассматриваемого преобразовател  кода функциональные преобразователи обладают высокой линейностью характеристики.

31300

Claims (1)

1. Формула изобретени  Преобразователь кода, содержащий в в К ступен х элементы И-НЕ, отличающийс  тем, что, с целью упрощени  преобразовател  путем регул ризации его структуры, элементы И-iiE каждой ступени объединены в модули, каждый из которых включает в себ  первую и вторую группы по 2 J- элементов И-НЕ.кажда , где п . - число информационных входов модул  в j-м  русе, ,Kl, выход i-ro, где ie l,nj , элемента И-НЕ первой группы в каждом модуле подключен к входам элементов И-НЕ второй группы с ()-ro по i-й, где га - число подр д идущих нулей в младших разр дах двоичного кода номера i, входы элементов И-НЕ первой группы модул , двоичные коды номеров которых содер- жат единицу в разр де с весом 2 , где 1 С 1, п -ll, объединены и  вл ютс  f-M информационным входом модул , вход ( )-го элемента И-НЕ

   V

   Составитель О.Ревинский Редактор И.Сегл ник Техред А.Кравчук

   первой группы модул   вл етс  п.-м информационным входом модул , п.-е входы элементов И-НЕ первой группы объединены и  вл ютс  управл ющим входом модул  ,1 выходы элементов И-НЕ второй группы  вл ютс  соответствующими выходами модул , управл ющие входы первых модулей каждой ступени объединены и  вл ютс  управл ющим входом преобразовател , информационные входы с первого по ()-й всех модулей j-й ступени соответственно объединены и  вл ютс  (K-j)-ми информационными иходами преобразовател , п.-и вход модул  первой ступени  вл етс  ( )-м информационным входом преобразовател , i-й выход Р-го модул  j-й ступени, кроме К-й, подключен к Hj-му информационному входу (Р-1)-2 +il-ro и управл ющему входу (Р-1)- модулей (j + )-fi ступени, выходы модулей Ступени ;  вл ютс  соответствующими выходами преобразовател .

   Корректор И.Муска

   Заказ 1160/56 Тираж 902Подписное

   ВНИИПИ Государственного комитета СССР

   по дела изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4