SU1285395A1

SU1285395A1 - Устройство дл измерени разности периодов двух электрических сигналов

Info

Publication number: SU1285395A1
Application number: SU853920447A
Authority: SU
Inventors: Владимир Александрович Карелин
Original assignee: Предприятие П/Я В-2203
Priority date: 1985-05-11
Filing date: 1985-05-11
Publication date: 1987-01-23

Abstract

Изобретение относитс к измерительной технике и может быть использовано при построении прецизионных измерителей частоты и устройств дп сравнени шкал времени. Цель изобретени - повышение точности измерени . Дп достижени поставленной цели в устройство, содержащее формирователь 4 временных интервалов, делители 1,2 частоты, блок 11 регистрации , выполненный в виде вычислител 12 и индикатора 13, введены D- триггер 5, счетчик 8, накапливающий сумматор 10, формирователь 3 кванти- рующих импульсов, формирователь 6 времени регистрации, вентиль 7 и кодовый компаратор 9. Устройство позвол ет либо существенно снизить среднеквадратическую погрешность измерени при неизменном времени измерени , либо достичь требуемую точность измерени за существенно меньшее врем . В описании изобретени также указан другой вариант исполнени вычислител 2 блока 1J регистрации . 13. п.ф-лы, 3 ил. с (Л с:

Description

ND

00

сл

оо

сл

Фцг.1

и

Код(н-1)

fO

.-20

25

11285395

Изобретение относитс к измериельной технике и может быть испольовано при построении прецизионных змерителей частоты и устройств дл сравнени шкал времени.

Цель изобретени - повышение точости измерени разности.периодов.

На фиг.1 представлена блок-схема стройства; на фиг.2 - временные .диаграммы; на фиг. 3 - блок-схема выислител .

Устройство (фиг.) содержит первый и второй делители 1 и 2 частоты, ормирователь 3 квантующих импульсов, ормирователь 4 временных интервалов, -триггер 5, формирователь 6 времени регистрации, вентиль 7, счетчик 8, кодовый компаратор 9, накапливающий сумматор 10, блок 11 регистрации,выполненный в виде последовательно сое диненных вычислител V2 и индикатора 13.

ходы эталонной и измер емой частот соответственно через пе.рвЫй и второй деители 1 и 2 частоты соединены с входами ормировател 4 временных интервалов, Выход формирова тел 4 временных интервалов через последовательно соединенные D-триггер 5у:Счетчик 8 и накапливащий сумматор 10 соединен с информационным входом блока 11 регистрации, установочный вход которого подключен к чет- вертбму кодовому входу устройства. Пер-. вый кодовый вход устройства соединен с вторым входом кодового компаратора 91, первый вход которого подключен к вы- ходу счетчика 8, а выход соединен с управл ющим входом первого и второго делителей 1 и 2 частоты, формировател 6 времени регистрации и блока 11 регистрации. Сигнальный вход формировател 6 времени регист- - рации подсоединен к входу первого делител 1 частоты и к входу формировател 3 квантующих импульсов, а выход соединен с входом синхронизации записи счетчика 8 и входом начальной установки накапливающего сумматора 10, Вход синхронизации накапливающего сумматора 10 соединен с выходом вентил 7, первьй вход которого соединен с выходом формировател 3 квантующих импульсов и с входом синхронизации D-триггер а 5,° а второй вход соединен с выходом D- триггера 5. Второй и третий кодовые входы устройства соединены соответственно с установочными входами дели .х и

Ю

35

40

45

50

55

fO

20

25

85395

, ,

. - 2

тел 1 частоты и блока 11 регистрации . Вычислитель 12 блока 11 регистрации содержит (фиг.З) блок 14 вычитани , последовательно соединенные первый умножитель 15, вторым входом которого вл етс вход кода 6, и делитель 16, последовательно соединенные сумматор 17, второй 18,третий 19 и четвертый 20 умножители. Выход четвертого умножител 20 соединен с вторым входом делител 16, вы- .ход которого вл етс выходом вычислител , при этом первые входы блока 14 вычитани и сумматора 17 объеди- иены и вл ютс входом кода 1.Вторые входы блока 14 вычитани , сумматора 17 и третьего умножител 19 объединены и вл ютс входом кода N. Выход блока 14 вычитани соединён с вторым входом второго умножител 18. Вторым входом четвертого умножител вл етс вход кода К. Информационным входом вычислител вл етс первый вход первого умножител 15.

Устройство работает следующим образом .

В исходном состо нии на второй вход кодового компаратора 9 и установочные входы делител 1 частоты и счетчика 8 подаютс соответственно кодь чисел: (N-1); К/2; - (N-1). На выходе счетчика 8 установлен код (N-1), который подаетс на первый вход кодового компаратора 9. Совпадение кодов на первом и втором входах кодового компаратора 9 формирует на выходе последнего потенциал нулевого уровн (фиг.2,ж), который, поступа на управл ющие входы делителей 1 и 2 частоты, устанавливает и удерживает их соответственно в состо ни х к/2 и О. При этом импульсы эталонной fg и измер емой

Ю

35

40

45

50

г, частот, поступа на соответствующие делители 1 и 2 частоты, не измен ют их состо ний и импульсы с периодами следовани Т и Тщ не посту-

55

пают на входы формировател 4 временных интервалов. На выходе формировател 4 временных интервалов сохран етс потенциал нулевого уровн , который через D-триггер 5, синхронизи- руемьй квантующими импульсами, поступает на второй вход вентил 7, запреща тем самым проход квантующих импульсов на вход синхронизации накапливающего сумматора 10. Через временной интервал fp (фиг. 2,ж) , формируемый формирователем 6 времени регистрации , на выходе последнего вы- рабатьшаетс импульс (фиг.2,в), который обнул ет пам ть накапливающего сумматора 10 и переписывает код - (N-1) входа установки счетчика 8 на его выход. При этом равенство кодов на входах кодового компаратора 9 нарушаетс и на его выходе формируетс потенциал единичного уровн (фиг. 2,ж), разрешающий работу делителей 1 и 2 частоты. Делители 1 и 2 частоты осуществл ют деление импульсов f и и с коэффициентом пересчета

К, формиру на своих выходах импуль- 15 на входе синхронизации накапливаюсь с периодом следовани соответственно Т

Э1

- КТз , Т J

KTj, (фиг.2,

щего сумматора 10 в течение интервала времени At(i 1,2,...,N). Следовательно , после окончани i-ro импульса At в накапливающем суммато

г,д). При этом временной интервал лt между первыми импульсами на выходе первого и второго делителей 1 20 ре 10 фиксируетс код числа а|, рав- и 2 частоты примерно равен Т, ного

так как первый делитель 1 частоты начинает работать, наход сь в состо нии к/2, а второй делитель 2 частоты - наход сь в состо U

25

а; tl (2J-N-1), (1)

J-i

при i N, т.е. на момент окбнчани г времени измерени Т. ,

НИИ О

КТ + КйТ

Импульсы Т КТ

при i N, т.е. на момент окбнчани времени измерени Т. ,

к

а„ 7 At(2i-N-l). (2) Ul

(фиг.2,г,д) d

выхрдов соответственно первого делител 1 частоты и второго де- ЗО лител 2 частоты поступают на входы формировател 4 временных интервалов , на выходе которого вырабатываетс импульс единичного уровн длительностью ut: At, + КАТ (i-1). эс/, , ч

, ,., „ . -э- потенциал (фиг.А,ж), устанавливаю- где 1 1,2,... ,N. Импульсы At пос- „ х-±- /

После окончани импульса At на выходе счетчика 8 формируетс код, равный (N-1), который, поступа на первый вход кодового коммутатора 9, устанавливает на его выходе нулевой

тупают на информационный вход D-триг- гера 5, на выходе которого вырабатываютс импульсы Atj . фронты импульсов At формируютс ближайшими к фронтам At квантующими импульсами благодар синхронизации

D-триггера 5 сигналами с выхода формировател 3 квантующих импульсов.

40

щий и удерживающий делители I и 2 . частоты соответственно в состо ни х к/2 и О, разрешающий работу формировател 6 времени регистрации и переписывающий в блок 11 регистрации код числа ац с выхода накапливающего сумматора 10. В блоке 11 регистрации осуществл етс умножение в вычислителе 12 в соответствии с

Такое формирование At, позвол ет 45 ТV

- его структурной схемой (фиг.З) чиссинхронизировать работу накапливаю-vsyni.j/

Щего сумматора 10 и счетчика 8, на счетный вход которого подаютс имла а,. на нормализующий коэффициент 6KN(), код которого поступает с четвертого кодового входа устройства , дл получени численного значени Д Т , т.е. N

пульсы At. Импульс ut,- поступает на второй вход вентил 7 и разреша- ет на врем At проход квантующих импульсов на вход синхронизации накапливающего сумматора 10; На информационном входе накапливающего сумматора 10 действует код числа - (N-1) + 2 (i-1). поскольку импульсы

одновременно поступают на суммирующий счетный вход счетчика 8, который срабатывает по заднему фронту

импульса ДС, обеспечива тем самым задержку (i-1), так как во врем действи i-ro импульса дсГ на информационном входе накапливающего сумматора 10 приложен код, установленный после окончани (i-l)-ro импульса (увеличение состо ни счетчика 8 на 2 по каждому импульсу .At i обеспечиваетс подачей этих импульсов на счетный вход второго разр да счётчика В, т.е. разр да, соответствующего 2). Код числа (N - - 1)+2 (i-1) суммируетс по каждому квантующему импульсу, действующему

щего сумматора 10 в течение интервала времени At(i 1,2,...,N). Следовательно , после окончани i-ro импульса At в накапливающем сумматоре 10 фиксируетс код числа а|, рав- ного

а; tl (2J-N-1), (1)

J-i

к

а„ 7 At(2i-N-l). (2) Ul

/, , ч

потенциал (фиг.А,ж), устанавливаю- „ х-±- /

ТV

vsyni.j/

ла а,. на нормализующий коэффициент 6KN(), код которого поступает с четвертого кодового входа устройства , дл получени численного значени Д Т , т.е. N

(3)

дт

At (2i-N-l) KN()

После формировани формирователем 6 времени регистрации запускающего импульса (фиг,2,в) цикл измерени повтор етс .

Определим оптимальный алгоритм обработки фазовых отсчетов (временных интервалов .At) по критерию минимума среднего квадрата ошибки, С этой целью запишем значение At,- в виде очевидного соотношени

At;

At,

х,К4Т,

(4)

где Х| 0,1,2,.,., N-1.

XV

Уравнение (4) относитс к управле

ки м лшнейной регрессии (3). Известно , что наилучшей оценкой 4Т (в . смысле минимума среднего квадрата ошибки) величины 4Т по измеренным значени м At вл етс оценка, полученна по методу наименьших квадратов (МНК). Согласно этому методу дл оценки ДТ можно записать фор

в виде

N

мулу (3)

N71Д t Xi -Г X;

-JZi-LlJrL-ljZi-1

ФГх - (tx,)

ДТ

(

(-1

1-1

Учитыва , что х :,, -. целые числа от О до (N-1) и использу выражени дл суммы последовательностей целых чисел и суммы последовательностей квадратов целых чисел,, .получим

N

ЛТ

2g:()tt

)

N

6 gl (2i-N-l) Ati

Щы)

(6)

Следовательно, предлагаемое устройство реализует оптимальный по критерию минимума среднего квадрата ошибки алгоритм измерени частоты по фазовым отсчетам сигнала.

Дисперсию погрешности ) определим , полага статистическую не- зависимость.случайньЬс погрешностей

if

(7)

шЩ1а-Ц1-)

)

о , ,

где Vg - дисперси случайной погрешности Ai..

Среднеквадратическую погрешность получим из (7)

б-(йт) И&о/к VN(№-I). (8)

Вьшгрьш в точности по сравнению с известным устройством определим, сравнива выражени (8) и (3),

. J.a. Ji.a.

jj joVta41 .

R J -J2HINJ-11 .. (9) о , . V с /м 14 J

12(N-1)

Т.е. при выигрьш в точности весьма значительный. Например, при

Таким образом, предлагаемое устройство позвол ет либо существенно снизить среднеквадратическую погрешность измерени при одинаковом с из- вестньм способом времени измерени , либо достичь требуемую точность измерени за существенно меньшее врем по сравнению с известным способом.

Claims

1. Устройство измерени разности периодов двух электрических сигналов, содержащее формирователь временных нтервалов, первый и второй входы которого через первый и второй делители частоты соединены с соответствующими входами устройства, и блок регистрации, выполненный в виде поседовательно соединенньпс вычислите и индикатора, отличающее- с тем, что, с целью повьш1ени точности измерени , в него дополнительно введены последовательно соединенные D-триггер, счетчик и накапливающий сумматор, формирователь квантующих импульсов, формирователь времени регистрации, вентиль и кодовый компаратор , первый вход которого соединен

с выходом счетчика, второй вход подключен к первому кодовому входу устройства , а выход соединен с управ- л кнцйми входами блока регистрации, первого и второго делителей частоты

и формировател времени регистрации, второй вход которого соединен с входами формировател квантук цих импульсов и первого делител частоты, а выход подсоединен к входу синхронизации записи счетчика и к входу начальной установки накапливающего сумматора , выход которого подключен к информационному входу блока регистрации , а второй вход синхронизации

соединен с выходом вентил , первый вход которого соединен с выходом формировател квантуннцих импульсов и с входом синхронизации D-триггера,информационный вход которого подсоединен к выходу формировател временных интервалов, а выход D-триггера соединен с вторым входом вентил , при ЭТОМ второй, третий и четвертый кодовые входы устройства подключены со- ответственно к установочным входам первого делител частоты, счетчика и блока регистрации.

2. Устройство по п.1, о т л и - чающеес тем, что вычислитель блока регистрации содержит блок вычитани , по еледовательно соединен- ные первый умножитель, вторым входом

которого вл етс код числа 6, и де- 15 фициент делени , а информационным

литель, последовательно соединенные сумматор, второй, третий и четвертый

Гз

1Ш1ШШШШ 1ЩД1и1ДШИ1П11И1М111и{1111 .t

sm

lll ||||||||||IHIIIIHHUtllllll,IIHIIIIIlllllllllliU LiiUt

умножители, выход четвертого умножител соединен с вторым входом делител , выход которого вл етс выходом вычислител , при этом первые входы блока вычитани и сумматора объединены и вл ютс входом кода числа 1, вторые входы блока вьпттани , сумматора и третьего умножител объединены и вл ютс входом кода числа N, где N - число измерений, выход блока вычитани соединен с вторым входом второго умножител , вторым входом четвертого умножител вл етс вход кода числа К, где К - коэфвходом вычислител вл етс первый вход первого умножител .

1м (

i-l

I

KlifH -l}

V

л