SU1282122A1

SU1282122A1 - Микропрограммное устройство управлени

Info

Publication number: SU1282122A1
Application number: SU853931805A
Authority: SU
Inventors: Григорий Николаевич Тимонькин; Виктор Александрович Малахов; Вячеслав Сергеевич Харченко; Николай Петрович Благодарный; Сергей Николаевич Ткаченко
Priority date: 1985-07-16
Filing date: 1985-07-16
Publication date: 1987-01-07

Abstract

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при проектировании высокоэкономичных устройств управлени . Цель изобретени - уменьшение объема оборудовани . Устройство содержит блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, три коммутатора, три элемента И, три элемента ИЛИ, триггер пуска, мультиплексор логических условий и генератор тактовых импульсов. Введение двух коммутаторов , трех элементов И и трех элементов ИЛИ обеспечивает достижение цели. 1 ил.

Description

N5

00

tc ю

10

15

20

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при проектировании высокоэкономичных устройств управлени .

Цель изобретени - уменьшение объема оборудовани устройства.

На чертеже показана функциональна схема микропрограммного устройства управлени .

Устройство содержит блок 1 пам ти микрокоманд с выходом 1, старшихразр дов адреса,выходом Ij младшихразр дов адреса,выходом Ij многофункциональных разр дов, выходном 1 кода операционной части микрокоманд, выходом 1 признака микрокоманды ветвлени , регистр 2 адреса, регистр 3 микрокоманд , триггер 4 пуска, генератор 5 тактовых импульсов, мультиплексор 6 логических условий, коммутаторы 7-9, элементы И 10-12, элементы ИЛИ 13-15, выход 16 признака конца операции устройства , выход 17 признака концаработы устройства,выход 18кода операцииустройства , вход 19 логических условий устройства , вход 20 пуска устройства, выход 21 микроопераций устройства.

Сущность изобретени состоит в уменьшении объема оборудовани блока пам ти микрокоманд и микропрограммного устройства управлени в целом путем размещени информации о провер емых логических услови х в поле адреса микрокоманд и исключени из формата микрокоманд пол логических условий.

Суть ДИСЩ1ПЛИНЫ функционировани , реализуемой в предлагаемом устройстве , состоит в следук цем. ,

В известных аналогах формат микрокоманд определ етс выражением

К; У, А, Х,

у - поле микроопераций;

Представим поле А в следующем вид А А А,р А, ,

где - знак операции конкатенации.

В предпагаемом устройстве значение кода в поле А, используетс многофункционально: при oL 1 Aj.p X при об 0, ACJ, , , где X - код . провер емого логического услови , АСП; - код средней части адреса сле- .дующей микрокоманды.

При этом адрес очередной микрокоманды , записываемой в регистр адреса определ етс следующим образом: если об 1, X,;j О, то

Aj ACT.-..XAMA;-,J

если об 1, X;; 1, то

А; .Ua;.,,.:,; если об О, то

А A,,.,,.J

.АГЛ;.,,.З Ы А

i-,

Ci ,-(

мл ,--1

30

мд,.г ACT;.J

35

40

где

снимаемые с соответств ющих выходов блока пам ти микрокоманд; значени код

АМА,-- Acr.-.j, хран щиес в регистре адр са при форми вании (-2)микрокоманды номер логиче кого услови провер емого после вьтолн ни i-й микр команды.

Предлагаемое микропрограммное ус ройство управлени работает в режи Г

А„45 мах реализации линейных микрокоманд

А - поле адреса следующей микро- / , п v i u uwdn/ К-ПМЯНП1,. t i Л реализации микрокоманды ,

X - поле кода провер емого логического услови .

Дл предлагаемого устройства формат микрокоманд определ етс выражением

М У, A,5i ,

где 66 - метка, определ ема выражением

50

команды ветвлени (ы 1, X,-; 0) , реализации микрокоманды ветвлени ( 1, X;j 1).

В исходном положении регистры 2 и 3, триггер 4 наход тс в нулевом состо нии (цепи установки схемы в исходное состо ние не показаны). 55 В разр де регистра 3, соответствующем микрооперации Конец команды устройства,записана единица, и на выходе 16 присутствует высокий уровень сигнала.

oi

1 - если микрокоманда вл етс

микрокомандой ветвлени , .О-в противном случае.

Представим поле А в следующем виде. А А А,р А, ,

где - знак операции конкатенации.

В предпагаемом устройстве значение кода в поле А, используетс многофункционально: при oL 1 Aj.p X, при об 0, ACJ, , , где X - код . провер емого логического услови , АСП; - код средней части адреса сле- .дующей микрокоманды.

При этом адрес очередной микрокоманды , записываемой в регистр адреса, определ етс следующим образом: если об 1, X,;j О, то

Aj ACT.-..XAMA;-,J

если об 1, X;; 1, то

А; .Ua;.,,.:,; если об О, то

А A,,.,,.J

.АГЛ;.,,.З Ы А

i-,

Ci ,-(

мл ,--1,

0

мд,.г ACT;.J

5

0

снимаемые с соответствующих выходов блока пам ти микрокоманд; значени кодов

АМА,-- Acr.-.j, хран щиес в регистре адреса при формировании (-2)й микрокоманды; номер логического услови , провер емого после вьтолне- ни i-й микрокоманды .

Предлагаемое микропрограммное устройство управлени работает в режи Г

/ , п v i u uwdn/ t i Л реализации микро0

В исходном положении регистры 2 и 3, триггер 4 наход тс в нулевом состо нии (цепи установки схемы в исходное состо ние не показаны). 5 В разр де регистра 3, соответствующем микрооперации Конец команды устройства,записана единица, и на выходе 16 присутствует высокий уровень сигнала.

3

Код операции с входа 18 устройства через коммутаторы 7-9 поступает на информационные входы регистра 2, Работа устройства начинаетс с подачи сигнала Пуск на вход 20 устрой- ства. При этом триггер 4 переходит в единичное состо ние и включает генератор 5 тактовых импульсов.- Сигнал , проходит через элемент И 11, элементы ИЛИ 14 и 15 и поступает на входы С,- С регистра 2 адреса. При этом в регистр 2 адреса с информационных входов записьшаетс адрес первой микрокоманды микропрограммы.

Далее работу устройства целесооб- разно рассматривать по режимам.

Первьй режим. После записи в регистр 2 адреса первой микрокоманды, ее код выбираетс из блока 1 пам ти и поступает на выходы l. По сиг налу с выхода генератора 5 код операционной части микрокоманды поступает в регистр 3. С выхода регистра 3 код операционной части микрокоманды поступает на выход 21 уст- ройства. Так как дл первого режима об О, то адрес очередной микрокоманды формируетс следующим образом . На информационные входы регистра 2 адреса через коммутаторы 7-9 поступают коды А , А. и A, соответственно с выходов 1,- 1 блока 1 пам ти. Так как на управл ющих входах С, - С 5 присутствуют единичные сигналы, то адрес А; очередной микро команды определ етс выражением

А| АС,;.,АСР;,,-., ,

где - знак конкатенащш.

Второй режим. Устройство формиру- ет микрокоманды ветвлени ( о& 1), и значение провер емого логического услови равно единице (Х 1). Формирование адреса очередной микрокоманды осуществл етс следующим обра- зом. Сигнал с выхода 1у блока 1 пам ти через элемент ИЛИ 13 закрывает по управл ющему входу элемент И 1 а сигнал с выхода мультиплексора 6 закрывает по управл ющему входу зле- мента И 10 и открывает элемент- И 1

При поступлении импульса t, с генератора 5 управл кщий сигнал по вл етс только на управл кнцем входе С t При этом адрес очередной микрокоман- ды в регистре 2 адреса А; определ етс выражением

А; А„.,АСР;,А,;, ,

224

Выдача операционной части микрокоманды на выход 21 устройства осуществл етс аналогично описанному алгоритму .

Третий режим. Устройство формирует микрокоманду ветвлени (ot 1) и значение провер емого логического

услови равно нулю (Х 0). 1

В этом режиме сигнал на выходе

мультиплексора 6 отсутствует. При поступлении сигнала t, с выхода генератора на управл ющем входе С, по вл етс единичный сигнал. Адрес А; очередной микрокоманды при этом оп- редеЛ етс выражением

А: А

ст;

А

А,

,, ср;-, ,-г .

Формирование и выдача на выход 21 операционной части микрокоманды осуществл етс аналогично описанному алгоритму работы устройства.

формула изобретени

Микропрограммное устройство управлени , содержащее блок пам ти микрокоманд , регистр микрокоманд, регистр адреса, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, первый коммутатор , выход которого соединен со старшими разр дами информационного входа регистра адреса, выход которого соединен с адресным входом блока пам ти микрокоманд, выходы пол старших разр дов адреса микрокоманды и пол операционной части микрокома}#ды которого соединены соответственно с первым информационным входом первого коммутатора и информационным входом регистра микрокоманд, выход микроопераций которого вл етс выходом устройства, выходы признака конца работы и признака конца операции регистра микрокоманд соединены соответственно с входом установки в О триггера пуска и управл ющим входом первого коммутатора, выход пол ло-. гических условий регистра микрокоманд соединен с управл ющим входом мультиплексора логических условий, вход запуска устройства соединен с входом установки в 1 триггера пуска , пр мой выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом записи регистра микрокоманд , отличающеес тем.

что, с целью сокращени объема оборудовани , оно содержит второй и третий коммутаторы, с первого по третий элементы И, с первого по третий элементы ИЛИ, причем выход пол младших разр дов адреса блока пам ти микрокоманд соединен с первым информационным входом второго коммутатора , выход которого соединен с младшими разр дами информационного входа адреса регистра адреса, выход пол средних разр дов адреса блока пам ти микрокоманд соединен с первым входом второго коммутатора, выход которого соединен с остальньми раз - р дами информационного входа регистра адреса, выход пол признака микрокоманды ветвлени блока пам ти микрокоманд соединен со стробирукнцим входом мультигшексора с инверсным fexo- дом первого элемента ИЛИ, выход признака конца работы регистра микрокоманд соединён с управл ющими входами второго и третьего коммутаторов и пр мым входом первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого соединен с первьи и вхо- дами второго и третьего элементов

ИЛИ и первым входом записи регистра адреса, второй выход генератора тактовых импульсов соединен с первым входом второго, вторым входом первого и пр мым входом третьего элементов И, выходы второго и третьего элементов И соединены с вторыми входами третьего и второго элементов ИЛИ соответственно, выходы которых соединены соответственно с вторым

и третьим входами записи регистра адреса, вход логических условий устройства соединен с информационным входом мультиплексора логических условий , выход которого соединен с инверсным входом третьего и пр мым входом второго элементов ИЛИ, входы логических условий устройства поразр дно соединены с вторыми информационными входами первого, второго и

третьего коммутаторов соответственно.

Claims

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, первый коммутатор, выход которого соединен со старшими разрядами информационного входа регистра адреса, выход которого соединен с адресным входом блока памяти микрокоманд, выходы поля старших ^А· ~ Acli-^Acp;., * Α_{ΜΛίч }}где 4 - знак конкатенации.

Второй режим. Устройство формирует микрокоманды ветвления ( = 1), и значение проверяемого логического условия равно единице (Х_х = 1). Формирование адреса очередной микрокоманды осуществляется следующим обра- 45 зом. Сигнал с выхода Ц блока 1 памяти через элемент ИЛИ 13 закрывает по управляющему входу элемент И 11, а сигнал с выхода мультиплексора 6 закрывает по управляющему входу эле- 50 мента И 10 и открывает элемент· И 12.

При поступлении импульса ΐ, с генератора 5 управляющий сигнал появляется только на управляющем входе . При этом адрес очередной мйкрокоман- 55 ды в регистре 2 адреса А; определяется выражением ~ Act;*Аср;_,*Αλ»λ/, .

разрядов адреса микрокоманды и поля операционной части микрокоманды которого соединены соответственно с пер40 вым информационным входом первого коммутатора и информационным входом регистра микрокоманд, выход микроопераций которого является выходом устройства, выходы признака конца работы и признака конца операции регистра микрокоманд соединены соответственно с входом установки в 0 триггера пуска и управляющим входом первого коммутатора, выход поля логических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, вход запуска устройства соединен с входом установки в 1 триггера пуска, прямой выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом записи регистра микрокоманд, отличающеес я тем,

5 1282122 что, с целью сокращения объема оборудования, оно содержит второй и третий коммутаторы, с первого по третий элементы И, с первого но третий элементы ИЛИ, причем выход поля 5 младших разрядов адреса блока памяти микрокоманд соединен с первым информационным входом второго коммутатора, выход которого соединен с младшими разрядами информационного 10 входа адреса регистра адреса, выход поля средних разрядов адреса блока памяти микрокоманд соединен с первым входом второго коммутатора, выход которого соединен с остальньми раз- 15 рядами информационного входа регистра адреса, выход паля признака микрокоманды ветвления блока памяти микрокоманд соединен со стробирующим входом мультиплексора с инверсным Ьхо- 20 дом первого элемента ИЛИ, выход признака конца работы регистра микрокоманд соединён с управляющими входами второго и третьего коммутаторов и прямым входом первого элемен- 25 та ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого соединен с первыми входами второго и третьего элементов ИЛИ и первым входом записи регистра адреса, второй выход генератора тактовых импульсов соединен с первым входом второго, вторым входом первого и прямым входом третьего элементов И, выходы второго и третьего элементов И соединены с вторыми входами третьего и второго элементов ИЛИ соответственно, выходы которых соединены соответственно с вторым и третьим входами записи регистра адреса, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с инверсным входом третьего и прямым входом второго элементов ИЛИ, входы логических условий устройства поразрядно соединены с вторыми информационными входами первого, второго и третьего коммутаторов соответственно.