SU1231595A1 - Digital multiplier of frequency of periodic signals - Google Patents

Digital multiplier of frequency of periodic signals Download PDF

Info

Publication number
SU1231595A1
SU1231595A1 SU843798850A SU3798850A SU1231595A1 SU 1231595 A1 SU1231595 A1 SU 1231595A1 SU 843798850 A SU843798850 A SU 843798850A SU 3798850 A SU3798850 A SU 3798850A SU 1231595 A1 SU1231595 A1 SU 1231595A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
counter
pulse
Prior art date
Application number
SU843798850A
Other languages
Russian (ru)
Inventor
Изольда Ананьевна Залесская
Венедикт Иванович Типашов
Original Assignee
Предприятие П/Я Г-4367
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4367 filed Critical Предприятие П/Я Г-4367
Priority to SU843798850A priority Critical patent/SU1231595A1/en
Application granted granted Critical
Publication of SU1231595A1 publication Critical patent/SU1231595A1/en

Links

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники,, например, д-лл определени  сЛектров периодических сигналов цифровыми методами. Цель изобретени  - повышение точности и расширение частотного диапазона. Устройство содержит формирователь синхроимпульсов 1J счетчики импульсов 2, 3 и 14, регистры 4 и 10, реверсивные счетчики импульсов 5 и 15, опорный генератор 6, элемент сравнени  кодов 7, одновибраторы 8 и 9, сумматор 11, накопительный регистр 12, триггер 13, формирователь выходных импульсов 16, входную Ш1П1У 17. Работа устройства по сн етс  по временным диаграьс-шм в описании изоб- рете1Н1 . 3 ил с (О (Л ю о: СП со ел (рие.1The invention relates to a pulse technique and can be used in automation and computing devices, for example, for determining the periodic signal LL of digital signals. The purpose of the invention is to improve the accuracy and expansion of the frequency range. The device contains a clock generator 1J pulse counters 2, 3, and 14, registers 4 and 10, reversible pulse counters 5 and 15, a reference generator 6, an element of comparison of codes 7, one-shot 8 and 9, an adder 11, a cumulative register 12, a trigger 13, a driver output pulses 16, input P1P1U 17. The operation of the device is explained on the basis of time diagrams in the description of Fig. 1H1. 3 silt s (O (L o o: SP co-eld (Rie.1

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, например, дл  определени  спектров периодических сигналов цифровыми методамиThe invention relates to a pulse technique and can be used in automation and computing devices, for example, to determine the spectra of periodic signals by digital methods.

Цель изобретени  - повьшекие точности и расширение частотного диапазона . The purpose of the invention is higher accuracy and expansion of the frequency range.

На фиг о 1 приведена электрическа  структурна  схема цифрового умножител  частоты периодических сигналов, на фиГо 2 и 3 - временные диаграммы, по сн ю1цие работу предлагаемого устройства .Fig. 1 shows an electrical block diagram of a digital frequency multiplier of periodic signals, FIG 2 and 3 show timing diagrams, according to the operation of the proposed device.

Устройство содержит формирователь синхроимпульсов 1, первый 2 и второй 3 счетчики, первый регистр 4, первый реверсивный счетчик импульсов 5, опорный генератор 6, элемент 7 сравнени  кодов, первый 8 и второй 9 одновибраторы, второй регистр 10, сумматор 11, накопительный регистр 12,, триггер 13, третий счетчик импульсов 14, второй реверсивный счетчик импульсов 15j формирователь выходных импульсов 16, при этом уста- новочньм вход формировател  синхроимпульсов 1 соединен со входной шиной 17, тактовьй вход - с тактовыми входами первого счетчика 2 импульсов первого реверсивного счетчика 5 импульсов и с выходом переноса третьего счетчика 14 импульсов, выход - с тактовыми входами первого и второго регистров 4 и 10 и с установочными входами накопительного регистра 12 и первого и второго сче тчиков 2 и 3 импульсов, выход переноса первого счетчика импульсов 2 подключен к тактовому входу второго счетчика 3 импульсов, кодовые выходы которого через первьй регистр 4 соединены с информационными входами первого реверсивного счетчика 5 импульсов, кодовые выходы которого подключены к первому входу элемента 7 сравнени  кодов, вход предварительной установки первого реверсивного счетчика 5 Iимпульсов соединен с выходом первого одновибратора 8 и с тактовым входом накопительного регистра 12, информационные входы и выходы которого подключены соответственно к информационному выходу и к первому информационному входу сумматора 11, второй информационньм вход которого через второй регистр 10 соеди 1ен с кодовыми выходами первого счетчика 2 имThe device contains a clock generator 1, the first 2 and second 3 counters, the first register 4, the first reversing pulse counter 5, the reference generator 6, the code comparison element 7, the first 8 and second 9 one-shot, the second register 10, the adder 11, a cumulative register 12, trigger 13, the third pulse counter 14, the second reversible pulse counter 15j shaper output pulses 16, while the set input of the clock synchro pulse 1 is connected to the input bus 17, the clock input with clock inputs of the first counter 2 pulses The first reversive counter has 5 pulses and with the transfer output of the third counter 14 pulses, the output with clock inputs of the first and second registers 4 and 10 and with the installation inputs of the storage register 12 and the first and second counters 2 and 3 pulses, the transfer output of the first pulse counter 2 connected to the clock input of the second counter 3 pulses, the code outputs of which through the first register 4 are connected to the information inputs of the first reversible counter of 5 pulses, the code outputs of which are connected to the first input of the element 7 code comparison, the preset input of the first reversible counter 5 I pulses is connected to the output of the first one-shot 8 and the clock input of the cumulative register 12, the information inputs and outputs of which are connected respectively to the information output and to the first information input of the adder 11, the second information input of which through the second register 10 connect 1en to code outputs of the first counter 2

пульсов, выход переноса сумматора 11 соединен с информационным входом триггера 13, тактовый вход третьего счетчика 14 импульсов соединен с выходом опорного генератора бис тактовым входом второго реверсивного счетчика 15 импульсов, вход предварительной установки которого соединен с выходом второго одновибратора 9,pulses, the transfer output of the adder 11 is connected to the information input of the trigger 13, the clock input of the third pulse counter 14 is connected to the output of the reference generator bis clock input of the second reversing counter 15 pulses, the preset input of which is connected to the output of the second single-oscillator 9,

информационные входы - с информационным вьпкоДом сумматора 11, а вькод переноса - с тактовыми входами форми- роватеп  16 выходных импульсов, выход которого соединен с вьпсодной шинойinformation inputs - with information output of adder 11, and transfer code - with clock inputs of form 16 output pulses, the output of which is connected to the output bus

18, и триггера 13, инверсный выход которого подключен к младшему разр ду второго входа элемента 7 сравнени  кодов, выход которого соединен со входами первого и второго одно- вибраторов 8 и 9.18 and trigger 13, the inverse output of which is connected to the lower bit of the second input of the code comparison element 7, the output of which is connected to the inputs of the first and second single-vibrator 8 and 9.

Устройство работает следуюи1дм образом (фиг. 2 и 3, на последней изменен масштаб времени).The device works in the following way (Fig. 2 and 3, the last time scale is changed).

Генератор 6 вырабатывает импульсыGenerator 6 produces pulses

(фиг. 3). поступающие на тактовые входы счетчиков 14 и 15 импульсов, а с выхода переноса счетчика 14 (фиг. 4а, 5а) - на тактовые входы формировател  синхроимпульсов 1 и (ГчетчирсЬв 2 и 5,(Fig. 3). arriving at the clock inputs of the counters 14 and 15 pulses, and from the transfer output of the counter 14 (Fig. 4a, 5a) - to the clock inputs of the clock synchro pulses 1 and (Gchurchirv 2 and 5,

Входной сигнал с шины 17 (фиг.4б) nocTyriaeii на установочный вход формировател  синхроимпульсов 1. При превьш1ении входным сигналом некоторого порогового уровн  Е (фиг. 4б) в формирователе образуютс  перепад (фиг, 4а), из которого по первому такто зому импульсу с выхода счетчика 14 формируютс  короткие синхроимпульсы с периодом Т (фиг, 2г), поступающие на тактовые входы регистров 4 и 10 и на обнул ющие входы счетчиков 2 и 3 и регистра 12. Тактовые импульсы с выхода счетчика 14 поступают также на тактовые входы счетчиков 2 и 5 о Выходные импульсы счетчика 2 (фиг. 2д) поступают на тактовый вход счетчика 3, в котором формируетс  двоичньш код hn (фиг. 2е), пропор- ционапьный периоду входного сигнала . Этот код записываетс  в регистр 4 и хранитс  в нем в течение периода входного сигнала. Из регистра 4 код ж поступает на инфоомадионные входы счетчика 5 Сигнал предварительнойThe input signal from bus 17 (FIG. 4b) nocTyriaeii to the installation input of the clock generator 1. When the input signal of a certain threshold level E (4b) in the driver, a drop is formed (FIG. 4a), from which, from the first clock pulse from the output the counter 14, short sync pulses are generated with a period T (FIG. 2g) arriving at the clock inputs of registers 4 and 10 and to the outgoing inputs of counters 2 and 3 and register 12. The clock pulses from the output of counter 14 also go to the clock inputs of counters 2 and 5 o Output pulses of counter 2 ( Fig. 2e) is fed to a clock input of a counter 3, in which a binary code hn (Fig. 2e) is formed, proportional to the period of the input signal. This code is written to register 4 and stored therein during the period of the input signal. From register 4, the code w enters the info-on-counter inputs of the counter 5

установки счетчика 5 формируетс  од- новибратором 8 в момент совпадени  кодов на входах элемента 7. Временные диаграммы на фиг. 2 приведеныthe installation of the counter 5 is formed by the single-oscillator 8 at the time of the coincidence of the codes at the inputs of the element 7. The timing diagrams in FIG. 2 are

I I

дл  случа  |, tfi f, N 8(К 3) и гп 5 причем фиг, 4з и 4и относ тс  к работе счетчика 5 при отсутствии коррекции периода выходных импульсов .for the case of |, tfi f, N 8 (K 3) and gp 5, with figs, 4c and 4i relating to the operation of counter 5 in the absence of a correction for the period of output pulses.

Работа схемы коррекции периода выходных импульсов по сн етс  временной диаграммой (фиг. 3), на которой более подробно изображена работа устройства на интервале с 4-го по 12-й тактовые импульсы (диаграмма на фиг. 2). The operation of the output pulse period correction circuit is illustrated by a timing diagram (FIG. 3), in which the operation of the device is depicted in more detail during the interval from the 4th to the 12th clock pulses (the diagram in FIG. 2).

В момент прихода очередного синхроимпульса с выхода формировател  синхроимпульсов 1 двоичный код h с кодовых выходов счетчика 2, пропорциональный ошибке измерени  периода входного сигнала счетчиком 3, запи- сываетс  в регистр 10, суммируетс  в сумматоре 11 с содержанием обнуленного тем же импульсом регистра 12 и с выхода сумматора 11 поступает на информационные входы регистра 12 и на информационные входы счетчика 15, предназначенного .дл  преобразовани  кода h в дополнительную задержку выходного импульса на врем  Ч, , Дл  обеспечени  равенства at hT/9 полный цикл работы счетчика 15, соответствующий значению кода ь 2 - - 1,- должен равн тьс  одному такту Т работы счетчика 5. Данное требование вьтолн етс  путем подключени  генератора 6, период следовани  импульсов на выходе которого 1/2 (фиг. Зп) , непосредственно к тактовому входу счетчика 15, а к входу счетчика 5 - через счетчик 14, которьм осуществл ет деление частоты импульсов генератора 6 на 2.At the time of arrival of the next sync pulse from the output of the sync pulse generator 1, the binary code h from the code outputs of counter 2, proportional to the measurement error of the input signal period by counter 3, is written to register 10, summed in the adder 11 with the content of the register 12 reset to zero and output adder 11 is fed to the information inputs of the register 12 and to the information inputs of the counter 15, designed to convert the code h to the additional delay of the output impulse for a time VA at hT / 9 the full cycle of operation of the counter 15, corresponding to the value of the code 2 - - 1, must be equal to one cycle T of the operation of the counter 5. This requirement is fulfilled by connecting the generator 6, the pulse period at the output of which is 1/2 ( Fig. 3n), directly to the clock input of the counter 15, and to the input of the counter 5, through the counter 14, which divides the frequency of the pulses of the generator 6 by 2.

В исходном состо нии счетчик 15 находитс  в режиме предварительной записи, а на инверсном выходе триггера 13 имеетс  уровень логической единицы, В начале фиг. 3л изображен первый цикл работы счетчика 5, когда на выходе элемента 7 формируетс  первый импульс совпадени  дл  кода 00...01. Задний фронт этого импульса запускает одновибраторы 8 и 9, первый из которых формирует короткий импульс (фиг. Зи) дл  перезаписи информации в счетчик 5 и записи кода v в регистр 12, а одновибратор 9 формирует импульс длительности 2Т (фиг. Зн) дл  перевода счетчика 15 в счетный режим . Диаграммы на фиг.Зр и 3с по сн ют работу счетчика 15 дл  случа  h 6 (двоичный код 110).In the initial state, the counter 15 is in the pre-recording mode, and at the inverse output of the trigger 13 there is a logic one level. At the beginning of FIG. 3l shows the first cycle of operation of the counter 5, when the output of element 7 forms the first coincidence pulse for code 00 ... 01. The falling edge of this pulse triggers one and the same vibrators 8 and 9, the first of which forms a short pulse (Fig. 3i) for overwriting information into counter 5 and writing code v to register 12, and the one vibrator 9 forming a pulse of 2T duration (Fig. 3H) for transferring the counter 15 in counting mode. The diagrams in Fig. 3c and 3c explain the operation of counter 15 for case h 6 (binary code 110).

23139542313954

Первый импульс на выходе переноса этого счетчика по вл етс  с задержи на врем  . Указанный имкоиThe first pulse at the transfer output of this counter appears from delay to time. Indicated imcoi

пульс поступает на тактовый вход триггера 13 после его инверсии в формирователе 16 на шину 18. Обща  длительность первого периода Т... ,„, склаDOI 1the pulse arrives at the clock input of the trigger 13 after its inversion in the driver 16 to the bus 18. The total duration of the first period T ..., “, sklaDOI 1

дываетс  из п ти тактов работы счет- чика 5 и дополнительной задержки, формируемой за шесть тактов работы счетчика 15,is given from the five clock cycles of the counter 5 and the additional delay generated in six clock cycles of the counter 15,

78ыхг5Т б1,--г.лТ.д1.78хг5Т б1, - глТ.д1.

После записи двоичного кода пAfter writing the binary code n

(110) в регистр 12происходит переполнение сумматора 11, и на его выходе переноса по вл етс  уровень логической единицы. Поэтому с приходом(110) a register 12 overflows adder 11, and at its transfer output a level of logical one appears. Therefore, with the advent of

на тактовый вход триггера 13 выходного импульса счетчика 15 измен етс  состо ние триггера 13, и на втором входе элемента 7 устанавливаетс  код 00...О, в результате чего второйon the clock input of the trigger 13 of the output pulse of the counter 15, the state of the trigger 13 is changed, and the second input of the element 7 is set to 00 ... O, resulting in the second

цикл работы счетчика 5 занимает гт,+1 такт, а второй выходной импульс оказываетс  задержанным по отношению к моменту 2 тТ на врем  2 At Т + + 4 Т /2 (фиг. Зр, с, гг , ) . Все последушщие циклы работы устройства происход т аналогично.the cycle of operation of the counter 5 takes rm, + 1 clock cycle, and the second output pulse is delayed with respect to the moment 2 tT at the time of 2 At T + + 4 T / 2 (Fig. 3p, c, yy,). All subsequent device operation cycles occur in a similar manner.

Таким образом, абсолютна  погрешность установки периода выходных импульсов в устройстве равна одному такту реверсивного счетчика 15 -Т/2Thus, the absolute error of setting the period of the output pulses in the device is equal to one clock cycle of the reversible counter 15 -T / 2

а относительна  погрешность S .and the relative error is s.

Claims (1)

Формула изобретени Invention Formula Цифровой умножитель частоты периодических сигналов, содержащий опорный генератор, формирователь выходных импульсов и формирователь синхроимпульсов , установочный вход которого соединен с входной шиной, тактовый вход - с тактовыми входами первого счетчика импульсов и первого реверсивного счетчика импульсов, выход - с тактовыми входами первого и второго регистров и с установочными входами накопительного регистра и первого и второго счетчиков импульсов, причем выход переноса первого счетчика импульсов, подключен к тактовому входу второго счетчика импульсов, кодовые выходы которого через перЬый регистр соединены с информационными входами первого реверсивного счетчика импульсов, кодовые выходы которогоA digital frequency multiplier for periodic signals containing a reference oscillator, an output pulse shaper, and a sync pulse shaper, the setup input of which is connected to the input bus, a clock input with clock inputs of the first pulse counter and a first reverse pulse counter, the output with clock inputs of the first and second registers and with the installation inputs of the cumulative register and the first and second pulse counters, with the transfer output of the first pulse counter connected to the clock input W pulse counter, the code outputs of which through the first register are connected to the information inputs of the first reverse pulse counter, the code outputs of which подключены к первой группе входов элемента сравнени  кодов, а вход предварительной установки соединен с выходом первого одновибратора и с тактовым входом накопительного регистра , информадаонные входы и выходы которого подключены соответственно к информационным выходам и к первой группе информационных входов сумматора , втора  информационна  группа входов которого через второй регистр соединена с кодовыми выходами первого счетчика импульсов, а выход переноса сумматора соединен с информационным входом триггера, о т л и - ч а ю щ и и с   тем, что, с целью повьииени  точности и расширени  частотного диапазона, в него введены второй одновибратор, второй реверсивный счетчик импульсов и третий счетчик и:мпульсов, выход переноса которого соединен с тактовым входом формировател  синхроимпульсов, а тактовый вход - с выходом опорного генератора и с тактовым входом второго реверсивного счетчика импульсов, вход предварительной установки кото1Q рого соединен с выходом второго одно- вибратора, группа информационных входов - с группой информационных выходов суьматора, а выход переноса - с тактовыми входами формировател  ходных импульсов и триггера, инверсный выход которого подключен к младшму разр ду второй группы входов элемента сравнени  кодов, выход которого соединен с входами первого и вто20 рого одновибраторов.connected to the first group of inputs of the code comparison element, and the preset input is connected to the output of the first one-shot and clock input of the cumulative register, the information inputs and outputs of which are connected respectively to the information outputs and to the first group of information inputs of the adder the register is connected to the code outputs of the first pulse counter, and the transfer output of the adder is connected to the information input of the trigger, which is so that, in order to improve the accuracy and expansion of the frequency range, a second one-shot, a second reversible pulse counter and a third counter and: mpulses are introduced in it, the transfer output of which is connected to the clock input of the sync pulse generator, and the clock input is connected to the output of the reference oscillator and the clock input of the second reversing pulse counter, the pre-set input of which is connected to the output of the second single-vibrator, the group of information inputs with the group of information outputs of the sumator, and the output transfer - with the clock input of the flip-flop Khodnev pulses and inverse output is connected to the discharge do mladshmu second input group code comparing element whose output is connected to inputs of the first monostable multivibrator and vto20 cerned. Г}G} lIlifiireiujjaujlia.ujLrifm и i |Гм 11 11 ifi i и 1111%lIlifiireiujjaujlia.ujLrifm and i | Hm 11 11 ifi i and 1111% HOVHOV e .0 .|Д«e .0. | D “ |.wцг,..;, , I .. I 5i-i- 4-| .wцг, ..;,, I .. I 5i-i- 4- J -J-t-W-«-J-Z-/-|i- /-3- -rYJ- -J- -№5- -3-i -;(7-i-i-3- - fl-5-i -3-;-/-0-J-«-J-;-Wi-t-J- -A 5- -J7-/-(-iI- -J-fиp . вЙft . ЙL 0 -вD  J-JtW - "- JZ - / - | i- / -3- -rYJ- -J- -№5- -3-i -; (7-ii-3- - fl-5-i -3-; - / - 0-J - “- J -; - Wi-tJ- -A 5- -J7 - / - (-iI- -J-fip. In ftft. LL 0 -bD Фи. гPhi. g №5ii-5- -f-(-5 1-i- -l-ff-S- -l- -}-0-fHfiH0No. 5ii-5- -f - (- 5 1-i- -l-ff-S- -l- -} - 0-fHfiH0 Фи. гPhi. g rr -f-f Знпуени с -Pn with - п TF1 I I I 1 I I I I I I 1 I I j I I II I I 1 I I 1 II I 1 M 1 I i I 1 I I I I I I I1 I I I I I 1 I I I I I I I I 1 I II T I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I iM I И I I 1,.,..,, ...,...1. Ljili зЦцiM I and I I 1,., .. ,, ..., ... 1. Ljili zTsts - n; 11 1111II -..,- o-;/-/- n; 11 1111II - .., - o -; / - / V/-JU.-2П Ч & („1 на luir. пеккаса m //7///// //////( /////////7 ////////////////// //7 ///f/ ////////7//Y- ///// j /// ///ZZZ/V / -JU.-2P Ch & („1 at luir. Pekkas m // 7 ///// //// // (///////// 7 //////// //////// // 7 /// f / ////// 7 7 // Y- ///// j /// /// ZZZ / 57..|r57 .. | r .;ш7 / {-1----.; w7 / {-1 ---- rr -f-f 1 I I I I I 1 I I I1 I I I I I 1 I I I -51-51 T ij mf ui T ij mf ui II -Z&t--T- T-Z & t - T- T Редактор Т.ПарфеноваEditor T. Parfenova Составитель А.СоколовCompiled by A.Sokolov Техред И.ПОПОВ1-ГЧ Корректор М.Самборска Tehred I.POPOV1-GCH Proofreader M.Samborska 2660/572660/57 Тираж 816 , Подписное ВНИИПИ Государственного комитета СССРCirculation 816, Subscription VNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4
SU843798850A 1984-08-08 1984-08-08 Digital multiplier of frequency of periodic signals SU1231595A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843798850A SU1231595A1 (en) 1984-08-08 1984-08-08 Digital multiplier of frequency of periodic signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843798850A SU1231595A1 (en) 1984-08-08 1984-08-08 Digital multiplier of frequency of periodic signals

Publications (1)

Publication Number Publication Date
SU1231595A1 true SU1231595A1 (en) 1986-05-15

Family

ID=21141574

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843798850A SU1231595A1 (en) 1984-08-08 1984-08-08 Digital multiplier of frequency of periodic signals

Country Status (1)

Country Link
SU (1) SU1231595A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свипетельство СССР № 1013952, кл. G 06 G 7/68, 29.08.80. Авторское свидетельство СССР № 1141972, кл, Н 03 К 5/156, 09.08.83 Digital Frequency Multiplier - IEEE Trans on Instrum and Measur Vol - Im 29, 1980, № 3, p. 195-198. *

Similar Documents

Publication Publication Date Title
EP0177557B1 (en) Counting apparatus and method for frequency sampling
SU1231595A1 (en) Digital multiplier of frequency of periodic signals
SU655073A1 (en) Multifunction counter
SU1247854A1 (en) Device for generating pulses
SU1307339A1 (en) Digital speed meter for microprocessor systems
SU1608657A1 (en) Code to probability converter
SU1163334A1 (en) Device for calculating ratio of time intervals
SU1285619A1 (en) Device for stabilizing repetition period of horizontal synchronization pulses
SU1354194A1 (en) Signature analyser
SU917172A1 (en) Digital meter of time intervals
SU1462291A1 (en) Device for determining extreme values of number sequences
SU1238080A1 (en) Signature analyzer
SU1363172A1 (en) Device for synchronizing computing system
SU1527631A1 (en) Device for checking adder
SU1228103A1 (en) Random combination generator
SU1288697A1 (en) Device for controlling in response to time intervals
SU1259214A1 (en) Programmed control device
JPS6115017A (en) Method of determining water rate data and air rate data in combustion control system
SU752797A1 (en) Programmable code to time interval converter
SU1495774A1 (en) Device for production of time intervals
SU1059559A1 (en) Device for implementing input of information from discrete-type transduers
SU1281445A1 (en) Device for multiplying quantity of photoelectronic pulses for laser recording instruments
SU1495779A1 (en) Data input device
SU1319028A1 (en) Digital pulse repetition frequency multiplier
SU1553968A1 (en) Information input device