1 Изобретение относитс к импульсной технике и может быть использовано в устройствах управлени мостовыми преобразовател ми и двигател ми посто нного тока с реверсированием направлени вращени Цель изобретени - повьпление КПД и надежности реверсивного цифро вого широтно-импульсного модул тор путем снижени частоты переключени импульсного сигнала на его выходных шинах и обеспечени по влени выходных сигналов одновременно на двух выходных шинах модул тора. На чертеже представлена блоксхема реверсивного цифрового широтно-импульсного модул тора. Реверсивный цифровой широтноимпульсный модул тор содержит генератор 1 тактовых импульсов, RS-триг гер 2, элементы 3 и 4 И-НЕ, реверсивный счетчик 5, цифровые компараторы 6 и 7, задающий блок 8, причем выход генератора 1 тактовых импульсов соединен с первым входами элементов 3 и 4 И-НЕ, второй вход элемента 3 И-НЕ соединен с пр мыми выходами RS-триггера 2, инверсный выход которого соединен с вторым входом элемента 4 И-НЕ, выход которого соединен с входом Вычитание реверсивного счетчика 5, вход сложени которого соединен с выходом элемента 3 И-НЕ, выходы с первыми входами цифрового компаратора 6, инверсные выходы - с. первыми входами цифрового компаратора 7, пр мой выход переноса - с R-входом RS-триггера 2, а инверсный выход переноса - с его S-входом , выходы задающего блока 8 соеди нены с вторыми входами цифровых ком параторов 6 и 7. Модул тор может управл ть работой ключей мостового преобразовател , дл чего он имеет две дополнительные выходные шины, третью и четвертую, которые через инверторы 9 и 10, соединены соответственно с первой и второй выходными шинами. Реверсивный цифровой широтно-импульсный модул тор работает следующим образом. Начина с момента времени tg импульсы генератора 1 тактовых имлульсов через элемент 3 И-НЕ поступают на вход Сложение реверсивного счетчика 5. При этом RS-триггер 2 52 находитс в состо нии Q-1, Q-O и реверсивный счетчик 5 суммирует импульсы генератора 1 тактовых импульсов до тех пор, пока на его пр мых выходах не образуетс кодова комбинаци 1, 1, . .., it При т.акой кодовой комбинации на пр мом выходе переноса реверсивного счетчика 5 по вл етс сигнал, который опрокидывает RS-триггер 2 в состо ние Q-0, Q-K После этого закрываетс элемент 3 И-НЕ и открьшаетс элемент 4 И-НЕ. Начина с этого момента времени t. импульсы генератора 1 тактовых импульсов поступают через элемент 4 И-НЕ на вход вычитани реверсивного счетчика 5. При этом реверсивный счетчик 5 начинает вычитать осуществл эту операцию до тех пор, пока кодовые комбинации на его пр мых выходах не станов тс равными о, О,...,О. При такой кодовой комбинации на инверсном выходе переноса реверсивного счетчика 5 по вл етс сигнал и триггер 2 устанавливаетс в состо ние Q-1 и Q-0. После этого в момент времени tj закрываетс элемент 4 И-НЕ и следующий импульс генератора 1 тактовых импульсов поступает на вход сложение реверсивного счетчика 5. После этого весь процесс повтор етс сначала , На пр мых выходах реверсивного счетчика 5, соединенных со входами цифрового компаратора 6, образуетс кодова комбинаци в виде празр дного параллельного кода, измен юща с по симметричному закону пилообразной формы с периодом следовани Т 2Т(2-1) Т„() где Tg - период следовани импульсов генератора 1 тактовых импульсов, п - количество разр дов реверсивного счетчика 5. Соответственно на инверсных выходах реверсивного счетчика 5, соединенных с входами цифрового компаратора 7, образуетс кодова комбинаци , инверсна по отношению к первой. Пр ма и инверсна кодовые комбинации с выходов реверсивного счет чика 5 поступают соответственно на вьпкоды цифровых компараторов 6 и 7,1 The invention relates to a pulse technique and can be used in control devices of bridge converters and DC motors with reversing the direction of rotation. The purpose of the invention is to increase the efficiency and reliability of a reverse digital pulse-width modulator by reducing the switching frequency of a pulse signal at its output busbars and the provision of output signals at the same time on the two output busbars of the modulator. The drawing shows a block circuit of a reverse digital pulse-width modulator. A reversible digital pulse-width modulator contains 1 clock pulse generator, RS-flip ger 2, elements 3 and 4 AND-NOT, reversible counter 5, digital comparators 6 and 7, driver unit 8, the clock generator 1 output being connected to the first element inputs 3 and 4 AND-NOT, the second input of the element 3 AND-NOT is connected to the direct outputs of the RS-flip-flop 2, the inverse output of which is connected to the second input of the element 4 AND-NOT, the output of which is connected to the input Subtraction of the reversible counter 5, the input of which connected to the output of element 3 AND-NOT, you ode to the first inputs of the digital comparator 6, inverse outputs - p. the first inputs of the digital comparator 7, the direct transfer output — with the R input of the RS flip-flop 2, and the inverse transfer output — with its S input, the outputs of the master unit 8 are connected to the second inputs of the digital comparators 6 and 7. The modulator can control the operation of the bridge converter keys, for which it has two additional output buses, the third and the fourth, which are connected via inverters 9 and 10, respectively, to the first and second output buses. Reversible digital pulse-width modulator operates as follows. Starting from the moment of time tg, the pulses of the oscillator 1 of clock pulses through the element 3 are AND-NOT received at the input of the addition of the reversible counter 5. At this, the RS flip-flop 2 52 is in the state Q-1, QO and the reversible counter 5 summarizes the pulses of the generator 1 of clock pulses until code 1 is generated at its direct outputs, 1,. .., it. With such a code combination, a signal appears at the forward output of the transfer of the reversible counter 5, which overturns the RS flip-flop 2 into the state Q-0, QK. Then the AND-3 element is closed and the element 4 is opened. -NOT. Starting from this point in time t. the pulses of the oscillator 1 clock pulses through the element 4 AND-NOT to the input of the subtraction of the reversible counter 5. In this case, the reversible counter 5 begins to subtract by performing this operation until the code combinations at its direct outputs become equal to O, O. ..,ABOUT. With such a code pattern, the inverse transfer output of the reversible counter 5 appears and the trigger 2 is set to the state Q-1 and Q-0. Thereafter, at time tj, the element 4 is AND-NOT and the next pulse of the clock pulse generator 1 is input to the addition of the reversible counter 5. After that, the whole process is repeated first, on the direct outputs of the reversing counter 5 connected to the inputs of the digital comparator 6, a code combination is formed in the form of a parallel parallel code, changing according to a symmetrical saw-tooth law with the following period T 2T (2-1) T "() where Tg is the period of the pulse of the generator of 1 clock pulses, n is the quantity bits down counter 5. Accordingly, the inverse down counter 5 outputs connected to inputs of a digital comparator 7, a codeword is formed, is inverse relative to the first. Direct and inverse code combinations from the outputs of the reversing counter 5 are received respectively on the codes of digital comparators 6 and 7,