SU1109930A1

SU1109930A1 - Device for synchronizing asynchronous read and write pulses

Info

Publication number: SU1109930A1
Application number: SU813307964A
Authority: SU
Inventors: Валерий Алексеевич Алеев; Александр Алексеевич Чудов; Юрий Михайлович Кондратьев
Original assignee: Предприятие П/Я Г-4173
Priority date: 1981-06-17
Filing date: 1981-06-17
Publication date: 1984-08-23

Abstract

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ АСИНХРОННЫХ ИМПУЛЬСОВ ЗАПИСИ И СЧИТЬВАНИЯ ИНФОРМАЦИИ, содержащее генератор опорных импульсов, выход которого подключен к счетному входу двухразр дного регистра, выходы разр дов которого подключены соответственно к первым входам первого и второго элементов И, выходы которых подключены к входам элемента ИЛИ, первый триггер, вход установки 1 которого вл етс входом сигнала считывани , инвертор, выход которого подключён к второму входу первого элемента И, первый блок элементов совпадени , первые входы которого объединены и вл ютс входом информационного сигнала, а выходы первого блока элементов совпадени подключены к соответствующим входам блока элементов пам ти, отличающеес тем, что, с целью повышени точности синхронизации путем исключени возможности совпадени во времени процессов записи и считывани информации , введены второй триггер, дополнительньш двухразр дных регистр и второй блок элементов совпадени , при этом выход первого триггера подключен к управл ющему входу двухразр дного регистра, выход второго разр да которого подключен к входу установки О первого триггера, выход второго триггера подключен к управл ющему входу дополнительного двухразр дного регистра, к счетному входу которого подключен выход генератора опорных (О импульсов, выход первого разр да дополнительного двухразр дного регистра подключен к входу инвертора и к второму входу первого блока элементов совпадени , а выход второго разр да - к второму входу второго элемента И и к входу установки О второго триггера, выход установки 1 со со которого вл етс входом сигнала эаписи , выходы блока элементов пам ти 00 подключены к соответствующим входам второго блока элементов совпадени , к одному из входов которого подключен выход элемента ИЛИ.DEVICE FOR SYNCHRONIZATION asynchronous pulse RECORDING AND SCHITVANIYA INFORMATION comprising a reference pulse generator, whose output is connected to the count input of the two-bit register, outputs the bits which are respectively connected to first inputs of first and second AND gates, whose outputs are connected to inputs of the OR gate, a first flip-flop whose installation input 1 is a read input, an inverter whose output is connected to the second input of the first element AND, the first block of matching elements, the first inputs which are combined and are the input of the information signal, and the outputs of the first block of matching elements are connected to the corresponding inputs of a block of memory elements, characterized in that, in order to improve synchronization accuracy by eliminating the possibility of coincidence of the recording and reading processes, the second trigger is introduced, an additional two-bit register and a second block of matching elements; the output of the first trigger is connected to the control input of the two-bit register, the output of the second bit Yes, which is connected to the input of installation O of the first trigger, the output of the second trigger is connected to the control input of the additional two-bit register, to the counting input of which the output of the reference generator is connected (O pulses, the output of the first digit of the additional two-bit register is connected to the input of the inverter and to the second the input of the first block of elements of coincidence, and the output of the second bit to the second input of the second element I and to the input of the installation O of the second trigger, the output of installation 1 from which is the input of the signal Records, the outputs of the block of memory elements 00 are connected to the corresponding inputs of the second block of matching elements, to one of the inputs of which the output of the OR element is connected.

Description

Изобретение относитс к радиотех нике и вычислительной технике и может быть использовано в система х об мена данными дл обеспечени синхронизации асинхронных импульсов записи и считьгоани информации. Известно устройство дл синхронизации асинхронных импульсов записи и считывани информации, содержащее последовательно соединенные генератор сигналов считывани и триггер, пр мой и инверсный выходы которого через первый и второй элементы совпадени подклкЛены соответственно к другим входам элемента ИЛИ и инвертора , последовательно соединенные блок выделени тактовых импульсов, распределитель сигналов записи, блок элементов совпадени и блок элементов пам ти, другие входы которого подключены к выходам распределител сигналов считывани , первый и второй элементы И, первые объединенные входы которых подключены к выходу перво го разр да распределител сигналов считывани , вторые входы первого и второго элементов И - соответственно к пр мому и инверсному входам триггера , а третьи входы первого и второго элементов И - соответственно к .пр мому и инверсному выходам счетчика импульсов, первый и второй управл ющие входы которого подключены к выходам первого и второго элементов а счетный вход счетчика импульсов к выходу генератора сигналов считывани , выходы первого, второго и последнего разр дов распределител сигналов записи подсоединены соответственно к вторым входам второго и первого элементов совпадени и входу установки О триггера, а объединенные вторые входы блока элементов сов падени и блока вьзделени тактовых и fflyльcoв вл ютс входом устройства 1. Недостатком данного устройства вл етс низка точность синхронизации . Наиболее близким техническим реше нием к изобретению вл етс устройст во дл синхронизации асинхронных импульсов записи и считьюани лнформации , содержащее генератор опорных импульсов, выход которого подключен к счетному входу двухразр дного регистра , выходы разр дов которого подключены соответственно к первым входам первого и второго элементов И выходы которых подключены к входам .элемента ИЛИ, первый триггер, вход установки 1 которого вл етс входом сигнала считывани , инвертор, выход которого подключен к второму входу первого элемента И, первьй блок элементов совпадени , первые входы которого объединены и вл ютс входом информационного сигнала, а выходы первого блока элементов совпадени подключены к соответствующим входам блока элементов пам ти, выход гене .ратора одиночных импульсов подсоединен к управл ющему входу двухразр дного регистра и входу установки О первого триггера, вход инвертора и опорный вход генератора одиночньгх импульсов подключены к выходу генератора опорных импульсов, выход инвертора подсоединен к второму входу второго элемента И, третьи входы первого и второго элементов И подключены соответственно к инверсному и пр мому выходам первого триггера, выход элемента ИЛИ подсоединен к счетному входу распределител сигналов записи, выходы которого подсоединены к соответствующим вторым входам первого блока элементов совпадени , а выходы распределител сигналов считывани к соответствующим вторым входам блока элементов пам ти, счетный вход распределител сигналов считьтани подключен к входу установки 1 первого триггера, причем сигнальный вход генератора одиночных импульсов вл етс входом сигнала записи, а выходы блока элементов пам ти - выходами устройства 2. Недостатком известного устройства вл етс низка точность синхронизации из-за возможности совпадени во времени процессов записи и считывани информации. Цель изобретени - повьппение точности синхронизации путем исключени возможности совпадени во времени процессов записи и считывани информации . Дл достижени цели в устройство дл синхронизации асинхронных импульсов записи и считьгоани информации, содержащее генератор опорных импульсов , выход которого подключен к счетному входу двухразр дного регистра, выходы разр дов которого подключены соответственно к первым входам первого и второго элементов И, выходы которых подключены к входам элемента ИЛИ, первый триггер, вход установки 1 которого вл етс входом сигнапа считывани , инвертор, выход которого подключен к второму входу перво го элемента И, первьм блок элементов совпадени , первые входы которого объединены и вл ютс входом информа ционного сигнала, а выходы первого блока элементов совпадени подключен к соответствующим входам блока элементов пам ти, введены второй тциггер , дополнительный двухразр дный регистр и второй блок элементов совпадени , при этом.выход первого триг гера подключен к управл ющему входу двухразр дного регистра, выход второ го разр да которого подключен к входу установки О первого триггера, выход второго триггера подключен к управл ющему входу дополнительного двухразр дного регистра, к счетному входу которого подключен выход генератора опорных импульсов, выход первого разр да дополнительного двухразр дного регистра подключен к входу инвертора и к второму входу первого блока элементов совпадени , а выход второго разр да - к второму входу второго элемента Ник входу установки О второго триггера, вход установки 1 которого вл етс входом сигнала записи, выходы блока элементов пам ти подключены к соответствующим входам второго блока эл ментов совпадени , к одному из входов которого подключен выход элемен та ИЛИ.. На чертеже представлена структур на электрическа схема устройства дл синхронизации асинхронных импул сов записи и считывани информации. Устройство содержит генератор 1 опорных импульсов, первый 2 и второй 3 триггеры, двухразр дный регис 4, дополнительный двухразр дный регистр 5, инвертор 6, первый 7 и второй 8 элементы И, элемент ИЛИ 9, первый блок 10 элементов совпадени блок 11 элементов пам ти и второй блок 12 элементов совпадени . Устройство дл синхронизации аси хронных импульсов записи и считьгоани информации работает следующим образом. В начальный момент производитс установка первого 2 и второго 3 три геров в нулевое состо ние (цепи установки не показаны). На выходы сиг налов записи и считывани поступают соответственно импупьсы записи и считывани информации, асинхронные с импульсами опорной частоты. Передними фронтами этих импульсов первый 2 и второй 3 триггеры устанавливают-, с в единичное состо ние и разрешают двухразр дному peгиcfpy 4 и дополнительному двухразр дному регистру 5 счет опорных импульсов. Если передние фронты импульсов записи и считывани не совпадают во времени, то запись информации с выходов первого блока 10 элементов совпадени в блок 11 элементов пам ти осуществл етс после установки второго триггера 3 в единичное состо ние в момент прихода в дополнительный двухразр дный регистр 5 первого импульса опор ной частоты и установки первого триггера дополнительного двухразр дного регистра 5 в единичное состо ние. Считьтание информации с выходов второго блока 12 элементов совпадени осуществл етс после установки перв.ого триггера 2 в единичное состо ние в момент прихода в двухразр дный регистр 4 первого импульса опорной частоты и установки первого триггера двухразр дного регистра 4 в единичное состо ние. При этом первый триггер дополнительного двухразр дного регистра 5 находитс в нулевом состо нии. Установка первого 2 и второго 3 триггеров в нулевое состо ние осуществл етс после подсчета двухразр дным регистром 4 и дополнительным двухразр дным регистром 5 двух импульсов опорной частоты. Если передние фронты импульсов записи и считьтани совпадают во времени, то двухраЗ р дный регистр 4 и дополнительный двухразр дный регистр 5 начинают считать опорные импульсы одновременно. В этом случае запись информации в блок 11 элементов пам ти осуществл етс в моме.нт установки первого триггера дополнительного двухразр дного регистра 5 в единичное состо ние, а считывание информации на выходы второго блока 12 элементов совпадени осуществл етс в момент установки вторых триггеров двухразр дного регистра 4 и дополнительного двухразр дного регистра 5 в единичное состо ние, т.е. с приходом второго опорного импульса поспе установки 2 и второго 3 триггеров в единичное состо ние.The invention relates to radio engineering and computing and can be used in data exchange systems to ensure the synchronization of asynchronous recording pulses and combining information. A device for synchronizing asynchronous write pulses and reading information is known, comprising a series-connected read signal generator and a trigger, the direct and inverse outputs of which, through the first and second coincidence elements, connect the LECs to the other inputs of the OR element and the inverter, serially connected clock pulse separation unit, distributor recording signals, a block of coincidence elements and a block of memory elements, the other inputs of which are connected to the outputs of the signal distributor first, second And elements, the first combined inputs of which are connected to the output of the first bit of the readout distributor, the second inputs of the first and second And elements, respectively, to the direct and inverse trigger inputs, and the third inputs of the first and second elements, And, respectively To the direct and inverse outputs of the pulse counter, the first and second control inputs of which are connected to the outputs of the first and second elements, and the counting input of the pulse counter to the output of the read signal generator, the outputs are first About, the second and last bits of the recording signal distributor are connected respectively to the second inputs of the second and first coincidence elements and the O trigger input, and the combined second inputs of the drop match unit and the clock and ffly sections are input of device 1. The disadvantage of this device is Low synchronization accuracy. The closest technical solution to the invention is a device for synchronizing asynchronous recording pulses and calculating information, containing a generator of reference pulses, the output of which is connected to the counting input of a two-bit register, the outputs of which bits are connected respectively to the first inputs of the first and second elements And the outputs which are connected to the inputs of the OR element, the first trigger, the setup 1 input of which is the read signal input, the inverter whose output is connected to the second input of the first element I, the first block of elements of coincidence, the first inputs of which are combined and are the input of the information signal, and the outputs of the first block of elements of coincidence are connected to the corresponding inputs of the block of memory elements, the output of the generator of a single pulse is connected to the control input of the two-digit register and the input The settings of the first trigger, the inverter input and the reference input of the generator of single pulses are connected to the output of the generator of reference pulses, the output of the inverter is connected to the second input of the second element , the third inputs of the first and second elements AND are connected respectively to the inverse and direct outputs of the first trigger, the output of the OR element is connected to the counting input of the recording signal distributor, the outputs of which are connected to the corresponding second inputs of the first block of the matching elements, and the outputs of the readout signal distributor to the corresponding second the inputs of the block of memory elements, the counting input of the distributor of signals is connected to the input of the installation 1 of the first trigger, and the signal input of the generator is alone pulses is input to the recording signal, and outputs the block memory elements - the device outputs 2. A disadvantage of the known device is the low synchronization accuracy due to the possibility of matching the time recording information and reading processes. The purpose of the invention is to improve the accuracy of synchronization by eliminating the possibility of the coincidence of the processes of recording and reading information. To achieve the goal of a device for synchronizing asynchronous recording pulses and combining information containing a reference pulse generator, the output of which is connected to the counting input of a two-bit register, the outputs of which bits are connected respectively to the first inputs of the first and second elements AND, the outputs of which are connected to the inputs of the element OR, the first trigger, whose setup input 1 is the read signal input, the inverter whose output is connected to the second input of the first element AND, the first block of matching elements The first inputs of which are combined and are the input of the information signal, and the outputs of the first block of matching elements are connected to the corresponding inputs of the block of memory elements, a second tzigger, an additional two-bit register and a second block of matching elements are entered, while the output of the first trigger connected to the control input of a two-bit register, the output of the second bit of which is connected to the input of the installation O of the first trigger, the output of the second trigger is connected to the control input of the additional two-bit the first register, to the counting input of which the output of the reference pulse generator is connected, the output of the first bit of the additional two-bit register is connected to the input of the inverter and to the second input of the first block of matching elements, and the output of the second bit to the second input of the second element Nick of the installation O of the second a trigger whose setup 1 input is a recording signal input, the outputs of a block of memory elements are connected to the corresponding inputs of the second matching unit, to one of the inputs of which an output is connected enta OR. The drawing shows the structures on the electrical circuit of the device for synchronizing asynchronous recording and reading pulses. The device contains a generator 1 reference pulses, the first 2 and second 3 triggers, two-bit registration 4, additional two-bit register 5, inverter 6, first 7 and second 8 elements AND, element OR 9, first block 10 of elements of coincidence unit 11 of memory elements and a second block of 12 match elements. A device for synchronizing asi of chronic recording and scoring pulses of information operates as follows. At the initial moment, the first 2 and second 3 three heras are set to the zero state (installation circuits are not shown). The outputs of the write and read signals, respectively, receive impulses of writing and reading information, asynchronous with the reference frequency pulses. The leading fronts of these pulses are the first 2 and second 3 triggers; they set to one and allow the two-bit registerfpy 4 and the additional two-bit register 5 to count the reference pulses. If the leading edges of the write and read pulses do not coincide in time, the information is written from the outputs of the first block of 10 coincidence elements to the block of 11 memory elements after the second trigger 3 is set to one at the moment it arrives at the first two-digit register 5 of the first pulse the reference frequency and the installation of the first trigger of the additional two-bit register 5 in the unit state. The information from the outputs of the second block 12 coincidence elements is read after the first flip-flop 2 is set to one at the moment when the first reference frequency pulse arrives at the two-bit register 4 and the first flip-flop of the two-bit register 4 is set at one. In this case, the first trigger of the additional two-bit register 5 is in the zero state. The first 2 and second 3 triggers are set to the zero state after counting with a two-bit register 4 and an additional two-bit register 5 of two reference frequency pulses. If the leading edges of the write and write pulses coincide in time, then the two-bit register register 4 and the additional two-digit register 5 begin to read the reference pulses simultaneously. In this case, the information is recorded in the block 11 of the memory elements at the moment of setting the first trigger of the additional two-bit register 5 to the one state, and the information is read at the outputs of the second block 12 of the coincidence elements at the time of the installation of the second triggers of the double-bit register 4 and an additional two-bit register 5 into one state, i.e. with the arrival of the second reference pulse, setting 2 and the second 3 trigger in one state.

Следовательно, во всех случа х импульсы записи информации в блок 11 элементов пам ти и импульсы считьгоани из него информации, асинхронные с импульсами опорной частоты, сдвинуты друг относительно друга на одинConsequently, in all cases, the pulses for recording information into the block 11 of memory elements and the pulses for retrieving information from it, asynchronous with the pulses of the reference frequency, are shifted relative to each other by one

и более периодов следовани опорных импульсов.and more periods following the reference pulses.

Таким образом, в предложенном устройстве исключаетс возможность совпадени во времени процессов записи и считьгеани информации и тем самым повышаетс надежность его функционировани .Thus, in the proposed device, the possibility of coincidence in time of the processes of recording and comparing information is eliminated, and thereby the reliability of its operation is increased.

1one

ГR

0-0-

гg

ТT

юYu

1212

Claims

DEVICE FOR SYNCHRONIZING ASYNCHRONOUS RECORDING AND READING INFORMATION PULSES, containing a reference pulse generator, the output of which is connected to the counting input of a two-bit register, the discharge outputs of which are connected respectively to the first inputs of the first and second AND elements, the outputs of which are connected to the inputs of the OR element, the first trigger setting Ί which is the input of the read signal, an inverter whose output is connected to the second input of the first element AND, the first block of matching elements, the first inputs of which They are combined and are the input of the information signal, and the outputs of the first block of coincidence elements are connected to the corresponding inputs of the block of memory elements, characterized in that, in order to increase the accuracy of synchronization by eliminating the possibility of coincidence in time of the processes of recording and reading information, a second trigger is introduced, an additional two-bit register and a second block of matching elements, while the output of the first trigger is connected to the control input of the two-bit register, the output of the second bit of which it is connected to the input of the installation O of the first trigger, the output of the second trigger is connected to the control input of the additional two-bit register, the counting input of which is connected to the output of the reference pulse generator, the output of the first discharge of the additional two-bit register is connected to the input of the inverter and to the second input of the first block of matching elements, and a second discharge outlet - to the second input of the second aND gate and to the set input D '' ¹ cerned secondary trigger setting output "1 which is input to the recording signal, the block outputs e cops memory connected to respective inputs of the second block matching elements, one of which input element is connected the output OR.

SU., „1109930>

1 1109930 2