SU1109798A1

SU1109798A1 - Buffer storage

Info

Publication number: SU1109798A1
Application number: SU833575368A
Authority: SU
Inventors: Александр Александрович Протасеня
Original assignee: Protasenya Aleksandr A
Priority date: 1983-04-07
Filing date: 1983-04-07
Publication date: 1984-08-23

Description

Изобретение относитс к вычислительной технике, а именно к регистровым запоминающим устройствам. Известно буферное запоминающее устройство, содержащее адресный бло первый и второй Формирователи, регистры хранени информации, первую, вторую и третью группы элементов И-НЕ с одинаковым числом элементов И-НЕ в каждой группе, равным числу регистров хранени информации ClJ. Недостатком этого устройства вл етс низкое быстродействие. Наиболее близким к изобретению л етс буферное запоминающее устрой ство, содержащее регистры, в кгшдый из которых по первому входу может быть записано информационное слово через первый вход специальной чейки , соответствующий этому регистру, общей дл всех таких чеек кодовой шины приема информации по сигналу, поступающему на второй вход этой спе циальной чейки с выхода другой чейки, также соответствующей этому регистру, при наличии сигнала отсут стви информации, поступающего с пер вого выхода чейки, соответствующей маркерному разр ду этого регистра, на вход другой чейки,элемент ИЛИ и элементы И, причем через первый элемент ИЛИ с первых выходов че ек маркерного разр да, последующих регистров поступают сигналы отсутстви информации в этих регистрах, объединенные первым элементом И, на второй вход другой чейки, соответствующей первому регистру, котора формирует сигнал, поступаюащй на второй вход специальной чейки первого регистра, пропускающей по этому сигналу информационное слово дл записи в первый регистр, а также дл , осуществлени возможности считывани информационного слова из первого регистра при зан тых всех остальных регистрах со вторых выходов все чеек, соответствующих маркерному разр ду каждого из остальных регист ров, поступают сигналы зан тости, обьединенные вторым элементом И, через второй элемент ИЛИ на первый вход чейки, предназначенной дл транслировани сигнала обращени на второй вход первого регистра 23 Однако в известном буферном запоминающем устройстве, поскольку счи тывание информационных слов производитс последовательно из всех регист ров, отсутствует возможность выбороч ного считывани нужного информационного слова с заранее заданным номером , что сужает область его применени . Целью изобретени вл етс расширение области применени устройства путем осуществлени выборочного считывани информационного слова с заданным номером с одновременной записью в свободные регистры слова других информационных слов. Поставленна цель достигаетс тем, что в буферное запоминающее устройство , содержащее регистры слова. Первый и второй элементы ИЛИ, введены формирователь потенциального уровн , формирователь сигнала сброса , формирователь сигнала считывани , формирователь сигнала записи, элементы НЕ, элемент задержки, регистр данных, группы элементов И, группа элементов ИЛИ, триггеры, регистры номера слова и блоки сравнени , причем вход формировател сигнала записи вл етс входом записи устройства и соединен с входом первого элемента НЕ, выход которого подключен к первым входам триггеров, первый вход первого из элементов И первой группы соединен с выходом формировател потенциального уровн , а первый вход каждого последующего элемента И первой группы - с выходом предыдущего элемента И первой группы, выход формировател сигналов записи подключен к первым входам элементов И второй группы, второй вход каждого из которых соединен с первым выходом соответствующего триггера и входом первого элемента ИЛИ, третьи входы элементов И второй группы, кроме первого , подключены к выходам элементов И первой группы, второй вход кеикдого из которых соединен с вторым выходом соответствующего триггера, кроме последнего, выход каждого из элементов И второй группы подключен к тактовому входу одноименного регистра слова, вход сброса которого соединен с выходом одноименного элемента ИЛИ группы, а управл ющий выход - с вторым входом одноименного триггера и установочным входом одноименного регистра номера слова, выходы которого подключены к первому и второму входам соответствующего блока сравнени , а информационные входы - к выходам номера слова соответствующего регистра слова, информационный выход которого соединен с первым входом одноименного элемента И третьей группы, второй вход, которого подключен к выходу одноименного блока сравнени и первому входу одноименного элемента ИЛИ группы, вторые входы элементов ИЛИ группы соединены с выходом формировател сигналов сброса и входом сброса регистра данных, информационный вход которого подключен к выходу второго элемента ИЛИ, входы которого: соединены с выходами элементов И третьей группы, третьи входы блоков сравнени подключены к выходу формировател сигналов считывани и входу элемента задержки, выход которого соединен с входом считывани регистра данных, выход которого вл етс информационным вы ходом устройства, четвертые входы блоков сравнени объединены и вл ютс управл ющим Входом устройства управл ющие входы регистров номера слова соединены с выходом второго элемента НЕ, вход которого соединен с входом фор1«шровател сигнало считывани и вл етс входом считы вани устройства, индикаторным выходом и информационным входом которого вл ютс соответственно выход первого элемента ИЛИ и объединенные информационные входы регистров слова . На чертеже изображена функционал на схема предложенного устройства иапример, дл четырех регистров слова. Устройство содержит вход 1 записи информационный вход 2, вход 3 считывани , управл ющий вход 4, информационный 5 и индикаторный б выходы, формирователь 7 потенциаль ного уровн / формирователь 8 сигнала сброса, формирователь 9 сигнала записи, формирователь 10 сигнала считывани , регистры 11-14 слова, регистры 15-18 номера слова, регист 19 данных, блоки 20-23 сравнени , триггеры 24-27, первую группу элементов И 28-30, вторую группу элементов И 31-34, третью группу элементов И 35-38, первый элемент ИЛИ 39, группу элементов ИЛИ 40-43, вто рой элемент ИЛИ 44/ первый 45 и вто рой 46 элементы НЕ и элемент 47 аадержки . Максимальное число регистров 11слова , блоков 20-23 сравнени , регистров 15-18 номера слова, элементов ИЛИ 40-43 группы, триггеров 24-27, элементовИ 28-30, 31-34, 35 38 групп определ етс , временным установлением уровн логической едини цы на выходе последнего элемента И 30 первой группы. Устройство работает следуюищм образом. Информационное слово, в состав которого вход т разр д маркера, бай ты данных и разр ды номера слова, поступает параллельным двоичным кодом на вход 2. Длина всех записывае мых в устройство слов одинакова. Перед качсшом функционировани формирователь 8 по включению электр питани или от кнопки управлени фо мирует сигнал сброса, по которому в разр ды регистров 11-14 {включа и маркерный разр д) и разр ды регист ра 19 устанавливаютс в нулевое положение. С выхода формировател 7 уровень логической единицы, КОТОЕЯЛЙ отсутствует в течение всего времени функ ционировани устройства через элементы И 28-30 поступает последователь но на первый вход каждого из элементов И 32-34 при наличии уровн логической единицы на второй выходе каждого из триггеров 24-26 (на втором входе каждого из триггеров 24-27 в этом случае присутствует уровень логической единицы - значение маркерного разр да слова, поступающий с выходов регистров 11-14, указывающий на присутствие информационного слова в соответствующем из регистров 11-14) . Если в каком-либо из регистров отсутствует информационное слово, на его управл ющем выходе присутствует уровень логического нул / поступающий на второй вход соответствующего из триггеров 24-27, на первом выходе которого в этом случае - уровень логической:единицы, открывающий соответствующий аз элементов И 31-34 дл прохождени импульса записи с выхода формировател 9 на тактовый вход соответствующего регистра 11-14 а на первом выходе того же из триггеров 24-27 - уровень логического нул , закрывающий соответствующий из элементов И 28-30 дл дальнейшего прохождени уровн логической единицы с выхода формировател 7. Таким образом, по импульсу записи информационное слово с входа 2 записываетс только в первый свободный из регистров 11-14, если среди них имеютс свободные регистры. При этом во врем записи информационного слова в любой из регистров 11-14 на первый вход каждого из триггеров 24-27 через элемент НЕ 45 с входа 1 поступает инвертированный импульс записи (уровень логического нул ), запреща переключение всех триггеров 24-27 во врем записи, даже если в это врем происходит считывание информационного слова из какого-нибудь из регистров 11-14 и на его управл ющем выходе по вл етс уровень логического нул . Единичные сигналы с выходов триггеров 2427 поступают также через элемент ИЛИ 39 на выход б, присутствие сигнала на котором указывает на то, что в устройстве имеютс один или несколько свободных дл записи информационных слов регистров 11-14. Формирователь 9 формирует укороченный импульс записи (по переднему фронту сигнала с входа 1) с задержкой во времени относительно переднего фронта сигнала записи, равной времени установки в заблокированное состо ние триггеров 24-27 инвертирогванным сигналом записи (временна задержка элемента НЕ 45 плюс временные задержки элементов триггера, например , 24), но задний фронт импульса с выхода формировател 9. должен поThe invention relates to computing, namely to register storage devices. A buffer memory device is known that contains the address block of the first and second formers, information storage registers, the first, second and third groups of AND-NOT elements with the same number of AND-NOT elements in each group equal to the number of information storage registers ClJ. A disadvantage of this device is its low speed. The closest to the invention is a buffer storage device containing registers, in the first of which an information word can be written through the first input of a special cell corresponding to this register common to all such cells of the information code bus for the signal received on the second input of this special cell from the output of another cell, also corresponding to this register, in the presence of a signal without information from the first output of the cell corresponding to the marker p this register, the input of the other cell, the OR element and the AND elements, and the first element OR from the first outputs of the marker bit, the subsequent registers receive signals for the absence of information in these registers combined by the first AND element, to the second input of the other cell corresponding to the first register, which generates a signal, arriving at the second input of a special cell of the first register, passing an information word on this signal to write to the first register, as well as to realize the possibility of reading No information word from the first register when all other registers are occupied from the second outputs of all cells corresponding to the marker discharge of each of the other registers, signals are received, connected by the second element AND, through the second element OR to the first input of the cell intended for broadcasting signal access to the second input of the first register 23 However, in the known buffer storage device, since the reading of information words is performed sequentially from all registers, is absent RANDOM possibility Nogo reading desired information word with a predetermined number, which narrows the scope thereof. The aim of the invention is to expand the field of application of the device by selectively reading an information word with a given number while simultaneously writing other information words into free word registers. The goal is achieved by having a buffer storage device containing word registers. The first and second elements OR, the potential level generator, the reset signal generator, the read signal generator, the write signal generator, the NOT elements, the delay element, the data register, the AND groups, the OR group, the triggers, the word number registers and the comparison blocks, and the input of the recording signal generator is the recording input of the device and is connected to the input of the first element NOT, the output of which is connected to the first inputs of the flip-flops, the first input of the first And elements of the first group is connected to and the first input of each subsequent element AND of the first group - with the output of the previous element AND of the first group, the output of the recording signal generator is connected to the first inputs of the AND elements of the second group, the second input of each of which is connected to the first output of the corresponding trigger and input of the first the OR element, the third inputs of the AND elements of the second group, except the first one, are connected to the outputs of the AND elements of the first group, the second input of each one is connected to the second output of the corresponding trig Era, except for the last, the output of each of the elements of the second group is connected to the clock input of the same name register, the reset input of which is connected to the output of the OR element of the same name, and the control output is connected to the second input of the same name trigger and the output of the same name number register, outputs which are connected to the first and second inputs of the corresponding comparison block, and information inputs to the word number outputs of the corresponding word register, whose information output is connected to the first input m of the same name element of the third group, the second input, which is connected to the output of the same name comparison unit and the first input of the same element OR group, the second inputs of the OR elements are connected to the output of the reset signal generator and the reset input of the data register, whose information input is connected to the output of the second element OR, the inputs of which are connected to the outputs of the elements AND of the third group, the third inputs of the comparison units are connected to the output of the read signal generator and the input of the delay element whose output It is connected to the read input of the data register, the output of which is the information output of the device, the fourth inputs of the comparison blocks are combined and are the control input of the device, the control inputs of the word number registers connected to the output of the second element NOT, the input connected to the the read signal and is the read input of the device whose indicator output and information input of which are respectively the output of the first OR element and the combined information inputs of the register into words. The drawing shows the functional scheme of the proposed device and, for example, for the four word registers. The device contains a write input 1 information input 2, a read input 3, a control input 4, an information 5 and a display b outputs, a potential level generator 7 / reset signal generator 8, a write signal conditioner 9, a read signal conditioner 10, registers 11-14 words, registers 15-18 numbers of words, register 19 data, blocks 20-23 comparison, triggers 24-27, first group of elements And 28-30, second group of elements And 31-34, third group of elements And 35-38, first element OR 39, a group of elements OR 40-43, a second element OR 44 / first 45 and second 46 th element is not, and element 47 aaderzhki. The maximum number of word registers 11, blocks 20-23 comparisons, word registers 15-18, group OR elements 40-43, triggers 24-27, and group 28-30, 31-34, 35 38 groups is determined by temporary setting the level of logical unit tsy at the output of the last element And 30 of the first group. The device works as follows. The information word, which includes the marker bit, data bytes, and word number bits, is fed into input 2 by a parallel binary code. The length of all words written to the device is the same. Before functioning, the shaper 8, by switching on the power supply or from the control button, generates a reset signal, by which the bits of the registers 11-14 (including the marker bit) and the bits of the register 19 are set to the zero position. From the output of the former 7, the logical unit level, which is absent for the entire time of the device operation through the elements 28-28, goes to the first input of each of the elements 32-34 in the presence of the level of the logical unit at the second output of each of the triggers 24-26 (at the second input of each of the triggers 24-27 in this case there is a logical unit level - the value of the marker bit of the word, coming from the outputs of registers 11-14, indicating the presence of an information word in the corresponding ISTRY 11-14). If there is no information word in any of the registers, at its control output there is a logic zero level / arriving at the second input of the corresponding trigger 24-27, the first output of which in this case is the logic level: units opening the corresponding az elements 31-34 for the passage of a write pulse from the output of the imaging unit 9 to the clock input of the corresponding register 11-14, and at the first output of the same one of the flip-flops 24-27 a logical zero level closing the corresponding And 28-30 dL elements gave Our unit passes the level of the logical unit from the output of the generator 7. Thus, the recording word from input 2 is written to the first free of registers 11-14, if there are free registers among them. At the same time, during the recording of the information word in any of the registers 11-14, the first input of each of the flip-flops 24-27 through the element 45 from the input 1 receives an inverted write pulse (logic level zero), prohibiting the switching of all the flip-flops 24-27 during recording , even if an information word is being read from any of the registers 11-14 at this time and a logical zero level appears at its control output. Single signals from the outputs of the 2427 flip-flops also go through the OR element 39 to the output b, the presence of a signal on which indicates that the device contains one or several registers of information 11-14 that are free to write. The imaging unit 9 generates a shortened write pulse (on the leading edge of the signal from input 1) with a time delay relative to the leading edge of the recording signal, equal to the time when the triggers 24-27 are set to the locked state by the inverted recording signal (the time delay of the HE element 45 plus the time delays of the trigger elements , for example, 24), but the leading edge of the pulse from the output of the imager 9. must

времени совпасть с задним фронтом соответствующего сигнала на входе 1, tno которому был сформирован этот импульс записи. Запись информационного слова в любой из регистров 11-14 производитс по переднему фронту импульса записи, по заднему фронту этого же импульса информационное слово переписываетс в этом же регистре на его информационные выходы, таким, образом, при наличии информационного слова в каком-либо из регистров 11-14 на управл ющем выходе этого регистра присутствует уровень логической единицы, на информационном выходе - байты данных, на выходах номера слова - номер записанного в этом регистре информационного слова (информационное слово поступает в устройство параллельным двоичным кодом),time coincide with the falling edge of the corresponding signal at input 1, tno which this recording pulse was formed. The information word is written in any of the registers 11-14 on the leading edge of the recording pulse, on the falling edge of the same pulse, the information word is rewritten in the same register to its information outputs, thus, if there is an information word in any of the registers 11 -14 at the control output of this register there is a logical unit level, at the information output - data bytes, at the outputs of the word number - the number of the information word recorded in this register (the information word is received into a parallel binary code device),

При чтении данных из устройства с информационных выходов одного из регистров 11-14 часть информацион- , ного слова, содержаща только байты данных, через соответствующий из . элементов И 35-38 (при наличии уровн логической единицы на его втором входе) и элемент ИЛИ 44 поступает в регистр 19, куда записываетс по переднему фронту импульса, сформированного формирователем 10 по пе .реднему фронту сигнеша, поступающего с входа 3 с задержкой во времени, равной сумме временной задержки элемента НЕ 46 и времени установлени в .состо ние блокировки любого из регистров 15-18, при этом задний й)онт вновь сформированного импульса считывани должен совпасть с задним фронтом сигнала на входе 3,When reading data from the device from the information outputs of one of the registers 11-14, the part of the information word, containing only data bytes, through the corresponding from. elements 35-38 (in the presence of a level of logical units at its second input) and the element OR 44 enters register 19, where it is recorded on the leading edge of the pulse generated by the shaper 10 on the first front edge of the signal coming from input 3 with a time delay equal to the sum of the time delay of the element HE 46 and the time taken to establish the blocking state of any of the registers 15-18, while the back of the newly formed read pulse must coincide with the falling edge of the signal at input 3,

Этот вновь сформированный импульс считывани через элемент 47 задержки , где задерживаетс на врем , равное сумме временных задержек элемент ИЛИ 44, любого из элементов И 3538 и любого из блоков 20-23, поступает на вход регистра 19. По заднему фронту этого импульса байты данных в регистре 19 считываютс на выход 5.This newly generated read pulse through delay element 47, where the element OR 44, any of the AND 3538 elements and any of blocks 20-23, is delayed by the sum of the time delays, enters the input of the register 19. On the falling edge of this pulse, the data bytes in register 19 is read to output 5.

Значени маркера и номера информационного слова поступают на BXOJCN соответствующего из регистров 15-18, на выходах которого повтор ютс эти значени маркера и номера информационного .слова, байты данных которого поступают на соответствуюп ий изThe values of the marker and the number of the information word are fed to the BXOJCN corresponding to the registers 15-18, at the outputs of which these values of the marker and the number of the information word are repeated, the data bytes of which are sent to the corresponding from

элементов И 35-38. Код номера считы- ваемого информационного слова (параллельный двоичный код) с входа 4 поступает на четвертый вход каждого из блоков 20-23, где при наличии уровн логической единицы,поступающего с выхода формировател , происходит сравнение кода номера считываемого информационного слова с кодом номера информационного слова, записанного ранее в соответствующий регистр 11-14 (сравнение производитс во всех блоках 20-23 одновременно ) .elements and 35-38. The code of the number of the readable information word (parallel binary code) from input 4 goes to the fourth input of each of blocks 20-23, where, if there is a level of a logical unit coming from the output of the driver, the code number of the readable information word is compared with the code of the information word , previously recorded in the corresponding register 11-14 (the comparison is made in all blocks 20-23 at the same time).

При совпгщении номера слова в каком-либо изблоков 20-23 на его выходе по вл етс импульс логической единицы ( с длительностью, равной длительности импульса на выходе формировател 10), по переднему фронтуWhen a word number is matched in any of the slots 20-23, a logical unit pulse appears at its output (with a duration equal to the pulse duration at the output of the imaging unit 10) along the leading edge

которого открываетс соответствующий из элементов И 35-38 дл прохождени байтов данных с выхода соответствующего из регистров 11-14 на соответствующий вход элемента ИЛИ 44,which opens the corresponding of elements AND 35-38 for passing bytes of data from the output of the corresponding register 11-14 to the corresponding input of the element OR 44,

3 по заднему фронту которого через соответствуииций из элементов ИЛИ 40-43 и вход сброса устанавливаютс все разр ды (включа разр д маркера) соответствующего из регистров 11-14 данных. При этом в процессе считывани информационного слова из регистров 11-14 импульсов, поступающим с выхода элемента НЕ 46 на входы всех регистров 15-18 одновременно, блокируетс на врем считывани переключение регистров 15-18 (дл исключени вли ни процесса записи в какой-либо из регистров 11-14 на процесс считывани данных из других регистров 11-14).3 on the trailing edge of which, through the corresponding of elements OR 40-43 and the reset input, all bits (including the bit of the marker) corresponding to the data registers 11-14 are set. At the same time, in the process of reading the information word from the pulse registers 11-14, coming from the output of the element 46 to the inputs of all registers 15-18, the switching of the registers 15-18 is blocked for the time of reading (to eliminate the effect of writing to any of the registers 11-14 for reading data from other registers 11-14).

Таким образом, осуществл етс пр мой доступ при считывании информационного слова с заданным номером без сдвига всех информационных слов, хран щихс в устройстве, одновременноThus, direct access is made when reading an information word with a given number without shifting all the information words stored in the device, simultaneously

с записью в него новых информационных слов, что позвол ет примен ть предложенное устройство, например, дл буферизации данных, поступающих из различных датчиков в параллельном коде вместе с номером этого датчика или, например, дл ускорени обращени к оперативной пам ти.with the recording of new information words in it, which allows the use of the proposed device, for example, for buffering data from different sensors in parallel code together with the number of this sensor or, for example, to speed up access to the RAM.

Тёхнйко-эконокмческое преимущество предложенного устройства заключаетс в более широкой области егоThe three-eco-economic advantage of the proposed device lies in the wider area of its

применени по сравнению с известным.application compared with the known.

Claims

A BUFFER MEMORY DEVICE containing word registers, the first and second elements of OR, and the fact that, in order to expand the scope of the device by selectively reading an information word with a given number, a shaper is inserted into it potential level, reset signal shaper, read signal shaper, write signal shaper, NOT elements, delay element, data register> data, AND element group, OR element group, triggers, word number registers and comparison blocks, moreover, the input of the recording signal shaper is the recording input of the device and is connected to the Input of the first element NOT, the output of which is connected to the first inputs of the triggers, the first input of the first of the And elements of the first group is connected to the output of the potential level shaper, and the first input of each subsequent element And of the first group is with the output of the previous element AND of the first group, the output of the shaper of the recording signals is connected to the first inputs of the elements AND of the second group, the second input of each of. which is connected to the first output of the corresponding trigger and the input of the first OR element, the third inputs of the elements of the second group, in addition to the first, are connected to the outputs of the elements of the first group, the second input of each of which is connected to the second output of the corresponding trigger. last, the output of each of the AND elements of the second group is connected to the clock input of the word register of the same name, the reset input of which is connected to the output of the same element of the OR group, and the control output with the second input of the trigger of the same name and the installation input of the same name register of the word number, the outputs of which are connected to the first and the second inputs of the corresponding comparison unit, and information inputs - to the outputs of the word number of the corresponding word register, the information output of which is connected to the first input of the same name And the third element of § grup- nN, the second input is connected | to the output of the same block to the first input of the same name element-Qj ment OR group, the second inputs of the elements | f elements OR groups are connected to the output! a reset signal generator and an input g of a data register reset, the information input of which is connected to the output of the second OR element, the input of which is connected to the outputs of the AND elements of the third group, the third inputs of the comparison blocks are connected to the output of the read signal generator and the input of the delay element, the output of which is connected with the read input of the data register, the output of which is the information output of the device, the fourth inputs of the comparison units are combined and are the control input of the device, the control inputs of ISTRY number words are connected to output of the second NOT element, whose input is connected to the input of the sensing signals is input and reader, indicator information input and output of which are respectively output the first member. OR and combined information input registers words.