SU1086432A2 - Устройство дл управлени режимом обмена мажоритарно-резервированной системы - Google Patents

Устройство дл управлени режимом обмена мажоритарно-резервированной системы Download PDF

Info

Publication number
SU1086432A2
SU1086432A2 SU823502822A SU3502822A SU1086432A2 SU 1086432 A2 SU1086432 A2 SU 1086432A2 SU 823502822 A SU823502822 A SU 823502822A SU 3502822 A SU3502822 A SU 3502822A SU 1086432 A2 SU1086432 A2 SU 1086432A2
Authority
SU
USSR - Soviet Union
Prior art keywords
block
outputs
output
blocks
signal
Prior art date
Application number
SU823502822A
Other languages
English (en)
Inventor
Василий Дмитриевич Боев
Олег Иванович Якушев
Original Assignee
Военная Артиллерийская Ордена Ленина Краснознаменная Академия Им.М.И.Калинина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Артиллерийская Ордена Ленина Краснознаменная Академия Им.М.И.Калинина filed Critical Военная Артиллерийская Ордена Ленина Краснознаменная Академия Им.М.И.Калинина
Priority to SU823502822A priority Critical patent/SU1086432A2/ru
Application granted granted Critical
Publication of SU1086432A2 publication Critical patent/SU1086432A2/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

УСТРОЙСТВО ДЛЯУПРАВЛЕНИЯ РЕЖИМОМ ОБМЕНА МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЙ СИСТЕМЫ по авт. св. №744578, отличающеес  тем, что, с целью повышени  надежности устройства путем контрол  на наличие ложных сигналов 1, оно содержит блок прерывани , входы которого соединены с соответствующими выходами группы счетчиков сбоев и схемы сравнени , а выходы - с соответствующими входами группы .счетчиков сбоев и резервируемых блоков.

Description

СХ)
о
4
1
Изобретение относитс  к области вычислительной техники и может быть применено дл  контрол  работоспобности мажоритарно-резервированных систем, а также дл  управлени  режимом обмена между отдельными каналами (блоками) резервированных систем.
По основному aiBT.CB. № 744578 известно устройство дл  управлени  режимом обмена мажоритарно-резервированной системы, содержащее в каждом канале управл емый мажоритарный блок, соединенный с управл емыми мажоритарными блоками других каналов , группу счетчиков сбоев, запоминающий элемент и схему сравнени , входы которой соединены.с управл емым мажоритарным блоком, с выходом управл емого мажоритарного блока и с первыми выходами группы счетчиков сбоев, вторые выходы которых через запоминающий элемент соединены соответственно с входами управл емого мажоритарного, блока, вькоды схемы сравнени  подключены соответственно к входам группы счетчиков сбоев Cl 3.
Недостаток устройства заключаетс  в том, что оно не осуществл ет проверки на наличие ложных 1 на выходах одного или двух каналов мажоритарно Рвзервированной системы, вследствие этого при наличии ложной 1 на выходе одного из каналов ва других канала квалифицируютс  им как неисправные и исключаетс  обмен с ними информацией. При наличии ложной 1 на выходах двух любых каналов третий канал рассматривает  как неисправный, исключаетс  с им обмен и на выход мажоритарноезервированной системы проход т ожные 1.
Цель изобретени  - повышение надежности мажоритарно-р е з ер вированной системы.
Поставленна  цель достигаетс  тем, что в устройство дл  управлени  режимом обмена мажоритарно-резёрворованной системы введен блок прерывани , входы которого соединены с соответствующими выходами группы счетчиков сбоев и схемы сравнени , а выходы - с соответствующими входами группы Счетчиков сбоев и резервируемых блоков.
... На фиг. 1 представлена блок-схема мажоритарно-резервированной системы
864322
на фиг. 2 - схема устройства дл  управлени  режимом обмена мажоритарнорезервированной системы.
Мажоритарно-резервированна  сис5 тема (фиг. 1) содержит арифметические блоки 1, 2 и 3, управл емый мажоритарный блок 4, блок 5 управлени  режимом обмена и блок 6 мажоритарных св зей, построенный на уп10 равл емых мажоритарных блоках 4. Каждый из арифметических блоков 1, 2 и 3 содержит сумматор 7, блок 8 местного, управлени , первый 9, второй 10, третий 11 и четвертый 12 15 регистры, шины 13 занесени  первого числа в первый 9 и третий 11 регистры , шины 14 занесени  второго числа во второй 10 и четвертый 12 регистры , шину 15 сигнала Начало опера20 ции, шину 16 сигнала Конец операции , шины 17 выходов блока 5 управлени  режимо  обмена, шины 18 и 19 выходов соответственно .первого 9 и второго 10 регистров, ши25 ны 20 результата операции, выполненной блоками 1, 2 и 3, шины 21 сигналов с блока 8 местного управлени  на блок 5 управлени  режимом обмена об окончании очередного такта 30 проверки, шины 22 и 23 сигналов прерывани  с блока 5 управлени  режимом обмена на блоки 8 местного управлени  блоков 1, 2 и 3, шины 24, 25 и 26 результата суммировани  35 сумматоров 7 соответственно блоков 1, 2 и 3.
Устройство дл  управлени  режимом обмена мажоритарно-резервированной системы (фиг. 2) содержит 40 управл емый мажоритарный блок 4 и блок 5 управлени  режимом обмена. Управл емый мажоритарный блок 4 выполнен на элементах И 27-30, НЕ 31 и ИЛИ 32. Блок 5 управлени  режимом 45 обмена включает запоминающий элемент 33, блок 34 прерьшани , группу счетчиков 35 сбрев и схему 36 сравнени . Блок 34 прерывани  содержит элемент ИЛИ 37, счетчик 38 тактов про50 верки, элемент И 39 и дешифратор 40. Группа счетчиков 35 сбоев включает счетчики , а схема 36 сравнени  построена на элементе ИЛИ 42 и элементах запрета. Дешифратор 40 имеет выходы 44-48.
Устройство работает следующим образом.
Сигнал Начало операции, поступающий одновременно на шину 15 бло3 ков 1, 2 и 3, запускает блоки 8 ме ного управлени  на вьлолнение операции . Сигналы с блоков 8 местного управлени  проход т на первый 9, второй 10, третий 11, четвертый 12 регистры, сумматор 7 и устанавлива ют их в исходное состо ние. Далее блок 8 местного управлени  формиру ет сигналы, по которым занос тс  поступающие соответственно по шинам 13 и 14 коды первого и второго чисел в первый 9 и третий 11, второй 10 и четвертый 12 регистры. Далее по сигналам с блока 8 местного управлени  первое число с выхода 18 первого 9 регистра, а второе число с выхода 19 второго 10 регистра последовательно поступают на сумматоры 7. С выходов 24, 25 и 26 блоков 1, 2 и 3 результат суммироваНИИ поступает по шинам 24, 25 и 26 обмена на блок 5 управлени  режимом обмена и управл емый мажоритарный блок 4. При наличии на шинах 24, 25 и 26 кодовых сигналов О, а также в момент паузы между кодовыми сигналами элементы запрета схемы 36 сравнени  на выходе сигналов не вырабатывают . Счетчики сбоев 1 4 .наход тс  в таком состо нии, что с их левых выходов сигналы на запрещающие входы элементов запрета не поступают.- С правых выходов счетчиков 41:,-41, сбоев на запоминающий элемент 33 (например, многоустойчивьй триггер) поступают сигналы, которые удерживают его в cocto нии, обеспечивающем обмен всех трех блоков 1,2 и 3. При этом сигналы обмена проход т Через элементы И 27, 29 и 30 управл емого мажоритарного блока 4. При наличии на шинах 24„ 25 и 26 кодовых сигналов 1 устройство работает аналогично. В этом случае на разрешающие входы элементов 43i-43х запрета поступает сигнал с выхода элемента ИЛИ 42, а на запрещаю щие входы - сигналы, поступающие по шинам 24, 25 и 26, а также с выхода управл емого мажоритарного  блока 4. На выходах элементов 43i43 . сигналы отсутствуют. В таблице представлены сочетани  обнаруживаемых отказов в режиме обмена всех блоков 1, 2 и 3 (ситуации 1-6) и в режиме обмена двух бло 2 например блоков 2 и 3 (ситуаков ции 7-9). Дл  каждой ситуации .в 1-й строке таблицы указаны сигналы на выходах 24, 25 и 26 в рабочем режиме, а во 2-й и 3-й или только во 2-й - сигналы соответственно в 1-м и 2-м или только в 1-м тактах проверки. Если на выходе 24 блока 1 (ситуации 1) кодовый сигнал О, а на выходах 25 и 26 других - 1, то сигнал с элемента ИЛИ 42 поступает на разрешающий вход элемента 43 запрета и вызывает срабатывание последнего . В счетчике 41 фиксируетс  первый сбой. С целью проверки истинности кодовых сигналов на выходах 24, 25 и 26 сигнал с элемента 43 запрета поступает,кроме того,на элемент ИЛИ 37 блока 34 прерывани . С выхода последнего сигнал поступает н вход счетчика 38 тактов проверки и первьй вход элемента И 39, на второй вход которого подаетс  низкий уровень с выхода 23 счетчика 38 тактов проверки. .Сигнал через элемент И 39 не проходит. Счетчик 38 тактов проверки переводитс  в такое состо ние, что на его выходе 23 по вл етс  высокий уровень, а на выходе 22 остаетс  низкий, т.е. счетчик 39 тактов проверки переведен из состо ни  00 в состо ние 01. Уровни с выходов 23 и 22 блока 5 управлени  режимом обмена поступают на блоки 8 местного управлени . Работа каждого из блоков 8 местого управлени  организована таким образом , что перёд очередным тактом суммировани  анализируютс  сигналы на шинах 23 и 22 блока 5 управлени  режимом обмена. В ситуации 1 указанные сигналы соответствуют комбинации 01 - первому такту проверки работоспособности блоков 1, 2 и 3. В результате анализа блок 8 местного управлени  прекращает дальней- ; шее суммирование (устанавлива , например, дл  этого счетчик тактов , Суммировани  блоков 8 (не показан) в состо ние, соответствующее конечному числу тактов суммировани ) И организует режим проверки. Дл  этого сигналами с блока 8 в первый 9 регистр заноситс  код числа 101010.. .01, во второй 10 регистр - 110101..10, далее осуществл етс  последоваельное поразр дное суммирование. На S выходах 24, 25 и 26 должны быть в каждом такте суммировани  О. Если .в предыдущем рабочем такте (вызвавшем переход в режим проверки) на вы ходах 25 и 26 были истинные 1, а на выходе 24 блока 1 - ложньй О то на выходе элементов запрета сигналов в первом такте провер ки (п тактов суммировани ) не будет и в счетчике 41 остаетс  зафиксированный сбой блока 1. Через п тактов суммировани  блок 8 местного управлени  с учетом состо ни  01 выходов 23 и 22 блока 5 управлени  режимом не вырабатывает сигнал Конец операции на выходе 16, а вы рабатывает сигнал на выходе 21, пос тупающий на блок 5 управлени  режи мом и устанавливающий счетчик 38 тактов проверки в состо ние 10. По сигналам этой комбинации блок 8 местного управлени  организует второй такт проверки. В первый 9 регистр заноситс  код числа 10101..01 а во второй 10 регистр - 01010..10, и далее осуществл етс  последовательное поразр дное суммирование. На входах 24, 25 и 26 должны быть в кажгэм такте суммировани  1. При по влении во втором такте проверки (п тактов суммировани ) кодовых сигналов 1 на вьсходе элемента 43 запрета сигнал не вьтрабатываетс . По окончании п тактов сум мировани  во втором такте проверки также на выходе 16 не вырабатываетс  сигнал Конец операции, а на выходе 21 вырабатьшаетс  сигнал, который поступает на блок 5 управлени  режимом и устанавливает счетчик 38 тактов проверки в состо ние 00. Сигнал с выхода 49 счетчика 38 поступает на счетчик 41 сбоев и устанавливает его в исходно состо ние. Один сбой считаетс  случайным. Блок 8 местного управлени  с учетом анализа состо нии выходов 23 и 22. блока 5 управлени  режимом обмена организует дальнейшую работу суммирование поступивших ранее чисел . Дл  этого по сигналам с блока 8 местного управлени  первое число из третьего 11 регистра заноситс  в первый 9 регистр, а второе число из четвертого 12 - во второй 10 регистр, и далее осуществл етс  2 суммирование чисел . По окончании п тактов и при наличии комбинации 00 с блока 5 управлени  режимом обмена блок 8 местного управлени  вырабатывает на выходе 16 сигнал Конец операции. Результат операции фиксируетс  во втором 10 регистре и далее вьщаетс  через блок 6 мажоритарных св зей. Если же во втором такте проверки сигнал на выходе 24 блока 1 снова отсутствует (ситуаци  2) в любом такте суммировани , то элемент 43запрета вырабатывает сигнал, и в счетчике 41 фиксируетс  второй сбой. На левом выходе последнего по вл етс  сигнал, который подаетс  на запрещающий вход элемента 43 запрета , запреща  его срабатьгоание при поступлении последующих сигналов с элемента ИЛИ 42. На правом выходе счетчика 41 сигнал отсутствует . Состо ние запоминающего элемента 33 измен етс  таким образом, что запре1цаетс  обмен неработоспобного блока 1 с исправными блоками 2 и 3, т.е. запрещаетс  прохождение сигналов обмена через элементы И 29 и 30 управл емого мажоритарного блока 4 и блока 6 мажоритарных св зей (последний управл етс  также запоминающим элементом 33, цепи управлени  не показаны) .. Сигнал с выхода элемента 43 запрета поступает кроме того4через элемент ИЛИ 37 на счетчик 38 тактов проверки, перевод  его из состо ни  10 (второй такт проверки) в состо ние 00, и на первый вход элемента И 39, который закрыт по второму входу низким уровнем с выхода 23 счетчика 38 тактов проверки. Нулевые уровни с выходов 23 и 22 блока 5 управлени  режимом обмена поступают на блок 8 местного управлени  и анализируютс  последним перед каждым очередным тактом суммировани . В результате анализа прекращаетс  дальнейшее выполнение второго такта проверки (например, изменением состо ни  счетчика тактов суммировани  до конечного значени ). Блок 8 вырабатывает сигналы, по которым первое число заноситс  из третьего 11 в первый 9 регистры, второе число из четвертого 12 во вто рой 10 регистр, и далее осуществл етс  выполнение операции. По окончании п тактов суммировани  и при наличии кодовой комбинации 00 с блока 5 управлени  режимом обмена блок 8 местного управлени  вырабатывает сигнал Конец операции на выходе 16. Результат операции находитс  во втором 10 регистре и далее выдаетс  через блок 6 мажоритарных св зей, управл емый сигналами с шин 17 блока 5. Предположим, что на выходах 25 и 26 блоков 2 и. 3 ложные 1, а н выходе 24 блока 1 - истинньй О (ситуаци  3). Если в первом такте проверки снова на выходах 25 и 26 блоков 2 и 3 будут ложные 1 на лю бом из п тактов суммировани , то эл 43 запрета вырабатывает сигна мент 41 фиксируетс  второй В счетчике сбой (ложные сбои блока 1), на его правом выходе сигнал отсутствует, и с группы счетчиков 35 сбоев на де шифратор 40 схемы 34 прерывани  подаютсА сигналы, соответствующие ком бинации 0110. С элемента 43 запрета сигнал проходит через элементы ИЛИ 37 и И 39 (состо ние счетчика 38 тактов проверки 01 - первый такт проверки, на выходе 23 высокий уровень, открьюающий И 39 по втором входу) также на дешифратор 40 блока 34 прерывани . На выходе 48 дешифратора 40 по вл етс  сигнал, которьй устанавливает счетчики 4 Ц и 41д в исходное состо ние, а сигна с выходов 45 и 46 перевод т лы счетчики 41. и 412 запоминающий элемент 33 в состо ние, обеспечиваю щее запрет режима обмена исправного блока 1 с неисправными блоками 2 и 3, т.е. прохождение сигналов обмена через элементы И 27, 29, 30 Сигнал исправного блока 1 проходит через элемент И 28 управл емого мажоритарного блока 4 и блока 6 мажоритарных св зей. Счетчик 38 тактов проверки сигналом с элемента 43 запрета через ИЛИ 37 переводитс  из состо ние 01 в состо ние 00. Нулевые уровни с выходов 23 и 22 блока 5 управлени  режимом поступают на блок 8 местного управлени  и анализируютс  последним перед каждым очередным тактом суммировани . В результате анализа прекращаетс  дальнейшее выполнение первого и второго тактов 328 проверки. Блок 8 вырабатывает управл ющие сигналы, по котйрым первое число заноситс  из третьего 11 регистра в первый 9, второе число из четвертого 12 - во второй 10 регистр, и далее осуществл етс  суммирование. По окончании п тактов и при наличии кодовой комбинации 00 с блока 5 управлени  режимом обмена блок 16 местного управлени  на выходе 20 вьфабатывает сигнал Конец операции. Результат операции фиксируетс  во втором 10 регистре . Предположим, что на выходе 24 блока 1 кодовый сигнал 1, а на выходах 25 и 26 блоков 2 и 3 - О. Сигнал с элемента ИЛИ.42 поступает на разрешающие входы элементов 43о и 43,, запрета и последние срабатывают , фиксиру  в счетчиках 412 41j.первьй сбой блоков 2 и 3. Далее осуществл етс  проверка истинности кодовых сигналов на выходах 24, 25 и 26. Сигнал со схемы 36 сравнени  запускает блок 34 прерывани ; которьй переводит блоки 1, 2 и 3 в режим проверки. Пусть на выходе 24 блока 1 истинна  1, а на выходах 25 и 26 блоков 2 и 3 - ложные О (ситуаци  4). При по влении в первом такте проверки (п тактов суммировани ) на выходах 24, 25 и 26 всех трех блоков кодовых сигналов О состо ние элементов устройства не мен етс . Блок 8 местного управлени  с учетом состо ни  01 выходов 23 и 22 блока 5 управлени  режимом не вырабатывает на выходе 16 сигнал Конец операции, а вырабатывает на .выходе 21 сигнал, которьй устанавливает счетчик 38 тактов проверки в состо ние 10. Блок 8 местного управлени  ранее paccMOTj)eHHbiM образом организует второй такт проверки. Если во втором такте проверки на выходах 24, 25 и 26 всех блоков 1, 2 и 3 1, то сигналом с выхода 21 блока 8 местного управлени  счетчик 38 тактов проверки устанавливаетс  в состо ние 00. Сигналом с его выхода 49 счетчики 41, и 41- устанавливаютс  в исходное состо ние (один сбой считаетс  случайным). Нулевые уровни с выходов 23 и 22 блока 5 управлени  режимом обмена поступают на блок 8 местного управлени .
анализируютс , и блоки 1, 2 и 3 перевод тс  в рабочий режим, осуществл   выполнение операции.
Бели же во втором такте проверки на вькодах 25 и 26 блоков 2 и 3 снова будут кодовые сигналы О (ситуаци  5) на любом из тактов суммировани , то в счетчиках 41х, Alg фиксируетс  второй сбой, отсутствуют высокие уровни на их правых вькодах, и запоминающий элемент 33 переводитс  в состо ние, исключающее обмен исправного канала 1 с неисправными каналами 2 и 3. Сигнал исправного канала 1 проходит через элемент И 28 мажоритарного блока 4 и блока 6 мажоритарных св зей.
Сигнал с элементов 432 Ч апрта поступает,кроме того,через элемент ИЛИ 37 на счетчик 38 тактов .проверки, перевод  его из. состо ни  10 в состо ние 00, и на первый вход элемента И 39, который закрыт по второму входу низким уровнем с выхода 23 счетчика ,38 тактов проверки . Нулевые уровни с выходов 23 и 22 блока 5 управлени  режимом обмена поступают на блок 8 местного управлени , анализируютс , в результате чего прекращаетс  дальнейшее выполнение второго такта проверки, и блок 1 указанным образом переходи в рабочий режим.
Предположим, что на выходе 24 блка 1 ложна  1, а на выходах 25, 2 . блоков 2 и 3 - истинные О. В предыдущем рабочем такте (вызвавшем переход блоков 1, 2, 3 в режим проверки ) сигнал со схемы 36 сравнени  запустил блок 34 прерьгаани , элемент И 39 подготовлен к работе по второму входу высоким уровнем с выхода 23 счетчика 38 тактов проверки (состо ни  счетчика 01 первый такт проверки).
Если в первом такте проверки на выходе 24 блока 1 кодовый сигнал 1, а на выходах 25 и 26 блоков 2 И 3 - кодовый сигнал О (в любом из п тактов суммировани ), то сигнал с элемента ИЛИ 42 поступает на разрешающие, входы элементов 43, и 43- запрета, последние срабатывают и фиксируют в счетчиках 412 и 41д второй сбой блоков 2 и 3 (ложные сбои). С группы счетчиков 35 сбоев на дешифратор 40| блок 34 прерывани  подаютс  уровни.
соответствукицие комбинации 1000. Одновременно сигнал со схемы 36 сравнени  проходит через элементы ИЛИ 37, И 39 на дешифратор 40
5 блока 34 прерывани , сигнал с выхода 48 которого устанавливает счетчики в исходное состо ние, а сигнал с выхода 47 устанавливает счетчик 41 сбоев в состо ние, соотO ветствующее фиксации в нем второго сбо . Запоминающий элемент 33 переводитс  в состо ние, когда запрещаетс  обмен неработоспособного блока 1 с исправными блоками 2 и 3.
5 Обмен осуществл етс  через элемент И 27 управл емого мажоритарного блока 4, блока 6 мажоритарных св зей.
Счетчик 38 тактов проверки сигна0 лом со схемы 36 сравнени  переводитс  из состо ни  01 в состо ние 00. Нулевые уровни с выходов 23 и 22 блока 5 управлени  режимом обмена поступают на блок 8
5 местного управлени  и анализируютс  последним перед каждым очередным тактом суммировани . В результате анализа прекращаетс  дальнейшее выполнение первого и второго тактов
0. проверки и указанным образом (например , как в ситуации 3) исправные блоки перевод тс  в рабочий режим. Устройство в режиме обмена двух блоков, например блоков 2 и 3 (си5 туации 7-9), после отключени  блока 1 работает так же.
Например, в ситуации 9 элемент 43 запрета заблокирован высоким уровнем с левого выхода счетчиQ ка 41 сбоев и не реагирует на поступающие последук цие сигналы. Поэтому на первом такте проверки в счетчике 4Ь сбоев фиксируютс  два сбо  подр д блока 3, что квалифицирует , с  как отказ блока 2 типа ложна  1. С этой целью сигналом с выхода 48 дешифратора 40 счетчики . ус танавливаютс  в исходное положение, а затем сигналами с выходов 46 и 47 счетчики 4Ц и 41- перевод тс  в состо ние, соответствующее фиксации в них двух сбоев подр д. Запоминающий элемент 33 переводитс  в состо ние , запрещающее обмен неработоспособных блоков 2 и 1 (ранее отключенного ) с исправным блоком 3. Сигнал обмена проходит через элемент И 29 управл емого мажоритарного блока 4, блока 6 мажоритарных св зей. 11 Проверка исправности управл емого мажоритарного блока 4 производитс  так же. Блоки 1, 2 и 3 переход т в режим проверки. При неисправности (наличии на выходе ложных О) управл емого мажоритарного блока 4 на правом выходе счетчика 41 сбоев по вл етс  низкий уровень, который измен ет состо ние запоминающего элемента 33 таким образом, что элементы И 27, 28, 29, 30 не готовы к работе по одному из выходов, т.е. производитс  отключение управл емого мажоритарного блока 4, Дл  задани  различных режимов обмена программным или иным путем измен етс  состо ние запоминающего элемента 33. В этом случае вначале сигналами (цепи сигналов не показаны ) соответствующие счетчики 32 сбоев перевод тс  в состо ние, эквивалентное фиксации в них двух сбоев подр д того блока или тех блоков 1, 2 и 3, обмен с которым или с которыми предполагаетс  исключить. На правьЬс выходах соответствующих счетчиков 41 -4 К сбоев по вл ютс  сигналы, которые перевод т запоминающий элемент 33 -в состо ние, обеспечивающее тот или иной режим обмена. I. Таким -образом, введение в известное устройство схемы прерывани  позвол ет повысить надежность функционировани  мажоритарно-резервированной системы путем дополнительного контрол  на наличие ложных кодовых сигналов 1 и автоматической перестройки системы на исправные элементы при осуществлении непрерывного контрол .
108643214
13
Продолжение таблицы

Claims (1)

  1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ
    РЕЖИМОМ ОБМЕНА МАЖ0РИТАРН0-РЕЗЕРВИZ- ·
    РОВАННОЙ СИСТЕМЫ по авт. св. №744578, отличающееся тем, что, с целью повышения надежности устройства путем контроля на наличие ложных сигналов ”1, оно содержит блок прерывания, входы которого соединены с соответствующими выходами группы счетчиков сбоев и схемы сравнения, а выходы - с соответствующими входами группы .счетчиков сбоев и резервируемых блоков.
    4г7 SU 1086432
    1 1086432
SU823502822A 1982-10-25 1982-10-25 Устройство дл управлени режимом обмена мажоритарно-резервированной системы SU1086432A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823502822A SU1086432A2 (ru) 1982-10-25 1982-10-25 Устройство дл управлени режимом обмена мажоритарно-резервированной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823502822A SU1086432A2 (ru) 1982-10-25 1982-10-25 Устройство дл управлени режимом обмена мажоритарно-резервированной системы

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU744578 Addition

Publications (1)

Publication Number Publication Date
SU1086432A2 true SU1086432A2 (ru) 1984-04-15

Family

ID=21032860

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823502822A SU1086432A2 (ru) 1982-10-25 1982-10-25 Устройство дл управлени режимом обмена мажоритарно-резервированной системы

Country Status (1)

Country Link
SU (1) SU1086432A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство CGCP N744578, кл. G 06 F 11/18, 1978 (прототип). *

Similar Documents

Publication Publication Date Title
US5423024A (en) Fault tolerant processing section with dynamically reconfigurable voting
US4849979A (en) Fault tolerant computer architecture
US3829668A (en) Double unit control device
US4819205A (en) Memory system having memory elements independently defined as being on-line or off-line
GB2278697A (en) A majority circuit, a controller and a majority LSI
SU1086432A2 (ru) Устройство дл управлени режимом обмена мажоритарно-резервированной системы
US5440604A (en) Counter malfunction detection using prior, current and predicted parity
RU2029365C1 (ru) Трехканальная асинхронная система
SU1734251A1 (ru) Двухканальна резервированна вычислительна система
SU1727125A1 (ru) Устройство дл оперативной реконфигурации резервированной системы
SU744578A1 (ru) Устройство дл управлени режимом обмена мажориторно-резервированной системы
US7103274B2 (en) Cross-connect apparatus
RU2010315C1 (ru) Резервированная система
RU2767018C2 (ru) Способ функционирования комплексов средств автоматизации систем обработки информации и управления и устройство, его реализующее
JPS5911455A (ja) 中央演算処理装置の冗長システム
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
Lubaszewski et al. Reliable fail-safe systems
SU1656537A1 (ru) Устройство дл контрол дешифратора
SU1096768A1 (ru) Многоканальное устройство дл управлени переключением резерва
SU1080217A1 (ru) Резервированное запоминающее устройство
SU953639A1 (ru) Мажоритарно-резервированный интерфейс пам ти
SU1160415A1 (ru) Устройство дл контрол дешифратора
SU1718398A1 (ru) Устройство дл управлени реконфигурацией резервированной вычислительной систем
SU849219A1 (ru) Система обработки данных
SU1166119A1 (ru) Устройство дл контрол логических блоков