Изобретение относитс к импульсНой технике и может быть использова но в системах вычислительной техники , автоматике, в измерительных приборах и микроэлектронике. Известен импульсный :ключ с запоминанием сигнала управлени , содержащий первый и второй элементы ИПИ-НЕ, инвертор гаину коммутации, первый и второй выходы, параЛазные входы управлени П . Однако такой импульсный ключ характеризуетс недостаточными функциональными возможност ми, а именно , невозможностью прекращени коммутации при изменении сигнала управлений во врем действи коммутируемого импульса, а также сложность устройства. Наиболее близким тёхнинеск,им ре . шением к предлагаемому вл етс импульсиый ключ с за1 оминанием сигнал управлени , содержащий п ть элементов 11ПИ-НЕ, инвертор, вход кЬ.торого соединен с шиной коммутации, первый И второй выходы, парафазные входы управлени , соединенные соответственно с первыми входами первого и в рого элементов ИПИ-НЕ, выход второго элемента ЙЛИ-НЁ подключен к втор входам четвертого и п того элементо ИЛИ-НЕ, выход п того элемента ИЛИ-Н соединен с третьими входами первого и второго элементов ИЯИ-НЕ,.выход и соедин ен с третьими входами третьего, четвертого и п того .элементов ИЛН-НЕ, причем выходы третье го и четвертого элементов ИЛИ-НЕ со . динены соответственно с первым вхоjElOM четвертого элемента ИЛИ-НЕ, вто р« н входом первого элемента ИЛИ-НЕ .с в.tJOpым входом второго элемента ИЛ НБ, первым входом третьего элемента ИЛИ-НЕ второй вход которого подключен к выходу первого элемента ИЛИ-Н и к первому входу п того элемента ИЛИ-НЕ 2. Недостатком такого импульсного ключ.а вл етс сложность схемы. Цель изобретени - упрощени импульсного ключа. Поставленна цель достигаетс тем, что в импульсном ключе с запоминанием сигнала управлени , содержащем п ть элементов НЛИ-НЕ, инвертор , вход которого соединен с шиной коммутации, первый и второй выходы, пар фазные взводы управлени , соединенные соответственно с первыми вхо 15 . I . дами первого и второго элементов ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ подключен к вторым входам четвертого и п того элементов ИЛИ-НЕ, выход п того элемента ИЛИ-НЕ соединен с третьими входами первого и второго эле- . ментов ИЛИ-НЕ, выход инвертора соединен с третьими входами третьего, четвертого и п того элементов ИЛИ-НЕ причем выходы третьего и Четвертого элементов ИЛИ-НЁ соединены соответственно с первым входом четвертого элемента ИПИ-ПЕ, вторым входом первого элемента ИЛИ-НЕ и со вторым входон второго элемента ИЛИ-НЕ, первым входом третьего элемента ИЛИ-НЕ, второй вход которого подключен к выходу пер|Вого элемента ИЛИ-НЕ и к первому вхоцу п того элемента ИЛИ-НЕ, выход п того элемента ИЛИ-НЕ соединен с четвертыми входами третьего и четвертого элементов ИЛИ-НЕ, выходы которых . . -- вл ютс соответственно первым и вторым выходами импульсного ключа. На фиг. 1 и 2 представлены функциональна схема импульсного ключа и вр.еменна диаграмма его работы соответственно.. Импульсный ключ содержит п ть элементов ИЛ11-НЕ 1-5, инвертор 6, шину 7 коммутации, парафазные входы 8 и 9 управлени , первый и второй выходы 10 и 11. Вход инвертора 6 соединен с шиной 7 коммута101и. Парафазные входы 8 и -9 управлени соединены соответственно с первыми входами первого и второго элементов ИЛИ-НЕ I и 2, выход второго элемента ИЛИ-НЕ 2 подключен к вторым входам четвертого и п того элементов ИЛИ-НЕ 4 и 5. : Выход п того элемента ИЛИ-НЕ 5 соединен с третьими входами первого и второго элементов ИЛИ-ИЕ 1 и 2. . Выход инвертора 6 соединен с третьи lи входами третьего, четвертого и п того элементов ИЛИ-НЕ 3-5. Выходы третьего и четвертого элементов РШИ-НЕ -3 и 4 соединены соответственно с первым входом четвертого элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-НЕ 1 и с вторым входом второго элемента ИЛИ-НЕ 2, первым входом третьего элемента ИЛИ-НЕ 3, второй вход которого подключен к выходу первого элемента ШШ-НЕ 1 и к первому входу п того элементаИЛИ-НЕ 5, выход которого соединен с четвёртыми входа ш третьего и четвертого элемента ИЛИ-НЕТ и 4, выходы которых вл ютс соответственно первым и вторым выходам 10 и 11 нмпульсного ключа. Импульсный ключ работает следую щим образом. В исходном состо нии на шине 7 коммутацни, втором парафазном вход 9 управлени , на выходах первого, третьего, четвертого и п того элементов ИЛИ-НЕ 1,3-5 имеютс сигнал О , а на первом парафазном входе 8 управлени , выходах инвертора 6 второго элемента ИЛИ-НЕ 2 - сигналы 1. Поступающие по шине 7 коммутации импульсы вызывают срабатьгоание инвертора 6 и третьего элемента ИЛИ-НЕ 3 и на выходе .10 по вл ютс импульсы той же длительности, что и на шине 7 коммутации. При изменении сигнала на входе 8 с 1 на О и на входе 9 с О в момент присутстви импульса , на шине 7 коммутации происходит последовательное изменение , сигналов На вьпсоде второго элемента 2 ИЛИ-НЕ с I на О, на выходе п того элемента ИПИ-НЕ 5 с О на 1., и на выходе третьего элемента ИЛИ-НЕ 3 с 1 на О, что означает S прекращение действи коммутируемого импульса на выходах устройства при изменении парафазного сигнала управлени . В случае поступлени импульсов на шину 7 коммутации при значении парафазного сигнала управлени О г по входу 8, 1 - по входу 9, на выходе 11 по вл ютс импульсы с дКительностью , равной входным. Аналогично рассмотренному выше при изменении сигнала управлени иа входе 8 с О на 1 и на входе 9 с 1 На О во врем действи импульса на шине 7 коммутации последовательно измен ют выходные состо ни следующие элементы: первый элемент ИЛИ-НЕ 1 с I на О, п тый элемент 1ШИ-НЕ 5 с О на 1 и четвертый элемент ИЛИ-НЕ 4 с Ч на О, что также означает прекращение действи коммутируемого импульса на выходах устройства при изменении парафазного сигнала управлени . Технический эффект от использовани предлагаемого импульсного ключа с запоминанием сигнала управлени заключаетс в упрощении его схекы за счет уменьшени на два количества , по сравнению с известным, примененных логических элементов.The invention relates to a pulse technique and can be used in computer systems, automation, measurement devices and microelectronics. Pulse is known: a key with a memory of the control signal, containing the first and second elements of the IPD-NOT, the inverter, switching commutator, the first and second outputs, and the parallel control inputs P. However, such a pulse key is characterized by insufficient functionality, namely, the impossibility of stopping switching when the control signal changes during the operation of the switched pulse, as well as the complexity of the device. The closest tehninesk, im re. The proposed solution is a pulse key with a reminder control signal containing five 11PI-NOT elements, an inverter, the input of kb. the second is connected to the switching bus, the first AND second outputs, paraphase control inputs connected respectively to the first inputs of the first and the second elements of IPI-NOT, the output of the second element YLI-HE is connected to the second inputs of the fourth and fifth element OR-NOT, the output of the fifth element OR-N is connected to the third inputs of the first and second elements of the NRNI-NO, output and connected to the third the entrances of the third, fourth and fifth .elementov PLD-NO, and the outputs of the third and fourth elements of the NOR with. dinene respectively with the first input ELOM of the fourth element OR-NOT, the second p “n the input of the first element OR-NOT. with the upper input of the second element IL NB, the first input of the third element OR NOT the second input of which is connected to the output of the first element OR-N and to the first input of the fifth element OR NOT 2. The disadvantage of such a pulse key. is the complexity of the circuit. The purpose of the invention is to simplify the pulse key. This goal is achieved by the fact that in a pulse key with a control signal memorization containing five elements of NLI-NOT, an inverter whose input is connected to the switching bus, the first and second outputs, a pair of control phase arrests connected respectively to the first inputs 15. I. By the first and second elements OR NOT, the output of the second element OR NOT is connected to the second inputs of the fourth and fifth elements OR NOT, the output of the fifth element OR NOT is connected to the third inputs of the first and second elements. OR-NOT, the output of the inverter is connected to the third inputs of the third, fourth and fifth elements OR-and the outputs of the third and fourth elements OR-NOT are connected respectively to the first input of the fourth element IPI-PE, the second input of the first element OR NOT and with the second is the input of the second element OR NOT, the first input of the third element OR NOT, the second input of which is connected to the output of the first | VOY element OR NOT and the first input of the fifth OR element, the output of the fifth element OR NOT connected to the fourth the inputs of the third and fourth e items or NOT, the outputs of which. . - are, respectively, the first and second outputs of the pulse key. FIG. Figures 1 and 2 show the functional circuit of the pulse key and the time diagram of its operation, respectively. The pulse key contains five elements IL11-HE 1-5, inverter 6, switching bus 7, paraphase inputs 8 and 9 of the control, first and second outputs 10 and 11. The input of the inverter 6 is connected to the bus 7 by switching 101i. Paraphase inputs 8 and -9 of control are connected respectively to the first inputs of the first and second elements OR-NOT I and 2, the output of the second element OR-NOT 2 is connected to the second inputs of the fourth and fifth elements OR-NOT 4 and 5.: Output fifth the element OR NOT 5 is connected to the third inputs of the first and second elements OR-II 1 and 2.. The output of the inverter 6 is connected to the third l and the inputs of the third, fourth and fifth elements OR NOT 3-5. The outputs of the third and fourth elements RSHI-NOT-3 and 4 are connected respectively to the first input of the fourth element OR-NOT and the second input of the first element OR-NOT 1 and to the second input of the second element OR-NOT 2, the first input of the third element OR-NOT 3 The second input of which is connected to the output of the first element SH-NOT 1 and to the first input of the fifth element OR-NO 5, the output of which is connected to the fourth input W of the third and fourth element OR-NO and 4, whose outputs are respectively the first and second outputs 10 and 11 pulse key. The impulse key works as follows. In the initial state on the bus 7 of the commutation, the second paraphase control input 9, the outputs of the first, third, fourth and fifth elements OR NOT 1.3-5 contain the signal O, and the outputs of the inverter 6 of the second element OR-NOT 2 - signals 1. Pulses coming through switching bus 7 cause the triggering of inverter 6 and the third element OR NOT 3 and output .10 pulses of the same duration appear as on switching bus 7. When the signal changes at input 8 from 1 to O and at input 9 with O at the moment of the presence of a pulse, on the switching bus 7, a sequential change occurs, the signals at the output of the second element 2 OR NOT from I to O, at the output of the fifth element of the IPI- NOT 5 from O to 1., and at the output of the third element OR-NOT 3 from 1 to O, which means S the disconnection of the switched pulse at the outputs of the device when the paraphase control signal changes. In the case of the arrival of pulses on the switching bus 7 with the value of the paraphase control signal O g at the input 8, 1 - at the input 9, at the output 11 there appear pulses with an output equal to the input. Similarly to the above, when the control signal is changed from input 8 s O to 1 and input 9 s 1 On O during the pulse operation on the switching bus 7, the output states of the following elements are successively changed: the first OR-NOT element 1 I to O, the fifth element is 1WHY- NOT 5 from O to 1 and the fourth element is OR-NOT 4 from F to O, which also means the termination of the switching pulse at the outputs of the device when the paraphase control signal changes. The technical effect of using the proposed pulse key with the storage of the control signal is to simplify its span by reducing by two quantities, in comparison with the known, applied logic elements.