SU1029155A2

SU1029155A2 - Calibrated voltage source

Info

Publication number: SU1029155A2
Application number: SU813355150A
Authority: SU
Inventors: Александр Евгеньевич Волынский; Соломон Абрамович Рачин; Андрей Алексеевич Смирнов
Original assignee: Предприятие П/Я Г-4377
Priority date: 1981-11-23
Filing date: 1981-11-23
Publication date: 1983-07-15

Abstract

ИСТОЧНИК КАЛИБРОВАНЯИХ НА- j ПРЯЖЕНИЙ ПО авт. св« 943672., о «ч ли ч а юи и и б Т9М, что, с целью повышени точности в него введены i последовательно.включенные згшатчйк кода опорного напрйженй и второй преобрг19ователь кода во временной интервал, а выход послед ч него св зан с вторым входом матричного коммутатора.SOURCE OF CALIBRATING ON-JARTS BY Aut. St. “943672., o“ h and h and and b b T9M that, in order to improve accuracy, i sequentially included. Included the direct reference code and the second converter of the code in the time interval, and the output of the latter is associated with the second input of the matrix switch.

Description

Изобретение относитс к электротехнике , в частности к источникам калиброванных напр жений, и предназ начено дл использовани в электротехнических установках различного назначени . По основному авт.св.№ 943672 изй тен источник калиброванных напр жен содержащий регистр пам ти, преобразователь код-напр жение, аналоговый сумматор, преобразователь кода во временной интервал, блок опорного напр жени , два коммутатора, два преобразовател напр жени в ток, два ключевых элемента, матричный коммутатор, последовательно включенные первый и второй блоки интегрировани , блок управлени , в котор вход управлени устройства св зан с входом регистра пам ти, первый и второй выходы последнего подключены соответственно к входу преобразовател код-напр жение и входу преобразовател кода во временной интервал, первый и второй входы аналогового сумматора, соединены соо ветственно с выходом преобразовател код-напр жение и выходом второго бл ка интегрировани , первый вход первого коммутатора и второй вход второго коммутатора св заны с выходом аналогового сумматора и выходной клеммой, второй вход первого коммут тора и первый вход второго коммутатора соединены с выходом блока опор ного напр жени , выход каждого комм татора через последовательно включенные соответствующие преобразова тель напр жени в ток и ключевой элемент св зан с входом первого блока интегрировани , вход управлени каждого ключевого элемента соединен с соответствующим выходом матричного коммутатора, первый вход последнего подключен к выходу преобразовател кода во временной интервал , а входы управлени регист pa пам ти матричного коммутатора, второго блока интегрировани , объе диненные первые входы управлени Лервого и второго коммутаторов,объе диненные вторые входы управлени пе вого и второго коммутаторов и вход сброса первого блока интегрировани соединены с соответствующим выходом блока управлени fl7. I - . Недостатком известного устройства вл етс низка точность работы устройства. Целью изобретени вл етс повышение точности. Поставленна цель достигаетс тем, что в источник калиброванных напр жений введены последовательно включенные задатчик кода опорного напр жени и второй преобразовател кода во временной интервал, а выхо последнего подключен к второму вхо ду матричного коммутатора. На чертеже приведена структурна схема источника калиброванных напр жений . Источник калиброванных напр жений содержит последовательно включенные регистр пам ти 1, преобразователь код - напр жение 2 и аналоговый сумматор 3, первый преобразователь кода во временной интервал 4, вход которого подключен к второму выходу регистра пам ти 1, последовательно включенные первый и второй блоки интегрировани 5 и 6, блок управлени 7, первый и второй ключевые элементы 8 и 9, блок опорного напр жени 10, первый и второй преобразователи напр жени в ток 11 и 12, первый и второй коммутаторы 13 и 14, матричный коммутатор 15, последовательно включенные задатчик кода опорного напр жени 16 и второй преобразователь кода во временной интерг вал 17, Причем вход блока интегрировани 5 через ключевой элемент 8 св зан с выходом преобразовател 11, а через ключевой элемент 9 - с выходом преобразовател 12 выход блог ка интегрировани 6 соединен с вторым входом аналогового сумматора 3, первый вход коммутатора 13 и второй вход коммутатора 14 соединены с выходом аналогового сумматора 3, второй вход коммутатора 13 и первый вход коммутатора 14 соединены с выходом блока опорного напр жени 10, выходам коммутаторов 13 и 14 св заны соответственно с входами преобразователей 11 и 12, объединенные первые входы управлени коммутаторов 13 и 14 и объединенные вторые входы управлени данных коммутаторов подключены к соответствующим выходам блока управлени 7, выходы преобразователей 4 и 17 подключены соответственно к первому и второму входам матричного коммутатора 15, первый и второй выходы матричного коммутатора 15 св заны соответственно с входами управлени ключевых элементов 8 и 9, а входы управлени регистра пам ти 1,блока интегрировани б и матричного коммутатора 15,а также вход сброса блока интегрировани 5 соединен с соответствующими выходами блока управлени 7. Устройство работает следующим образом. По команде блока 7 входной код переписываетс в регистр 1, при этом на выходе преобразовател 2 устанавливаетс пропорциональное данному коду напр жение Е . Выходное напр жение сумматора 3 в произвольный момент времени определ етс выражением ), ЧЯ где ) - на р жение на выходе блока 6; дг Vl коэффициенты передачи cyMNiaTOpa, 3 по соответствующим входам. ПроцесЬ установлени выходного напр жени устройства носит итерационный характер и рсушествл етс в течение п циклов, а определение бло ком 5 в каждом цикле алгебраической суммы результатов интегрировани оп ного и выходного сигналов занимает два такта, во врем каждого из которых интегрируетс алгебраическа .. „ г - л сумма двух импульсных сигналов. Оди из указанных сйгнгшов представл ет собой последовательность, состо щую из 2 токовых импульсов, амплитуда которых пропорциональна .опорному напр жению Е,а длительность равна у- , где Tjj - длительность интер вала, пропорциональна входному коду регистра 1, а второй сигнал также вл етс последовательностью токовых импульсов, равномерно расставленных внутри интервала фиксированной длительности Т/2, амплитуда этих импульсов Пропорциональ на выходном/ напр жению Устройства и„, , ,п , а длительность обес печиваетс преобразователем 17, равной оп в соответствии с ко т . Е дом задйтчйка оп представл ющим отношение.реального опорного на пр жени (например напр жени кон-, кретного опорного стабилитрона)) к его номинальному значению. Перед началом первого такта 1-го цикла блок 7 производит сброс блока 5 и далее подключает входы преобразователей 11 и 12 через коммутаторы 13 и 14 к выходам соответственно блоков 3 и 10; после установлени на выходах преобразователей соот .ветствующих токов, Э 5, Ugjjj-L-1 и 21 «.E f где 5 и - коэ ффицис иенты передачи преобразователей 11 и 12, блок 7 через матричный коммутатор 15 подключает выз4оды преобразователей 17 и 4 к управл ющим входам ключевых элементов 8 и 9. В результате указанных операций на управл ющий вход.элемента 8 поступает последовательность временных интервалов длительности Тч 16, на управл ющий вход элемента 9 - последователь ность интервалов длительностьюТ /8 и на выходе блока 5 вырабатываетс пилообразное напр жение как отклик на алгебраическую сумму токовых импульсов , формируемых из выходных сигналов преобразователей.Результат данного интегрировани фиксируетс в блоке 5, а во втором такте блок Т обеспечивает через коммутаторы 13 и 14 подключение входов преобразователей 11 и 12 соответственно к вы- ходам блоков 10 и 3 и далее по окончании пеЕзеходных процессов установлени выходных токов преобразов.ателей 11 и 12 J-f/i Q..Jii- переключает матричный коммутатор 15 в состо ние , противоположное исходному, Цри этом элемент 8 периодически .. ключает выход преобразовател 11 к входу блока 5 на врем 1,)6, а элемент 9 периодически подключает выход преобразовател 12 к входу блока 5 на врем . Формируемый блоком 5 пи ообюазный выходной сигнал апгебраи ЛОООра мыи ишл « ,„rpt, тг.м ИНчески суммируетс с результатом ин тегрировани в первом такте.К концу ; второго .такта цикла напр жение на выходе блока 5 Т W Тх тч 1 Ъ % , .a-J, Н- ti-AlVETxY (а) где С - емкость интегрирующего кон-денсатора блока 5. К концу цикла выходное напр жение блока б достигает величины ; ati .i- U-,ti 3, U) где Т- посто нна времени интегрировани блока 6, а на выходе сумматора 3 в соответствии с (1) формируетс выходной сигнал устройства &buti --A),t,H- aU2i:n-U6b.xto3- % -5 Stol4Ci-lTrv+ET, гдеи У 1оЗ-11).,1.,-У1},и2ПоЗ исходное значеч ние сигнала на выходе суг матора 3. Аналогично прототипу требуем вы iTvTg j полнени услови и тогда, как можно показать, выходное напр жение устройства сходитс в течение нескольких циклов к установившемус значению JJL Т В предлагаемом устройстве, как и прототипе, бла,годар одновремент ому интегрированию алгебраической уммы двух токовых сигналов, пред- тавл юпшх опорное и выходное нар жение , уменьшаетс зар д интегриующего конденсатора- и, следовательо , снижено вли ние эффекта абсорбии на линейность выходной характеистики устройства; аналогично про 1029155/ The invention relates to electrical engineering, in particular to sources of calibrated voltages, and is intended for use in electrical installations for various purposes. According to the main autorum number 943672, a source of calibrated voltages containing a memory register, a code-voltage converter, an analog adder, a code converter in a time interval, a reference voltage block, two switches, two voltage converters, two key elements, matrix switch, sequentially connected first and second integration blocks, control block in which the control input of the device is connected to the memory register input, the first and second outputs of the latter are connected respectively to the input the code-voltage generator and the time converter interval of the code converter, the first and second inputs of the analog adder, are connected respectively to the code-voltage converter output and the output of the second integration block, the first input of the first switch and the second input of the second switch are connected to the output the analog adder and the output terminal, the second input of the first switch and the first input of the second switch are connected to the output of the reference voltage block, the output of each switch through the series connected The voltage to current converter and the key element are connected to the input of the first integration unit, the control input of each key element is connected to the corresponding output of the matrix switch, the first input of the last is connected to the output of the code converter in the time interval, and the control inputs of the matrix memory register the switch, the second integration unit, the combined first control inputs of the Lervy and the second switch, the combined second control inputs of the first and the second switch, and the reset input ervogo integration unit are connected to the corresponding output control unit fl7. I -. A disadvantage of the known device is the low accuracy of the device. The aim of the invention is to improve the accuracy. This goal is achieved by introducing in series of calibrated voltages a series-connected unit of the reference voltage code and the second code converter in the time interval, and the output of the latter is connected to the second input of the matrix switch. The drawing shows a schematic diagram of a source of calibrated voltages. The source of calibrated voltages contains serially connected memory register 1, converter code - voltage 2 and analog adder 3, the first code converter in time interval 4, the input of which is connected to the second output of memory register 1, the first and second integrated blocks 5 connected in series and 6, the control unit 7, the first and second key elements 8 and 9, the reference voltage unit 10, the first and second voltage converters 11 and 12, the first and second switches 13 and 14, the matrix switch 15, the follower The included reference code setpoint generator 16 and the second code converter to the time interface 17, the input of the integration unit 5 through the key element 8 connected to the output of the converter 11, and through the key element 9 to the output of the converter 12 output blog 6 of the integration 6 the second input of the analog adder 3, the first input of the switch 13 and the second input of the switch 14 are connected to the output of the analog adder 3, the second input of the switch 13 and the first input of the switch 14 are connected to the output of the reference voltage block 10, the outputs of the switches 13 and 14 are connected respectively to the inputs of the converters 11 and 12, the combined first control inputs of the switches 13 and 14 and the combined second control inputs of these switches are connected to the corresponding outputs of the control unit 7, the outputs of the converters 4 and 17 are connected respectively to the first and second inputs the matrix switch 15, the first and second outputs of the matrix switch 15 are connected respectively with the control inputs of the key elements 8 and 9, and the control inputs of the memory register 1, of the block are integrated b and the matrix switch 15 and integration reset input unit 5 is connected to the respective outputs of the control unit 7. The device operates as follows. At the command of block 7, the input code is rewritten to register 1, and the voltage E, proportional to this code, is established at the output of converter 2. The output voltage of the adder 3 at an arbitrary point in time is determined by the expression), where where is the output voltage of the block 6; dg Vl transfer coefficients cyMNiaTOpa, 3 according to the corresponding inputs. The process of establishing the output voltage of the device is iterative in nature and has been resolved for n cycles, and block 5 determining in each cycle the algebraic sum of the integration results of the output and output signals takes two ticks, during each of which the algebraic integration is integrated. l sum of two pulse signals. The one of the listed snigshov is a sequence consisting of 2 current pulses, the amplitude of which is proportional to the reference voltage E, and the duration is equal to y-, where Tjj is the interval duration proportional to the input code of register 1, and the second signal is also a sequence of current pulses uniformly spaced within an interval of a fixed duration T / 2, the amplitude of these pulses Proportional power on the output / voltage of the Device and ",, n, and the duration is provided by the converter 17, equal to op in accordance with ko t. It is a home based on the ratio of a real reference to the voltage (for example, the voltage of a specific reference Zener diode)) to its nominal value. Before the start of the first cycle of the 1st cycle, block 7 resets block 5 and then connects the inputs of converters 11 and 12 via switches 13 and 14 to the outputs of blocks 3 and 10, respectively; after the corresponding currents are established at the transducer outputs, E 5, Ugjjj-L-1 and 21 ".E f where 5 and are transmission coefficients of the transducers 11 and 12, block 7 through the matrix switch 15 connects the transducer outputs 17 and 4 to the control inputs of the key elements 8 and 9. As a result of these operations, the control input of the element 8 receives a sequence of time intervals of duration PT 16, the control input of element 9 contains a sequence of intervals of duration T / 8 and a sawtooth voltage is generated at the output of block 5 e as a response to the algebraic sum of current pulses generated from the output signals of the converters. The result of this integration is fixed in block 5, and in the second cycle the block T provides via switches 13 and 14 the connection of the inputs of converters 11 and 12 respectively to the outputs of blocks 10 and 3 and then, after the end of the neo-run-out process of establishing the output currents of the converters 11 and 12, Jf / i Q..Jii switches the matrix switch 15 to the state opposite to the initial one, where the element 8 periodically switches on the output ers 11 to the input of block 5 at time 1) 6 and the member 9 periodically connects the output 12 to the input transducer unit 5 at the time. Formed by the block 5 pi oobyous output signal of the LOOOraMy ishl and “rpt, tg.m. Inically it is summed up with the result of integration in the first cycle. To the end; second cycle cycle voltage at the output of the block 5 T W Tx tch 1 b%, .aJ, Htti-AlVETxY (a) where C is the capacity of the integrating capacitor of the block 5. By the end of the cycle, the output voltage of the block b reaches ; ati .i U-, ti 3, U) where T is the constant integration time of block 6, and at the output of adder 3, according to (1), the output signal of the & buti --A device is generated, t, H- aU2i : n-U6b.xto3-% -5 Stol4Ci-lTrv + ET, where U1R-11), 1., - U1}, and 2PoZ the original value of the signal at the output of the matrix 3. As in the prototype, you require iTvTg j to complete the condition and then, as can be shown, the output voltage of the device converges for several cycles to the steady state value of JJL T In the proposed device, as well as the prototype, bla, goar, simultaneously integrate the algebraic umma Vuh current signals pre- Tavlya yupshh supporting bunks and the output voltage decreases Integra kondensatora- charge and, consequently, reduced effect on linearity effect ABSORB harakteistiki output device; similarly about 1029155 /

тотипу выходное напр жение устройст-номинальную градуировочну о характе-ва не зависит также от крутизны пре -ристику и позвол ет избавитьс отTotipu the output voltage of the device — nominal calibration of the characterization — also does not depend on the slope of the transistor and allows to get rid of

образовани напр жений в соответст-нестабильного мдсзитабного преобразо the formation of voltages in the appropriately-unstable mbsittable transformation

вуюадие токи и определ етс лишь опор-вател в блоке опорного напр жени .Vuyadi currents and is determined only by the support in the voltage reference block.

ным напр жением и отношением длитель-Последнее.дает возможность повыситьlong-last-lasting ratio gives the opportunity to increase

ностей временных интервалов, т.е. 5точность, устройства в целом, а такпредлагаемое устройство не ухудшаетже исключить из его состава дорогони линейности, ни масштаба прототи-сто щее прецизионное изделие (напа ,пример резистивный делитель, вы-time intervals, i.e. 5 accuracy, the device as a whole, and the proposed device does not worsen even to exclude from its composition the expensive linearity or the scale of the prototypical precision product (napa, for example, a resistive divider, high

Однако, как следует из изложен-полненный по печатной технологии)However, as follows from the stated-filled by printing technology)

ного, предлагаемое устройство, в 10и снизить себестоимость источникаdevice, the proposed device in 10 and reduce the cost of the source

отличие от прототипа, обеспечиваеткалиброванных напр жений.Unlike the prototype, it provides calibrated voltages.

Claims

SOURCE OF CALIBRATED ON-] YARNINGS by ed. St. No. 943672., Of course, in order to improve accuracy, they included ί sequentially included reference voltage code adjuster and a second code converter into the time interval, and a trace came out · 'of it connected with the second input of the matrix switch.

»_SU _{n <} > 1029155