SU1027639A1 - Устройство дл дискретной регулировки фазы - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ДИСК- . РЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ, содержащее первый, второй и третий tJK -триггеры , счетчик и элемент блокировки, причем 3 гвходы второго и третьего ОК -триггеров соединены с шиной ло- . рической единицы устройства, К-входы второго и третьего JK -триггеров подключены соответственно к пр мому и инверсному выходам первого JK -триггера , а пр мые выходсд второго и третьего ЗК -триггеров соединены с соответствующими попарно объединенными первыми и вторыми Э и К-входами первого , DK -триггера, С-вход которого подключен к С -входу счетчика и к шине синхронизации устройства, а пр мой выход первого ЗК -триггера подключен к управл ющему входу счетчика , выход которого соединен с выходной шиной устройства, о т л ичающеес  тем, что, с целью повышени  быстродействи  при (Сдвиге фазы нг1 несколько дискретов, в него введены два RS-триггера и два элемента И, причем S-входы первого и .второго Я5-триггеров соединены соответственно с шинами исключени  и добавлени  устройства, R -входы первого и второго ЯS -триггеров подключены к выходу элемента блокировки , пр мые выходы первого и второго R9 -триггеров соединены с S -входами соответственно второго и .третьего ЛК -триггеров, С-входы которых подключены к выходам соответственно первого и второго элементов И,, пр мые выходы второго и третьего К-триггеров .подключены .к первым входам соответственно первого и второго элементов И, инверсные выходы второго и третьего tJK -триггеров соединены соответственно с первым и вторым входами элемента блокировки, вторые входы первого и второго элементов И подключены к третьему входу элемента блокировки и к шине синхронизации устройства, червертый вход элемента блокировки соединен с управл ющей шиной устройства. 2. Устройстцр по п. 1, отличающеес  тем, что элемент блокировки содержит элементы ИЛИ д И, делитель с переменным коэффициентом делени , дешифратор переполнени  1Ь-4 О причем первый и второй входы элемента ИЛИ соединены соответственно с SD первым и вторым входами элемента (блокировки, выход элемента ИЛИ подключен к первому входу элемента И, .. второй вход которого с.оединен с трег :. тьим входом элемента блокировки, вы-, .ход элемента И подключен к первому входу делител  с переменным коэффициен том делени , второй вход которогр соединен с четвертым входом элемента блокировки, а выход делител  с переменным коэффициентом делени  подключен к .входу дешифратора переполнени , выход которого соединен с выходом элемента блокировки.

Description

Изобретение относитс  к импульсной техннке и может быть использовано , в частности, в системах цифровой обработки сигналов.

Известны устройства дискретной регулировки фазы, содержащие счетчик , схему сравнени  кодов и схему задани  кода. Изменение фазы выходных импульсов достигаетс  изменением кода в схеме задани  кода tlj.

Недостатком известных устройств  вл етс  низкое быстродействие, обусловленное значительной задержкой . срабатывани  сложной логической схемы сравнени  кодов, что не позвол ет реализовать устройство с быст родействием, максимально достижимым при выбранной элементной базе.

Наиболее близким к предлагаемому  вл етс  устройство дискретной регулировки фазы, содержащее три ЗК. -триггера/ счетчик, элемент блоКировки L2I.

:Недостаток такого устройства состоит в невысоком быстродействии. Так, сдвиг фазы на Y дискретов устройство производит за врем  1Гсде) Зи1 где Тца период следовани  синхрсимпульс ов; И - целое i положительное число.

Цель изобретени  - повышение бы-стродействи  при сдвиге фазы на несколько дискретов.

Поставленна  цель достигаетс  тем, что в устройство дл  дискретной регулировки фазы, содержащее первый,, второй и третий ЭК -триггеры, счетчик и элемент блокировки, причем 3 -входы второго и третьего ЭК -триргеров соединены с шиной логической единицы устройства, К -входы второго и третьего К .-триггеров подключены соответственно к пр мому и инверсному выходам первого ЭК -триггера, а пр мые выходы второго и третьего Ж -триггеров соединены с соответствующими попарно объединенными первыми и вторыми Э и К -входами первого Ж -триггера, С-вход которог подключен к С-входу счетчика и шине синхронизации устройства, а пр мой выход первого ЗК -триггера подключен к управл ющему входу счетчика , выход которого соединен с выхоной шиной устройства, введены два RS -триггера и два элемента И, причем :.-входы первого и второго RS -триггеров соединены соответственно с шинами исключени  и добавлени  устройства, R-входы первого и второго R.S.-триггеров подключены к выходу элемента блокировки, пр кые выходы первого и второго R5 -триггеров соединены с 5 -входами сортветственно второго и третьего -триггеров, С-входы которых подключены к выходам соответственно первого и второго элементов И, .пр кие выходы второго и третьего К -тригг;еров подключены к первым вхддам соответственно первого и второго элементов И, инверсные выходы второго и третьего JK -триггеров соединены соответственно с первым и вторым входами , элемента блокировки, вторые входы первого и второго элементов И подключены к третьему-входу элемента блокировки и шине синхронизации устройства, четвертый вход элемента блокировки соединен с управл ющей шиной устройства.

При этом элемент блокировки содержит элементы ИЛИ, И, делитель с переменным коэффициентом делени  и дешифратор переполнени , причем первый и второй входы элемента ИЛИ соединены соответственно -с первым и вторым входами элемента блокировки, выход элемента ИЛИ подключен к перво1 входу элемента И, второй вход которого соединен с третьим входом элемента блокировки, выход элемента И подключен к первому входу делител  b переменным коэффициентом делени второй вход которого соединен с четвертым входом элемента блокировки, а выход делител  с переменным коэффициентом делени  подключен к входу дешифратора переполнени , выход которого соединен с выходом элемента блокировки, .

На фиг, 1. показана блок-схема, устройства) на фиг, 2 - блок схема элемента блокировки; на фиг, 3 временные диаграммы работы устройства .

Устройство содержит первый DK -триггер 1 и счетчик 2, второй и третий ЗК -триггеры 3 и 4 , пр мые выходы которых соединены соответственно с первыми и вторыми 3 и К -входами первого ЭК- -триггера 1, а инверсные выходы - с первым и вторым входами элемента 5 блокировки соответственно, выход которого подключен к R-входам первого и второго R.S -триггеров 6 и. 7, выходы которых подключены к S -входамвторого и третьего ЭК -триггеров 3 и 4 вторые входы первого элемента 8 И и вторые элементы 9 И подключены к шине синхронизации устройства и.объединены с третьим входом элемента 5 блокировки, с С -входами счетчика 2 и первого DK -триггера 1 пр мой выход которого подключен к управл ющему входу счетчика 2 и к КТВХОДУ второго ЗК -триггера 3, инверсный выход первого ЭК -триггера 1 .соединен с К, -входом третье го ЭК-триггера 4, первые входы первого и второго элементов 8 и 9 И подключены к пр мым выходам второго и третьего DK -триггеров 3 и 4 соответственно , выходы первого и второго элементов 6 и 9 подключены к С-входам второго и третьего DK -триггеро 3 и 4, . Э-входы которых соединены с шиной логической 1, S входы первого и второго Ra -триггеров 6 и 7  вл ютс  соответственно шинами Исключение и Добавление устройства , четвертый. вход элемента5 блокировки  вл етс  управл ющей шиной устройства, на которую поступает информаци  о количестве дискретов , на которые необходимо сдвинуть фазу, выход счетчика 2  вл етс  выходом устройства. На фиг. 2 представлен один из возможных вариантов построени  элемента 5 блокировки,который включает в себ  последовательно соединенные элемент 10 ИЛИ, элемент 11 И, де литель 12 с переменным, коэффициентом делени  и дешифратор 13 переполнени  , причем первый и второй входы элемента 10 ИЛИ  вл ютс  первым и вторым входами элемента 5 блокировки, второй вход элемента 11 И  вл етс  третьим входом элемента 5 блокировки, второй (управл ющий) вход делител  12  вл етс  четвертым входом элемента 5 блокировки, выход дешифратора 13  вл етс  выходом .элемента 5 блокировки. Устройство работает следукжщм образом. На С-входы первого ЗК -триггера 1 и счетчика 2, вторые входы первого и второго элементов 8 и 9 И и третий вход элемента 5 блокиров ки поступают синзфоймпульсы (фиг.Зо) В исходном состо нии на пр мых выхо дах первого и второго Я.5-триггеров б и 7 присутствуют логические О. При этом на пр мых выходах второго и третьего К -триггеров 3 и 4 присутствуют логические 1, раз решающие переключение первого ЭК -триггера 1, и устройство работ ет , как обычный счетчик с коэффициентом делени  2 , где .Кеч -коэф фициент делени  счетчика 2 (фиг. 3 и 4, где К 2). При подаче на шину исключени  ус ройства Гфиг. 35} отрицательного импульса на пр мом выходе первого R5 -триггера б устанавливаетс  логический уровень 1 (,фиг. Зй и пе вый 1JK -триггер 3 начинает уйравл т с  по своим iJ , К и С-входам. На Э -входе второго ЭК -триггера 3 пос то нно присутствует логическа  1. С выхода элемента 5 блокировки на R -вход первого R -триггера 6 пос тупает логическа  1. Первый К -триггер 1 периодически измен ет свое состо ние (фиг. ) и, когда сигнал на его пр мом выходе принима ет значение 1, второй -триггер 3 следующим синхроимпульсом переводитс  в состо ние О (фиг. Зг) . Од новременно в состо ние О переводи . с  первый ЭК -триггер 1 и закрывае с  первый элемент 8 И. Очередной синхроимпульс не измен ет состо ни  первого и второго ЗК -триггеров 1 и 3 и счетчика-2 (фиг. 3,г. ,а)/ так как на С -вход второго ЭК -триггера 3 синхроимпульсы не поступают, . на 3 и К -входы первого ЭК -триггера 1 подан логический О с пр мого выхода второго UK -триггера 3, а nav управл ю1ций (,) вход счетчика 2 логический .О с пр мого выхода первого ЛК -триггера 1. Логическа  1, присутствующа  на инверсном выхрде второго ЭК -триггера 3, поступает на первый вход элемента 5 блокировки, на выходе которого по вл етс  логический О с задержкой, равной viT,,, (.Фиг. 3), где И - количество дискретов, на которое необходимо сдвинуть фазуу Трц- период синхроимпульсов. Этот сигнал подаетс  на R -вход первого R -триггера б и переводит его в состо ние О (фиг. 3. При этом на -вход втброго DK -триггера 3 поступает логический О, устанавливаюодай второй tJK-триггер 3 в состо ние 1 (фиг. З,), одновременно на выходе элемента 5 блокировки по вл етс  логическа  1 (фиг.з4) и открываетс  первый элемент 8 И.. Работа элемента 5 блокировки происходит следующим образом. При установке второго К -триггера 3 в состо ние О после прихода отрицательного импульса на шину Исключение устройства-{фиг .ЗбТ логическа  1, поступакица  с инверсного выхода второго 3 К -триггера 3 через элемент 10 ИЛИ, открывает элемент 11 И, вследствие чего на первый (счетный) вход делител  12 начинают поступатьсинхроимпульсы,, на второй (управл юйщй) вход делител  12 поступает код, соответствующий числу дискретов, на котор ле необходимо сдвинуть фазу входного сигнала . Этот код может вырабатыватьс , например, в ЦВМ. В качестве делител  12 можно использовать счетчик с начальной установкой. Сигнаш нА выходе дешифратора 13, который может представл ть собой элемент И-НЕ, по вл етс  в момент переполнени  делител  12. - При установке второго ЭК -триггера 3 в состо ние 1 (фиг. Зг) после по влени  сигнала на выходе элемента 5 блокировки устройство возвращаетс  в исходное состо ние и работает как обычный счетчик. Таким образом, в результате подачи на шину Исклю ение устройства отрицательного импульса (фиг. 3) ф«за выходного сигнала счетчика 2 измен етс  (замедл етс ) на 2.7си фиг. за) ., При подаче на шину ЙЬбавление устройства отрицательного импульса на пр мом выходе, второго R5 -триггера 7 устанавливаетс  логически уровень 1 (фиг. зж) и третий по К управл ть пр своим э, к и С-входам. На : -входе третьего -триггера 4 то нно присутствует логическа  1 С выхода элемента 5 блокировки на R -вход второго RS -триггера 7 поступает логическа  1 (фиг 3d 1 пери дич;ски измен ет свое состо ние (фиг. 3-V) когда сигнал на его инверсном в™ принимает значение 1, третий сомпо следующим синхроимпу сом переводитс  в состо ние О 1Фиг. ЗИ}. Одновременнб закрываетс ВТОРОЙ элемент 9 И и первый :JK -тр У®Р переходит в состо ние Г{фиг . Очередной синхроимпульс не измен ет состо ни  первого тсиг гера 1 (ФИГ. , так каПа его -, ;. ., Ч- - -а// ал KdK на ( J и к-входы подан логический J И Л «,- .. . i. выхода третьего UK -триггера 4 не измен ет состо ни  третьего%к- ри гера 4, так как Hai его С-вход не поступают синхроимпульсы, но в то же врем  измен ет состо ние счет ика 2 (ФИГ. за), так как на гиКс:;:Г..1 °« поступаеГ овогГВГ-триг ерГь° °« Логическа  1, присутствующа н инверсном выходе третьего /К -Диггера 4, поступает на второй вход элемента 5 блокировки, на выходе которого по вл етс  сигнал О с опережением, равным иТои . Этот сигнал подаетс  на R -вход второго Ж -триггера 7 и переводит его в состо ние О (фиг. 3:). При этом на 5-вход третьего. :ж -триггера 4 поступает сигнал логического 0 устанавливающий его в состо ние 1 (фиг. Зк;. Одновременно на выходе . -.,,. -«пивуеменно на выходе элемента 5 блокировки устанавли аэлемента 5 бллкиг,г.т,„„ выходе етс  состо ние 1 (фиг. 3d) При установке третьего : } -триггера 4 в состо ние 1 устройств oaRo r исходное состо ние и работает как обычный счетчик тт. Образом, в результате подачи на шину Добавление устройства с отрицательного импульса фаза выходного .сигнала счетчика 2 (фиг За) измен етс  (ускор етс ) на iTcff K Врем , необходимое да  сдвига Фазы на и дискрет.ов,, полностью определ етс  частотой синхроимпу тьсов мом (2)Тси в предлагаемом устройстве (фиг. 3%. ,и) и в известном, выигрыш в быстродейс cTpolcTBo: Sef вГи;р1--°-:-„г: УСТРОЙСТВОМ. Выигрыш возрастает Увеличением , , стрем сь к 3 KJ том предлагаемое устройство облаает быстродействием, максимально еализуемым ПРИ выбранной д1льн; А быстродействием oSSS , ованных управл ющих сигналов

Claims (2)

1. УСТРОЙСТВО ДЛЯ ДИСК- . РЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ, содержащее первый, второй и третий 7К -триггеры, счетчик и элемент блокировки, причем 3 -входы второго и третьего □К -триггеров соединены с шиной ло- . вической единицы устройства, К -входы второго и третьего ЭК -триггеров подключены соответственно к прямому й инверсному выходам первого ЭК -триггера, а прямые выходы второго и третьего ЭК -триггеров соединены с соответствующими попарно объединенными первыми и вторыми 7 и К-входами первого , ЭК -триггера, С-вход которого подключен к С -входу счетчика и к шине синхронизации устройства, а прямой выход первого ЭК -триггера подключен к управляющему входу счетчика, выход которого соединен с выходной шиной устройства, о т л ичающееся тем, что, с целью повышения быстродействия при Сдвиге фазы на несколько дискретов, в него введены два RS -триггера и два элемента И, причем £-входы первого и второго RS- триггеров соединены соответственно с шинами исключения и добавления устройства, R -входы первого и второго RS -триггеров под ключены к выходу элемента блокировки, прямые выходы первого и второго RS -триггеров соединены с £ -входами соответственно второго й ..третьего ЭК -триггеров, С-входы которых подключены к выходам соответственно первого и второго элементов И,. прямые выходы второго и третьего 7К-триггеров подключены к первым входам соответственно первого и второго элементов И, инверсные выходы второго и третьего ЭК -триггеров соединены' соответственно с первым и вторым входами элемента блокировки, вторые входы первого и второго элементов И подключены к третьему входу элемента блокировки и к шине синхронизации S устройства, червертый вход эдемен- ® та блокировки соединен с управляющей шиной устройства.

2. Устройстцр по π. 1, отличающееся тем, что элемент блокировки содержит элементы ИЛИ, _ И, делитель с переменным коэффициент ^с том деления, дешифратор переполнения причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым входами элемента .; (блокировки, выход элемента ИЛИ под(ключей к первому входу элемента И, .. второй вход которого соединен с тре- Э* тьим входом элемента блокировки, вы--, ход элемента И подключен к первому _ ' входу'делителя с переменным коэффициентом деления, второй вход которого соединен с четвертым входом элемен-’ та блокировки, а выход делителя с переменным коэффициентом деления • подключен к входу дешифратора переполнения, выход которого соединен с выходом элемента блокировки.