SU1008667A1 - Device for measuring frequency ratio of two pulse trains - Google Patents

Device for measuring frequency ratio of two pulse trains Download PDF

Info

Publication number
SU1008667A1
SU1008667A1 SU813337254A SU3337254A SU1008667A1 SU 1008667 A1 SU1008667 A1 SU 1008667A1 SU 813337254 A SU813337254 A SU 813337254A SU 3337254 A SU3337254 A SU 3337254A SU 1008667 A1 SU1008667 A1 SU 1008667A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
counter
divider
Prior art date
Application number
SU813337254A
Other languages
Russian (ru)
Inventor
Александр Алексеевич Чудов
Original Assignee
Предприятие П/Я Г-4173
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4173 filed Critical Предприятие П/Я Г-4173
Priority to SU813337254A priority Critical patent/SU1008667A1/en
Application granted granted Critical
Publication of SU1008667A1 publication Critical patent/SU1008667A1/en

Links

Abstract

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ ЧАСТОТ ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее первый и второй счетчики, блок пам ти, элемент И, триггер, первый и второй ключи, первые входы которых соединены с выходом триггера, вход которого соединен с выходом элемента И, первый вход которого соединен с вторым входом первого ключа и с первой входной шиной устройства, второй вход элемента И соединен с вторым входом второго ключа и с второй входной шииой устройства, счетный вход первого счетчика соединен с выходом г,/; первого ключа, отличающее с   тем, что, с целью повышени  быстродействи  устройства, в Heiro введены делитель с переменным коэффициентом делени  и элемент задержки, вход которого соединен с входом- записи блока пам ти и с выходом элемента И, выход элемента задержки подключенок установочным входам перв19го и второго счетчиков, выходы первого счетчика подключены к первой группе входов блока пам ти, выходы которого соединены с установочными входами делител  с переменным коэффициентом делени , счетный вход которого соединен с выходом второго ключа,, выходы делител  .с переменным коэффи- g циентом делени  подключены к второй группе входов блока пам ти, а допол- Л нительный-выход делител  с перемен- J ным коэффициентом делени  соединен со,„ .счетным входом второго счетчика, выходы которого соединены с треть- S ей группой входов блока пам ти . 00 о: о: 1A DEVICE FOR MEASURING THE RELATION OF THE FREQUENCIES OF TWO PULSE SEQUENCES, containing the first and second counters, the memory block, the AND element, the trigger, the first and second keys, the first inputs of which are connected to the trigger output, the input of which is connected to the output of the AND element, the first input of which is connected to the second input of the first key and the first input bus of the device; the second input of the element I is connected to the second input of the second key and the second input bus of the device; the counting input of the first counter is connected to the output r, /; the first key, which differs in that, in order to increase the speed of the device, a divider with a variable division factor and a delay element, the input of which is connected to the input-recording of the memory block and to the output of the And element, the output of the delay element connected to the installation inputs of the first and the second counter, the outputs of the first counter are connected to the first group of inputs of the memory block, the outputs of which are connected to the installation inputs of a divider with a variable division factor, the counting input of which is connected to the output v The second key, divider outputs, with variable division factor, is connected to the second group of memory block inputs, and the additional output divider with variable division factor J is connected to the “counter input” of the second counter, whose outputs connected to the third one by the group of inputs of the memory block. 00 about: about: 1

Description

Изобретение относитс  к измерительной технике и может быть использовано , например,дл  поддержани  точного отношени  частот генераторов или дл  периодического контрол  этого отношени . Известны устройства дл  определени  отношени  двух частот, содержащее два суммирующих счетчика, в которых одна из частот (делима ) посту пает через ключ на суммирующий вход первого счетчика, друга  частота (де литель) - на вход второго счетчика. Первый счетчик считает число периодов одной частоты за целое число периодов другой частоты l . .. Известные устройства Ms позвол ют получать точного отношени  двух частот (например, в виде целого числа и правильной дроби). За счет увеличени  времени измерени  (т.е. числа периодов делител ) точность в этих устройствах может быть повышена однако это требует предварительной установки времени счета. Известно устройство дл  определени  отношени  двух частот следовани  импульсов, содержащее входы большей и меньшей сравниваемых частот, ключи , элементы И, ИЛИ, триггеры, счетчики , логический элемент, блок пам ти , дополнительный вход которого по звол ет определ ть отношение двух частот на интервале от одного совпадени  импульсов измер емых частот до другого совпадени  импульсов этих частот с последующим делением зафиксированных чисел одно на другое t2 . Данное устройство  вл етс  достаточно сложным вследствие большого количества элементов и обладает низким быстродействием из-за выполнени  операции делени  чисел. Цель изобретени  - повышение быст родействи  устройства. Поставленна  цель достигаетс  тем что в устройство дл  измерени  отношени  частот д.вух импульсных последовательностей , содержащее первый и второй счетчики, блок пам ти, элемент И, триггер, первый и второй клю чи, первые входы которых соединены с выходом триггера, вход которого соединен с выходом элемента И, первый вход которого соединен с вторым входом первого ключа и с первой вход ной шиной устройства, второй в.ход элемента И соединен с вторым входом второго ключа и с второй входной шиной устройства, счетный вход первого счетчика соединен с выходом первого ключа, введены делитель с переменным коэффициентом делени  и элемент 3адержки, вход которого соединен с входом записи блока пам ти и с выходом элемента И, выход элемента задержки подключен к установочным входам первого и второго счетчиков, выходы первого счетчика подключены к первой группе входов блока пам ти, выходы которого соединены с установочными входами делит.ел  с переменным коэффициентом делени - счетный вход которого соединен с выходом второго ключа, выходы делител  с переменным коэффициентом делени  подключены к второй группе входов блока пам ти , а дополнительный выход делител  с переменным коэффициентом делени  соединен со счетным входом второго счетчика, выходы которого соединены с третьей группой входов блока пам ти. На чертеже представлена структурна  схема предлагаемого устройства. Устройство содержит вход 1 частоты f-,, вход 2 частоты f2, элемент И 3, триггер 4, ключи 5 и б, счетчик 7, блок 8 пам ти, делитель 9 с переменным коэффициентом делени , счетчик 10, элемент 11 задержки. Устройство дл  определени  отношени  двух частот следовани  импульсов работает следующим образом.. В начальный момент измерени  триггер 4, счетчики 7 и 10, делитель 9 устанавливаютс  в нулевое состо ние (цепь начальной установки на чертеже не показана). Ключи 5 и б закрыты по вторым входам, соединенным с выходом триггера 4, поэтому частоты f и f2, поступающие соответственно на входы 1 и 2, не проход т на входы счетчика 7 и делител  9. В момент, совпадени  частот f- и f 2 сигнал с выхода элемента И 3 записывает в блок 8 пам ти нулевой код с выходов счетчиков 7 и 10 и делител  9 и переводит триггер 4 в единичное состо ние , при этом ключи 5 и б открываютс  по вторым входам, а триггер 4 самоблокируетс  и не реагирует на дальнейшие сигналы с выхода элемента И 3. Сигналы частоты f поступают на вход счетчика 7, а сигналы частоты f - на вход делител  9, который при этом не считает импульсы f2, т.е. на его установочных входах имеет место нулевой код и коэффициент делени  равен 0. В момент следующего совпадени  частот f-i и f2 сигнал с выхода эле- . мента И 3 записывает в блок 8 пам ти код числа импульсов частоты f-|, подсчитанных счетчиком 7 на интервале от первого до второго момента совпадени  символов частот f и f2 Этим же сигналом, несколько задержанным элементом 11 задержки, производитс  установка счетчика 7 в нулевое состо ние. На интервале от второго до следующего совпадени  символов частот f и f2 счетчик 7 считывает импульсыThe invention relates to a measurement technique and can be used, for example, to maintain an accurate frequency ratio of oscillators or to periodically monitor this ratio. Devices are known for determining the ratio of two frequencies, containing two summing counters, in which one of the frequencies (divisible) is supplied via a key to the summing input of the first counter, the other frequency (divider) to the input of the second counter. The first counter counts the number of periods of one frequency for an integer number of periods of another frequency l. .. The known Ms devices allow to obtain the exact ratio of two frequencies (e.g., as an integer and a proper fraction). By increasing the measurement time (i.e., the number of periods of the divider), the accuracy in these devices can be improved; however, this requires pre-setting the counting time. A device for determining the ratio of two pulse frequency frequencies is known, containing the inputs of the higher and lower frequencies being compared, keys, AND, OR elements, triggers, counters, logic element, memory block, whose additional input allows determining the ratio of two frequencies in the interval from one coincidence of the pulses of measured frequencies to another coincidence of the pulses of these frequencies, followed by dividing the fixed numbers one by another t2. This device is quite complicated due to the large number of elements and has a low speed due to the operation of dividing numbers. The purpose of the invention is to increase the speed of the device. The goal is achieved by the fact that the device for measuring the frequency ratio of the two pulse sequences containing the first and second counters, the memory block, the And element, the trigger, the first and second keys, the first inputs of which are connected to the output of the trigger, the input of which is connected to the output of the element I, the first input of which is connected to the second input of the first key and the first input bus of the device, the second input of the element I is connected to the second input of the second key and the second input bus of the device, the counting input of the first counter connect En with the output of the first key, a divider with a variable division factor and a 3-delay element are input, the input of which is connected to the recording input of the memory unit and the output of the And element, the output of the delay element is connected to the installation inputs of the first and second counters, the outputs of the first counter are connected to the first group the inputs of the memory block, the outputs of which are connected to the installation inputs of the split. A variable-division key — the counting input of which is connected to the output of the second key; the split-output terminals with a variable division factor connected to the second group of inputs of the memory block, and the additional output of the divider with a variable division factor is connected to the counting input of the second counter, the outputs of which are connected to the third group of inputs of the memory block. The drawing shows a block diagram of the proposed device. The device contains input 1 of frequency f- ,, input 2 of frequency f2, element 3, trigger 4, keys 5 and b, counter 7, memory block 8, divider 9 with variable division factor, counter 10, delay element 11. The device for determining the ratio of the two pulse-following frequencies operates as follows. At the initial measurement moment, trigger 4, counters 7 and 10, divider 9 are set to the zero state (the circuit of the initial installation is not shown in the drawing). The keys 5 and b are closed by the second inputs connected to the output of the trigger 4, therefore the frequencies f and f2, arriving respectively at inputs 1 and 2, do not pass to the inputs of counter 7 and divider 9. At the moment, the frequencies f and f 2 coincide the signal from the output of the AND 3 element writes to the memory block 8 a zero code from the outputs of the counters 7 and 10 and the divider 9 and places the flip-flop 4 into one state, while the keys 5 and b open on the second inputs, and the flip-flop 4 blocks itself and does not respond further signals from the output of the element 3. The signals of frequency f are fed to the input of counter 7, and the signal Aly frequency f - to the input of the divider 9, which in this case does not count the pulses f2, i.e. at its installation inputs there is a zero code and the division factor is 0. At the moment of the next coincidence of the frequencies f-i and f2, the signal from the output element. And 3 writes in memory block 8 a code of the number of frequency pulses f- | counted by counter 7 in the interval from the first to the second moment of coincidence of the symbols of frequency f and f2. With the same signal, somewhat delayed delay element 11, the counter 7 is set to zero. the In the interval from the second to the next match of the symbols of the frequencies f and f2, the counter 7 reads pulses

частоты f, а счетчик 10 - импульсы с выхода делител  9, на вход которого поступают импульсУ частоты fj г коэффициент делени  которого равен числу импульсов частоты f,,подсчитанных счетчиком 7 на интервале от первого до второго совпадени  символов частот, В момент третьего совпадени  симfj в блок 8 пам тfrequency f, and counter 10 - pulses from the output of divider 9, to the input of which impulses of frequency fj g are received, whose division factor is equal to the number of pulses of frequency f, counted by counter 7 in the interval from the first to the second match of the frequency symbols, At the time of the third coincidence of symfj in block 8 memory

волов частот f.Ox frequencies f.

иand

записываетс  код числа импульсов с выходов счетчика 10, соответствующий целой части отношени  частот fthe code of the number of pulses from the outputs of the counter 10 is written, corresponding to the integer part of the frequency ratio f

и fand f

код числа импульсов с выходовcode of the number of pulses from the outputs

1one

делител  9 соответствует числителю дроби, а код, задающий коэффициент делени  на данном интервале измерени , - знаменателю дробной части отношени  частот f и f2.the divider 9 corresponds to the fraction numerator, and the code that sets the division factor on a given measurement interval to the denominator of the fractional part of the ratio of the frequencies f and f2.

Импульсом с выходаэлемента И 3, несколько задержанным, производитс  установка счетчиков 7 и 10 в нулево состо ние.The impulse from the output of the AND 3, somewhat delayed, sets the counters 7 and 10 to the zero state.

На интервале от третьего до последующего совпадени  символов частот f- и f производитс  подсчет импульсов f-i счетчиком 7, импульсов fсчетчиком 10 с выхода делител  9, имеющего коэффициент делени , равный коду числа импульсов f:.,, подсчитанных счетчиком 7 на интервале между предыдущими моментами совпадени  символов частот f- и frIn the interval from the third to the subsequent coincidence of the symbols of the frequencies f and f, the pulses fi are counted by the counter 7, the pulses f by the counter 10 from the output of the divider 9, which has a division factor equal to the code of the number of pulses f:. ,, counted by the counter 7 in the interval between the previous coincidence moments frequency symbols f- and fr

2Результат определени  отношени , двух частот следовани  и%(пульсов вы- , даетс  в каждый момент совпадени  символов частот f и f2, что позвол ет практически в два раза уменьшить врем  определени  отношени  частот по сравнению с прототипом.2The result of determining the ratio, the two following frequencies and% (pulses are taken, is given at each moment of the frequency symbol f and f2 coincidence, which makes it possible to reduce the frequency ratio determination time almost twice as compared to the prototype.

Предлагаемое устройство значительно проще прототипа за счет исключени  р да узлов.The proposed device is much simpler than the prototype by eliminating a number of nodes.

Кроме того, частота f-, может быть меньше частоты fg, при этом в отличие от прототипа предлагаемое устройство не тер ет свою работоспособность , так как цела  часть отношени  частот, соответствующа  коду числа с выходов счетчика 10, равна 0.In addition, the frequency f- may be less than the frequency fg, while in contrast to the prototype, the proposed device does not lose its functionality, since the whole part of the frequency ratio corresponding to the code of the number from the outputs of the counter 10 is 0.

Claims (1)

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ ЧАСТОТ ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее первый и второй счетчики, блок памяти, элемент И, триггер, первый и второй ключи, первые входы которых соединены с выходом триггера, вход которого соединен с выходом элемента И, первый вход которого соединен с вторым входом первого ключа и с первой входной шиной устройства, второй вход элемента И соединен с вторым входом второго ключа и с второй входной шиной устройства, счетный вход первого счетчика соединен с выходом первого ключа, отличающее с я тем, что, с целью повышения быстродействия устройства, в него введены делитель с переменным коэффициентом деления и элемент задержки, вход которого соединен с входом· записи блока памяти и с выходом элемента И, выход элемента задержки подключенок установочным входам первого и второго счетчиков, выхода первого счетчика подключены к первой группе входов блока памяти, выходы которого соединены с установочными входами делителя с переменным коэффициентом деления, счетный вход которого соединен с выходом второго ключа,, выходы делителя с переменным коэффи- § циентом деления подключены к второй ~ группе входов блока памяти, а дополнительный -выход делителя с переменным коэффициентом деления соединен со счетным входом второго счетчика, выходы которого соединены с третьей группой входов блока памяти.DEVICE FOR MEASURING THE RELATIONSHIP OF FREQUENCY OF TWO PULSE SEQUENCES, containing the first and second counters, a memory block, an And element, a trigger, a first and second key, the first inputs of which are connected to the output of the trigger, the input of which is connected to the output of the And element, the first input of which is connected to the second the input of the first key and with the first input bus of the device, the second input of the AND element is connected to the second input of the second key and to the second input bus of the device, the counting input of the first counter is connected to the output of the first key, which differs m, that, in order to improve the performance of the device, a divider with a variable division ratio and a delay element is introduced into it, the input of which is connected to the input · of the memory block and the output of the And element, the output of the delay element is connected to the installation inputs of the first and second counters, the output of the first the counter is connected to the first group of inputs of the memory block, the outputs of which are connected to the installation inputs of the divider with a variable division coefficient, the counting input of which is connected to the output of the second key, the outputs of the divider with AC nnym coeffi- cient § fission connected to the second group ~ memory unit inputs and extra-output of the divider with a variable division ratio connected to the counting input of the second counter, the outputs of which are connected with the third group of inputs of the storage unit. Z.99800 Г HSZ.99800G HS
SU813337254A 1981-09-11 1981-09-11 Device for measuring frequency ratio of two pulse trains SU1008667A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813337254A SU1008667A1 (en) 1981-09-11 1981-09-11 Device for measuring frequency ratio of two pulse trains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813337254A SU1008667A1 (en) 1981-09-11 1981-09-11 Device for measuring frequency ratio of two pulse trains

Publications (1)

Publication Number Publication Date
SU1008667A1 true SU1008667A1 (en) 1983-03-30

Family

ID=20976502

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813337254A SU1008667A1 (en) 1981-09-11 1981-09-11 Device for measuring frequency ratio of two pulse trains

Country Status (1)

Country Link
SU (1) SU1008667A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Ермолов Р.С. Цифровые частотомеры. Л., Энерги , 1973, с. 26. 2. Авторское свидетельство СССР № 550590, кл. 6 01 R 23/02, 1975. *

Similar Documents

Publication Publication Date Title
EP0177557B1 (en) Counting apparatus and method for frequency sampling
US4136559A (en) Torque meter means
SU1008667A1 (en) Device for measuring frequency ratio of two pulse trains
US3947673A (en) Apparatus for comparing two binary signals
SU1725149A1 (en) Device for measuring ratio of frequencies of pulse sequences
SU966660A1 (en) Device for measuring short pulse duration
SU1196935A1 (en) Device for compressing pulse signals
SU1314435A1 (en) Digital frequency multiplier
SU907840A1 (en) Device for measuring error coefficient
SU1636791A1 (en) Digital phase meter
SU1532901A1 (en) Dynamic characteristics meter
SU1208514A1 (en) Digital frequency meter
SU1035789A1 (en) Device for linearization of frequency pickup characteristics
SU599222A1 (en) Frequency meter
SU1495774A1 (en) Device for production of time intervals
SU894875A2 (en) Device for changing pulse repetition frequency
SU1243095A1 (en) Multichannel frequency-to-digital converter
SU1215043A1 (en) Meter of frequency-time parameters of electric signals
SU1396083A1 (en) Follow-up digital phase meter
SU634288A1 (en) Arrangement for statistic testing
SU1043675A1 (en) Frequency-pulse signal initial difference determination device
SU860336A1 (en) Device for measuring distortion rate in data blocks of various length
SU624235A1 (en) Arrangement for moving averaging electric signals
SU1458835A1 (en) Apparatus for tolerance frequency monitoring
SU1278717A1 (en) Digital velocity meter