SE438581B - Anordning for inmatning av binerdata - Google Patents

Description

g-79os772-7 dande redundans. f Närmare bestämt avses en anordning för inmatning av binäradata i ett medium, vilken anordning innefattar n-2 parallella dataingångar för mottagning av flöden av indatabitar i successiva första grupper av n-2 bitar vardera, var- vid nämnda successiva grupper är åtskilda i tiden genom en fördröjningscell D; n-2 parallella datautgångar, där n är > 6, för att tillföra var och en av nämnda första grupper av n-2 databitar i mottagen ordning till n-2 tillhörande parallella datakanaler hos mediumet; varvid nämnda utgångar är anslutna till nämnda dataingångar; medel anslutna till nämnda dataingångar med modulo-2 adderande medel för mottagning av datainnnehållet hos en första grupp av n-2 mottagna databitar och därur synkront med varje tillföring av nämnda första grupp till nämnda n-2 parallella datakanaler tillföra en första felkorrige- ringsbit till en (n-1):te parallell redundant kanal hos nämnda medium, i vilket för var och en nämnda åtminstone n-2 datakanalerna bidraget till den förstaí felkorrektionsbiten är uttryckt i ett tillhörande första icke-noll polynom i fördröjningscelloperatorn D; andra medel anslutna till nämnda inmedel med andra modulo-2 adderande medel och fördröjningsmedel för mottagning av data- innehållet hos en andra grupp av åtminstone n-2 mottagna databitar på nämnda dataingång och som därur genom nämnda andra modulo-2 adderande medel och för- dröjningsmedel synkront med varje tillföring av nämnda första grupp till nämnda n-2 parallella datakanaler tillför en andra felkorrektionsbit till en nzte parallell redundant kanal hos nämnda medium; i vilket för var och en av nämnda n-2 datakanaler en andra subgrupp av åtminstone en bit utgör del av en tredje grupp såsom uttryckt genom ett tillhörande andra icke-noll polynom i fördröjningscelloperatorn D. Ändamålet med uppfinningen är att möjliggöra korrektion av en godtycklig felserie i en och samma datakanal under bibehållande av vissa fördelar med den nämnda tekniken, exempelvis den jämförelsevis ringa redundansen, den direkta ("on line") alstringen av korrektionsbitarna och enkelheten i den använda algo- ritmen.

Uppfinningen utnyttjar det kända beteckningssättet för en grupp av direkt efterföljande databitar' {x0, xl, ....xk genom ett polynom i fördröjnings- operatorn D; x0.D0 + xl.D + x2.D2 + .... xk.D . Om vissa bitar fattas, så fattas även den tillhörande potensen av fördröjningsoperatorn D. Detta mate- matiska uttryck är väl känt för varje fackman och återfinnes exempelvis i stan- dardverket "Error Correcting Codes" av W.N. Peterson and Neldon, MIT Boston, 2nd edition 1971, särskilt sidan 393. 7903772-7 Uppfinningsändamålet uppnås genom att för felkorrektion av enkelkanal kvoten av det andra polynomet i fördröjningscelloperatorn D hos en kanal som bidrar till de andra felkorrektionsbitarna och motsvarande första polynom i fördröjningscelloperatorn D är skild från alla nämnda kvoter förbundna med andra kanaler; av att för åtminstone väsentligen hälften av kanalerna bi- draget antingen till den första eller de andra felkorrektionsbitarna är sådant att det därmed förbundna polynomet har åtminstone två termer, medan den totala fördröjningen åstadkommen i alstringen av nämnda andra felkorrektionsbitar är högst väsentligen lika med halva antalet bitceller liksom antalet kanaler som bidrar till de andra felkorrektionsbitarna. Å ena sidan är redundansen större än vad som behövs enligt den kända tekniken eftersom två redundanta kanaler förekommer. Å andra sidan är redundansen jämförelsevis liten eftersom den ej D beror av antalet datakanaler. Felen behöver ej vara begränsade till en och sam- ma kanal. I vissa fall kan inträffa att en felserie först uppträder i en första datakanal och efter dess upphörande en ytterligare felserie uppträder i en andra datakanal. Det framhålles att värdena på databitarna som medtagits i ett polynom utgör variabler i det ifrågavarande polynomet eftersom dessa värden kan skilja från en bitcell till en annan. Man har funnit att ett stort antal olika polynom och även många olika kvoter av polynom i fördröjningsoperatorn D kan bildas redan vid en begränsad längd hos polynomen. I princip kan ett polynom vara identiskt lika med noll. Emellertid är detta ej tillåtet för båda polyno- men för en och samma kanal eftersom kvoten mellan två noll-polynom är matema- tiskt obestämd. Med andra ord skulle felkorrektionsbitarna ej alls påverkas av ett felmönster i sådan kanal. Inmatningen till kodningsanordningen kan vara helt seriell men alternativt kan densamma vara anpassad för parallellinmatning av en teckengrupp eller ett ord.

Företrädesvis innehåller varje subgrupp åtminstone en databit för varje data- kanal. Sålunda kan fel i de två delkorrigeringskanalerna detekteras separat, vilket kommer att beskrivas det följande.

Företrädesvis innehåller nämnda första subgrupper då exakt en databit för varje datakanal. Man har funnit att detta leder till en enkel kodningsanordning och en lika enkel anordning för att om nödvändigt korrigera fel. För en sådan första subgrupp av databitar kan då polynomet i fördröjningsoperatorn D enkelt uttryckas enli t: x0 g varigenom kravet som ställes på de andra subgrupperna av databitar reduceras still kravet att de associerade polynomen 7903772-7 xïíD} = x0.D0 + xI.D1 + x2.D2 + .... ' D s är olika för samtliga datakanaler. Det framhâlles att biten X0 är den första av serierna i tiden betraktat, att antalet bitar som medtages i polynomet är änd- ligt, och att i princip även negativa exponenter av fördröjningsoperatorn D skulle kunna tillåtas även om detta ej är fysiskt realiserbart. En ökning av exponenten D med en enhet innebär därvid en fördröjning lika med en bitcell.

Företrädesvis sker varje gång inmatning av databitarna i en andra grupp samtidigt till mediumet. Detta innebär att den första felkorrektionsbiten gäller som feldetekteringsbit för en enda serie av databitar (tecken) uppträ- dande tvärs över kanalerna, varigenom implementeringen av den aktuella felkor- rigeringen förenklas.

Företrädesvis bildas de första och andra felkorrigeringsbitarna genom modul O-Z-addition av de databitar som medtages. Detta resulterar i en enkel implementering som möjliggör användning av fast logik.

Företrädesvis innehåller den andra gruppen en enda första databit för var och en av datakanalerna, varvid koefficienterna för polynomen i fördröjnings- operatorn D för de andra subgrupperna, vilka medtages för en viss andra fel- korrigeringsbit, i sig själv bildar en binärkod. Detta innebär att flera möj- ligheter står till buds. I andra fall kan andra koder vara lämpliga, t.ex. en m av n-kod eller någon annan kod.

Företrädesvis är längden av nämnda binärkod i bitcellerna maximalt lika med det minsta heltalet P som åtminstone är lika med 2log(n-1). Detta leder till en synnerligen kompakt kod med korta polynom. Som följd härav förenklas kretsen och omkoppling till en annan felkanal kan realiseras inom ett litet antal bitar.

Uppfinningen avser även en anordning för återvinning och om nödvändigt korrigering av binärdata som mottages från ett medium på n parallellt anordnade kanaler innefattande en första och en andra felkorrigeringskanal, kännetecknad av att anordningen innefattar en omräkningsanordning för att beräkna en första och en andra felelimineringsbit ur fjärde respektive femte grupper av data- bitar, vilka motsvarar nämnda andra respektive tredje grupper, och även för att beräkna första felkorrektionsbitar (Q) genom modulo-2 addition av motsvarande första felkorrektionsbitar och första felelimineringsbitar och andra felkorrek- tionsbitar (R) genom modulo-2 addition av motsvarande andra felkorrektionsbitar och andra felelimineringsbitar, varvid nämnda feldetekteringsbitar har ett överensstämmande värde (0) eller ett avvikande värde; en detektoranordning ansluten till en utgång på omräkningsanordningen för att inom en förutbestämd 7903772-7 längdsekvens av feldetektionsbitar bestämma åtminstone ett avvikelsevärde och därpå alstra en minnesstyrsignal, men vid frånvaro av sådan detektering alstra en åter- ställningssignal; en minnesanordning för lagring av en andra följd av fel detek- tionsbitar; en vektoravkodande anordning ansluten till nämnda minnesanordning för att när nämnda minnesstyrsignal uppträder avkoda innehållet i minnesanordningen till kanalvektordata, tillföra dessa till en andra minnesanordning, varvid nämnda andra minnesanordning även är ansluten till en utgång på nämnda detektoranordning för att när nämnda återställningssignal uppträder lagra felkanalvektordata; och en korrek- tionsanordning ansluten till nämnda första och andra minnesanordningar för att kor- rigera en bitposition markerad genom en feldetektionsbit från en kanal markerad genom nämnda kanalvektordata. Anordningen för bildande av felelimineringsbitarna kan vara av enkelt utförande, medan en eller flera första ankommande feldetekterings- bitar med avvikelsevärdet avkodas för alstring av en felvektor. Sedan detta utförts alstrar samma och/eller ytterligare feldetekteringsbitar på enkelt sätt ett korri- geringsmönster som adderas, exempelvis modulo-2, till den felbehäftade datakanalen.

Företrädesvis är en utgång hos nämnda detektoranordning ansluten till en ingång hos ett skiftregister, vilket aktiveras bitpositionsvis för att däri, i beroende av en första mottagen feldetekteringsbit med avvikelsevärdet, lagra en löpande 1-av-p-kod, medan skiftregistrets utgångar är anslutna till ingångar hos minnes- anordningen för att i beroende ytterligare avvikelsesignaler tillföra denna element av korrektionsvektorn upp till en maximal längd av p binära element. Detta leder till en enkel anordning. Genom det sekventiella funktionssättet krävs jämförelsevis liten mi nneskapacitet. Dessutom kan antalet datakanaler ofta förändras på enkelt sätt. Å andra sidan kan man även utnyttja en anordning som bygger på ett läsminne (RoM).

Uppfinningen kommer att beskrivas närmare i det följande under hänvisning till ritningarna, där: fig_L visar ett första kodningsdiagram; fig_§_visar ett andra kodningsdiagram; jjg_§ visar ett tredje kodningsdiagram; jjg_§ visar ett fjärde kodningsdiagram; figjívisar en första kodningsanordning avseende fig 1; fjg_§ visar en andra kodningsanordning avseende fig 1; jjg_Z visar en korrigeringsanord- ning avseende fig 4; fj§L§_visar en första del av en mera detaljerad korrigerings- anordning enligt fig 5; jig_2 visar de delar av en kodningsanordning enligt fig 5 som ej är visade i fig 8; fig_lQ visar ett tillståndsdiagram för minnesanordningen i fig 9.

Fig 1_ visar ettiförsta kodningsdiagram. Di agramet avser åtta parallella datakanaler A,...H, varvid antalet är godtyckligt valt. Databitarna för de åtta 7903772- 7 datakanalerna är visade i fonm av block på de successiva raderna. Kolumnen längst till vänster tillföres först till datakanalerna, därefter den andra kolumnen o.s.v.

Kolumnen längst till höger avser de bitar som tillföres mediumet vid den tidpunkt då felkorrigeringsbitarna har beräknats och likaså tillföres mediumet. Uppfinningen avser ej sättet att implementera binärdatainfonnationen inuti en bitcell, såsom exempelvis NRZ-, NRZ1- och liknande koder. De första felkorrigeringsbitarna bildas genom modulo-2-addition av bitvärdena i en och samma kolumn, vilka är skuggade i den första kolumnen. Uttryckt i polynomet av fördröjningsoperatorn D (där D motsvara längden av en bitcell), kan en första felkorrigeringsbit uttryckas enligt följande: yo (n) =ZI Xi (n) ' 1=1 _ I det följande sker additioner av detta slag alltid modulo-2, varvid xi(D) anger att bitvärdet kan variera för varje bitcell. Per kolumn av databitar bildas vid varje tillfälle en första felkorrigeringsbit, vilken tillföres en felkorrigeringskanal, som ej är visad. På liknande sätt bildas en andra felkorrigeringsbit genom modu- lo-2-addition av bitvärdena i de bitceller som är markerade med ett kryss. Bidraget från kanalen A är sålunda bestämt genom (värdet av) den senast tillförda databiten, bidraget frän kalen B genom databiten som tillförts i den omedelbart föregående bit- cellen, bidraget från kanalen C genom den senast tillförda databiten och databiten som förefinnes i den omedelbart föregående bitcellen o.s.v.. Om de successiva, andra felkorrigeringsbitarna uttryckes som ett polynom i fördröjningsoperatorn D erhålles följande: yuollp) = y(1o,o).n° + y(1o,1).n1+ y(1o,2).o2 Observeras bör att y(10)(D) sålunda innehåller parametern D. Följden av databitar som tillförs kanalen A representeras genom x(1)(o)= x(1,ol.n° + x(1,1).o1 + x(1,2).o2 + Databitarna i kanalen B representeras genom: xlzlln) = x(2,o).n° + x(z,1).n1+ x o.s.v. för övriga datakanaler. Bidraget från kanalen A till följden av andra fel- korrigeringsbitar blir då: 7 79os772~7 xuum=xu@r§+xu¿L§+." Bidraget från kanalen B till följen av andra felkdrrigeringsbitar består varje gång av en databit som tillförts en bitcell tidigare. Sålunda blir detta bidrag för den andra felkorrigeringsbiten som överföres i bitcellen 1 lika med x(2,0); för den andra felkorrigeringsbiten som överföres i bitcellen 2 blir bidraget lika med x(2,1), o.s.v.. Bidraget från kanalen B till följen av andra felkorrigeringsbitar y(10)(D) kan uttryckas genom följande polynom: x(2¿0).Dl + x(2,1).D2 + x(2,2).D3.

Detta kan skrivas enligt: o1.x<2>«b>.

På liknande sätt kan bidraget från kanalen C till v (l0)(D) representeras enligt: (ul + n?i.x.

Generellt kan i föreliggande exempel bidraget från en kanal med ordningsnumret i till följen av andra felkorrigeringsbitar uttryckas enligt: 9 (i)(D).x(i)(D).

Sålunda erhålles i exemplet i fig 1 följande: g(1)(o) = o° (kanai Ai; glzilol = nl rkanai sl; g = nl + n° lkanai cl; g(4)(bi = 02 (kanal bi; gmwwb%bNmmzn glellbl = oz + bl lkanai Fi; glvilbl = bz + bl + n° lkanai el; grsilvl = D3 fxanai H).

Följden av andra felkorrigeringsbitar (y(l0)(D)) bildas som modulo-2-summan av de separata bidragen från de aktuella datakanalerna. Sålunda erhålles: 7903772-7 yuomn -Z glmoLxn-nln' ai=1 På liknande sätt kan bidragen från datakanalerna till den första felkorrigeringsbi- ten uttryckas enligt ovan. Om detta anges för flödet av felkorrigeringsbitar erhål- les samma uttryck för varje enskild felkorrigeringsbit. Förhållandet (kvoten) mellan bidragen uttryckt som ett polynom och de relevanta felkorrigeringsbitarna per data- (kanal är för varje datakanal skild från kvoten för varje annan datakanal. Databitar- na och felkorrigeringsbitarna tillföres mediumet varje gång under en bitposition, varav följer att man för de andra felkorrigeringsbitarna varje gång måste inberäkna databitarna i fyra successiva bitpositioner. Detta kräver en minneskapacitet av viss storlek, vilket kommer att beskrivas nedan. I detta fall är polynomet i fördröj- ningsoperatorn för de inberäknade subgrupperna för den första felkorrigeringsbiten alltid ett och samma (första subgrupperna). För de andra subgrupperna ändras polyno- met varje gång, varigenom även kvoten förändras varje gång..Det saknar betydelse vilket av de två polynomen som för samtliga kanaler väljes som täljare eller nämnare i denna kvot. De i fig 1 visade fyra kolumnerna räcker sålunda för 15 datakanaler.

Följden av datakanalerna A till H är godtyckliga. Den skuggade kolumnen kan också skiftas som helhet eftersom detta endast beror på om en extra tidsfördröjning skall införas eller ej. Detta kan innebära att man i det tidigare nämnda polynomet även utnyttjar negativa exponeneter av fördröjningsoperatorn D. Det inses att en negativ fördröjning ej kan realiseras direkt. Vidare kan i fig 1 ett annat val göras bland de 15 möjliga kombinationerna av subgrupperna för den andra felkorrigeringsbiten.

Fig 2 visar ett andra kodningsdiagram som skall betraktas som en 2-av-5-kod (generellt m~av-n-kod, där m < n). Detta har den nackdelen att mönster med längre tidsutsträcknig behövs och sålunda även större minneskapacitet för lagring av mel- lanresultaten och/eller databitarna, men detta är ej alltid någon begränsning. Det framhålles att subgrupperna i fig 1 innehåller 1-3 databitar, medan de i fig 2 samt- liga innehåller två databitar. Fig 3 visar ett tredje kodningsdiagram där samtliga subgrupper innehåller endast en databit. De andra subgrupperna och de tredje sub- grupperna ger även i detta fall varje gång upphov till ett polynompar i fördröj- ningsoperatorn D, vars kvot är avvikande, även om själva polynomen ej behöver vara olika. Sålunda är det ej nödvändigt att tillföra samtliga databitar ingående i nämn- da andra grupp samtidigt till mediumet.

Fig 4 visar ett ytterligare kodningsdiagram där åtminstone ett polynom innehål- lande mer än en term för såväl den första som den andra felkorrigeringsbiten utnytt- jas. Figuren visar de nio olika alternativen vid användning av endast två kolumner. 7903772-7 De sista två alternativen utnyttjas företrädesvis ej eftersom det i så fall ej skul- le vara möjligt att detektera ett fel i korrektionskanalerna (det inses att detta fel ej behöver korrigeras). Därför kan i detta fall samtliga polynom uttryckas en- ligt (a + bD1), där villkoret (a + b f 0) gäller för båda korrektionsbitarna och för varje datakanal, varvid + i sistnämnda fallet anger en XELLER-funktion. Vad som _ för övrigt visas i fig 4 kommer att beskrivas nedan.

Fig 5 visar en kodninganordning utnyttjande det fig 1 visade kodningsdiagram- met. Anordningen jnnehåller åtta dataingångar 1-8, åtta datautgångar 9-16, två kod- utgångar 17, 18, nitton XELLER-kretsar 19-34, 36, 38, 40, och bitfördröjningsenehe- ter 35, 37, 39. Databitarna tillföres på ledningarna 1-8 från en ej visad datakälla.

Nämnda bitar är representerade genom bokstäverna A till H. Databitarna tillföres i oförändrad fbnm till datautgångarna som är kopplade till mediumet (ej visat). Denna koppling kan innehålla flera olika anpassningsmedel till mediumet, t.ex. en lämplig impedansanpassningsanordning, ett skrivhuvud (fallet med ett magnetiserbart medium), en generator för en NRZ-1-kod, o.s.v.. Bitfördröjningsenheten 35 mottager databiten H och fördröjer denna databit med en tidsperiod som motsvarar en bitposition. För _detta ändamål kan elementet 35 exempelvis innefatta ett känt skiftregistersteg som drives genom en klockpulsanordning (ej visad). På motsvarande sätt kan fördröjnings- enheterna 37, 38 drivas genom denna klockpulsanordning. Utgångarna 9-18 kan också synkroniseras på motsvarande sätt, så att vid varje tillfälle tio bitar samtidigt tillföres mediumet. Grindkretsarna 32-34 bildar den logiska funktionen DGB E(J Féä G som med hjälp av grindkretsen 35 adderas modulo-2 till datainformationen H som upp- trädde en bitposition tidigare och som finns på utgången av bitfördröjningselementet 35. Resultatet av denna addition tillföres bitfördröjningselementet 37. Grindkret- sarna 29-31 bildar funktionen B Q C ®F® G, vilken genom grindkretsen 38 adderas .modulo-2 till resultatet som erhållits en bitposition tidigare och uppträdande på utgången av bitfördröjningsenheten 37. Utsignalen från grindkretsen 38 tillföres bitfördröjningsenheten 39. Grindkretsarna 26-38 bildar funktionen AGš(ZG9E G96, vilken genom grindkretsen 40 adderas modulo-2 till resultatet som erhållits en bit- position tidigare och uppträdande på utgången av bitfördröjningsenheten 39. Utsigna- len från grindkretsen 40 tillföres utgången 18 och bildar den tidigare beskrivna andra felkorrigeringsbiten. Grindkretsarna 19-25 bildar funktionen AQB (EC C13 DQ E GFQ/GQ H. Utsignalen från grindkretsen 25 tillföres utgången 17 och bildar den tidigare beskrivna, första felkorrigeringsbiten.

.Fig 6 visar ett annat utföringsexempel på en kodningsanordning utnyttjande sam- ma kod som i fig 4 och innefattande åtta ingångar för databitar 201-208, åtta ut- gångar för databitar 209-216, två utgångar för felkorrigeringsbitar 217, 218, tret- ton bitfördröjningsenheter 256-268, och sexton XELLER-grindar 241-255, 255A. I detta fall bildar grindkretsarna 241, 243, 245 funktionen A(5l3G9 EGÉ G, medan grindkret- 7903772-7 10 sanna 242, 244, 246 andar funktionen ß 9D G9 F (0 u, varigenom grinakrersen 253 m1- aan pnriretsbiten AG ß (9 c® u o) E Q F Q e ß H. orinakretsarna 247, 248, 249 niiaar funktionen B Q C ® F 9G av databitarna som anländer en biperiod tidigare. Grind- kretsarna 250, 251, 252 biiaar funktionen o G9 E e) F GB en av databitarna san anianaer ytterligare en bitperiod tidigare. De tre gridkretsarna 254, 255, 255A bildar XELLER-funktionen av den förstnämnda och de två sistnämnda funktionerna tillsammans med databiten H som anländer ännu en bitperiod tidigare, varigenom grindkretsen 255A vid varje tillfälle avger de andra felkorrigeringsbitarna. Denna implementering är ifördelaktig speciellt då det redan finns tillräcklig minneskapacitet, t.ex. då dessa bitfördröjningsenheter ingår i de sista stegen av ett (tvådimensionellt) buffert- skiftregister._XELLER-grindarna som på varje ställe är visade i grupper om tre i denna figur, kan också på varje ställe vara uppbyggda i överensstämmelse med de 4- bits paritetsbestämmande enheter som är visade i US patentet 3838393 som innehas av Signetics Corporation. Vidare kan i kopplingen i fig 5 ett antal, t.ex. fyra XELLER-grindar inbesparas genom att kombinera på lämpligt sätt, t.ex. genom att ute- lämna grindkretsarna 21, 22, 23, 24 och genom att kombinera signalen från grind- kretsarna 34 och 20 i en extra grindkrets för matning av den lediga ingången hos grindkretsen 25.

Fig 7 visar en korrektionsanordning för användning i förening med koden i fig 4. Kodningsdiagramet, som är visat till vänster i fig 4, innehåller kolumnen X som anger de momentant uppträdande databitarna och kolumnen Y anger de bitar som anlänt en bitperiod eller bitposition tidigare. Den högra hälften av figuren visar de re- sultat som erhålles för kombinationerna av felen 100, 110, 111 som nämnts ovan, var- vid den vänstra biten i denna grupp om tre alltid har värdet "1" och även tillföres först som feldetekteringsbit genom XELLER-kretsarna 311, 312, ("1“ anger ett fel i ifrågavarande data). Dessutom utnyttjas detta exempel endast de första sju raderna i fig 7, d.v.s. ingångarna 300-306. Den sjätte och den sjunde raden i fig 4 utnyttjas för de två felkorrigeringsbitarna. Elementen 309, 310 bildar den första respektive den andra felkorrigeringsbiten, exempelvis i överensstämmelse med den i fig 5 eller 6 illustrerade principen. Ingångarna 307 och 308 mottager den första respektive den andra felkorrigeringsbiten. XELLER-kretsarna 311, 312 bildar sålunda den första re- spektive den andra feldetekteringsbiten, vilka kombineras i ELLER-kretsen 313 och lagras i 3-bits skiftsregistret 314. Sak samma sker vad gäller databitarna i skift- registret 315 med längden tre bitar och en bredd om sju bitar. Signalerna från XELLER-kretsarna 311, 312 lagras dessutom i de seriellt laddningsbara skiftregistren 316 och 317, vilka båda har en kapacitet om tre bitar och dessutom fungerar som ett 6-bits adressregister för läsminnet (ROM) 318. Adressavkodaren är ej visad för en- kelhetens skull. Om åtminstone en av XELLER-kretsarna 311, 312 avger en "I" efter 'att under viss tid avgett enbart nollor, så indikerar detta ett fel i en av in- 7903772-7 gångskanalerna 300-308. 0m_den första "1" då uppträder på utgången av skiftregistret 314 så innehåller skiftregistren 316 och 317 tillräcklig datainformation för otvety- dig indikering av den felbehäftade kanalen, d.v.s. en av de 36 adresserna från den högra delen av fig 4. "l"-utsignalen från skiftregistret 134 sätter SR-vippan 323 till “1"-läget, varvid 0-1-övergången i dess utsignal via ledningen 319 tillföres som villkorssignal ("enable“) till anordningen av elementen 316, 317, 318. I varje fall de 28 minnespositioner i permanentminnet 318 som sålunda kan adresseras (genom de första sju raderna i fig 4) innehåller varje gång den tillhörande adressen för den felbehäftade datakanalen, exempelvis som en 3-bitskod med värdeområdet 1-7. Ka- paciteten är då 64 ord om vardera 3 bitar. Ej utnyttjade ordpositioner kan innehålla datainformationen (000) eftersom desamma ej kan styra datakorrigeringen på något sätt. Det lästa ordet lagras i 3-bits registret 325 och avkodas i avkodarn 320 för att bilda en 1-av-7-kod och därigenom ange den felbehäftade datakanalen. Om tre suc- cessiva bitpositioner ej ger något fel så tillför NELLER-kretsen 324, i beroende av de tre ettorna i skiftregistret 314, en logisk "l", vilket ettställer SR-vippan 323 och nollställer registret 325.

Utsignalen från avkodaren 320 tillföres via ledningen 322 till felkorrigerings- anordningen 321 för att ange den rätta kanalen. Utsignalen från avkodaren 320 till- föres också multiplexern 326, vilken även mottager data från skiftregisterstegen 327, 328, 329, 330, vilka innehåller feldetekteringsbitarna som alstrats i den ifrå- gavarande bitpositionen och även sådana bitar för den omedelbart föregående bitposi- tionen, varvid endera av dessa grupper om fyra bitar vidarebefordras för korrigering av felmönstret. Om ingångskanalen 300, 301 eller 302 innehåller ett fel, så ledes den första feldetekteringsbiten (för vilken de genom ett kryss markerade bitarna i fig 4 utnyttjas) i steget 330 till korrigeringsanordningen. Detta sker eftersom den- na bit då anger felmönstret. 0m ingångskanalen 303 eller 304 innehåller ett fel så överföres den första feldetekteringsbiten i steget i 329 till korrigeringsanordning- en 321, varvid i detta fall kretsen för bestämning av felelimineringsbitarna inne- håller en extra fördröjning motsvarande en bitposition som korrigeras genom denna stegning. Om kanalen 305 innehåller ett fel, så överföres den andra feldetekterings- biten (skuggad i fig 4) i steget 328 på motsvarande sätt. Om kanalen 306 innehåller ett fel så överföres samtidigt den andra felelimineringsbiten i steget 327. För ka- nalerna 300, 301 och 303 kan man även utnyttja den andra feldetekterings- biten.

Utsignalen från multiplexern 326 bildar korrigeringsmönstret för korrigeringsanord- ningen via ledningen 327. Multiplexern 326 är av konventionellt utförande och be- skrivs ej närmare i detta sammanhang. I vissa fall kan det vara fördelaktigt att kombinera anordningarna 321 och 326 i förefintliga element. üu utgångsledningen från (de-lmultiplexern är separat för varje kanal så kan ledningen 322 till och med ute- lämnas, medan i så fall den rätta utgångsledningen för multiplexern 326 direkt 7903772-7 12 sammanföres med den rätta datakanalen. De sista två raderna i fig 4 kan eventuellt utnyttjas för två extra datakanaler, men i så fall kan de två felkorrigeringskana- lerna ej innehålla något fel. Om ett godtyckligt felmönster uppträder i en enskild kanal så fungerar den ovan beskrivna anordningen på tillfredställande sätt. Detta gäller också om felen i olika kanaler är separerade genom tre kolumner som ej inne- håller något fel, eftersom i så fall ett 0-0-1-mönster bildas, vilket korrigeras på rätt sätt. Därför kan övriga adresser (med undantag för adressen 0) innehålla en varningsindikering som anger att ett oreparabelt fel inträffat. Synkroniseringen av skiftregisterstegen och minnet (318) genom en klockpulsanordning har för tydlighe- tens skull utelämnats i det ovanstående.

Fig 8 visar en första del av en avkodnings/korrigeringsanordning som bygger på' den i fig 1, 5 och 6 visade organisationen. Databitarna uppträder på kanalerna 16lA-168A i följden A till H. Den första felkorrigeringsbiten uppträder på kanalen 169A; den andra felkorrigeringsbiten uppträder på kanalen 170A. Anordningen inne- håller först och främst en matris av koefficienter motsvarande fig 5 och innehål- lande XELLER-kretsar 101-114 och 3-bits fördröjningsenheter 148, 149, 150. De sist- nämnda bildas av skiftregistersteg och drives genom en och samma klockpulsanordning med en frekvens motsvarande bitfrekvensen. Denna klockpulsanordning driver även yt- terligare element i kretsen, vilket framgår av följande. Exempelvis grindkretsen 111 alstrar den första felelimineringsbiten på sin utgång och grindkretsen 114 alstrar den andra felelimineringsbiten på sin utgång. Dessa bitar alstras sålunda varje gång i ett bitflöde som är relaterat till databitarna, varvid anordningen uppstar- tas genom att exempelvis nollor utsändes på samtliga tjo kanaler. Eftersom alstringen av eliminerings/testbitar sker enligt samma algoritmer kan de ifrågavarande anordning- arna också utnyttjas i två riktningar, t.ex. i fallet med halv duplextrafik. Dess- utom innehåller anordning för varje datakanal (ingångarna 16lA-168A) ett 3-bits skiftregister, vilket också aktiveras (på ej visat sätt) genom en klockpuls under varje bitperiod (elementen 124-147). Längden av dessa skiftregister är ett steg mindre än det tal som motsvaras av det längsta mönstret i fig 1, vilket innehåller fyra successiva bitpositioner (kanalen H vad gäller den skuggade klumnen). Ändamålet med denna lagring kommer att beskrivas i det följande.

I detta sammanhang har redan hänvisats till fig 9, vilken visar en andra del av avkodningsanordningen, som är delvis visad i fig 8. Den första felelimineringsbiten uppträder på klämman 159 och adderas modulo-2 till den första felkorrigeringsbiten på klämman 160 i en XELLER-krets 161. En resulterande logisk "l" anger att ett bit- fel förekommit (eller annat udda antal fel, vilket ej behandlas närmare i detta san~ . manhang) i ifrågavarande data. Dm resultatet är en logisk "O" så innehåller den ak- tuellt gruppen om åtta bitar ej något fel (eller också har 2,4,.... fel erhållits, vilket ej behandlas i detta sammanhang). I motsats härtill kan effekten av två 7903772-7 13 eller flera efter varandra följande bitfel påträffas under fastställandet av en e- ventuell avvikelse mellan den andra felkorrigeringsbiten och andra feleliminerings- biten. Den andra felelimineringsbiten från grindkretsen 114 adderas modulo-2 i XELLER-kretsen 115 till den andra felkorrigeringsbiten på kanalen 170A. En logisk "O" som uppträder på utgången 184 kan då innebära följande: a) inget fel har uppträtt i de kryssmarkerade bitpositionerna i de åtta kanalerna i fig 1; b) två fel har inträffat i de ifrågavarande 13 bitpositionerna.

Sistnämnda fall kommer att behandlas närmare nedan.

Om en logiskt "1“ uppträder på utgången 184 kan det emellertid vara så att ett enstaka bitfel inträffat i de 13 kryssmarkerade bitpositionerna i fig 1. Om detta avser kanalerna A, B, D eller H föreligger en exakt överensstämmelse med en logisk "1"-signal från grindkretsen 161, varigenom felet är lokaliserat, d.v.s. genom skillnaden i antalet bitpositioner mellan uppträdandetidpunkten för nämnda avvikel- ser som medför en "1" från XELLER-kretsen (115 eller 161). Om den nästföljande biten åter igen är felaktig i dessa tre kanaler erhålles en sekvens där båda grindkretsar- na 115, 161 avger en rad av "l" med samma längd som antalet bitar som skall korrige- ras.

Om den indikerade enskilda felaktiga biten avser kanalen C, E eller F så be- stämmes läget genom en signal "1" från grindkretsen 150 och de två logiska "1" från grindkretsen 115 om ett isolerat fel är i fråga. Om exempelvis en serie av succes- siva bitpositioner är felaktiga i kanalen C eller F, så uppträder en "1“ på utgången 184 endast i början och slutet av denna serie (längden blir en bitposition större än längden av felserien), medan signalen från grindkretsen 161 varje gång anger en ko- lumn med ett fel. I kanalen E tillhör udda och jämna bitpositioner olika serier, men för övrigt gäller detsamma som för kanalen C eller D. Också i dessa fall gäller att läget bestämmes genom skillnaden (bitpositioner) mellan den första markeringen på grindkretsen 161 och den första respektive andra markeringen på grindkretsen 115. En serie av successiva bitfel i denna kanal kommer att medföra två successiva “1" på utgången 184 vid såväl början som slutet av felserierna, medan området däremellan ger upphov till "O" på klämman 184. Bitserien på klämman 184 är då två bitpositioner längre än serierna av felaktiga databitar. Om det angivna enskilda felet avser kana- len G så bestämmes läget genom signalen "I" från grindkretsen 161 och tre successiva "1" från grindkretsen 115 om ett isolerat fel är i fråga. En serie av fel alstrar en serie av signaler 10100101 på utgången 184 med en totallängd som är två bitpositio- ner längre än felserierna. Ovanstående utgör enbart ett exemepel på ett felmönster.

En analys visar att samtliga mönster av fel på en kanal kan korrigeras. "Flerkanali- ga" fel är generellt ej reparabla. I föreliggande fall utgör flerkanaliga fel gene- rellt konfigurationer där fel uppträder i två olika kanaler utan att minst tre 790-3772-7 lä (i föreliggande anordning) kolumner av databitar utan fel uppträder mellan felupp- trädandet i de olika kanalerna. Detta antal är sålunda mindre än antalet inberäknade kolumner för bestämning av nämnda andra felkorrigeringsbitar.

Det är sålunda möjligt att två bitfel uppträder samtidigt, så att därigenom en given "O"-indikering på grindkretsen 115 fortfarande anger ett feltillstånd. Signa- lerna från klämman 184 tillföres också XELLER-kretsen 183. Signalerna från grind- kretsen 161 lagras i ett 3-bits skiftregister som innehåller stegen 162, 163, 164 och aktiveras genom de tidigare nämnda klockpulserna. On tre successiva signaler från grindkretsen 161 har värdet "O" så avger NELLER-kreten 165 en logisk "l" till JK-vipporna 166, 167, 168, 169. Dessa vippor är sådana att de reagerar för flanken av klockpulserna (flanktriggade vippor), varvid klockpulserna utgöres av de tidigare nämnda. För enkelhetens skull har klockpulsledningarna utelämnats. Dessa vippor kan exempelvis vara av typen TI74S76 och uppvisar nedan följande sanningstabell: J K ci 0 0 ci-1 0 1 0 1 0 1 1 E-1 För J=K=0 inträffar ingenting; för J=K=1 ändras ställningen alltid då en klockpuls 9 mottages. Klockpulserna kan återvinnas ur själva dataflödet, exempelvis med hjälp av en anordning som är beskriven i GB patentskriften 1346547. Klockpulserna uppträder då vid övergångarna mellan bitspositionerna, varvid kända åtgärder, exempelvis in- förandet av lämpliga fördröjningar i de logiska elementen, vidtagits för att säker- ställa att något s.k. "race"-tillstånd ej skall inträffa. Efter mottagning av tre korrekta bitkolumner (fig 1) avger grindkretsen 165 en logisk etta, vilket innebär tatt K=1 för vipporna 166-169. On dessutom skiftregisterstegen 175, 176, 177 innehål- ler en logisk "O" och grindkretsen 161 avger en logisk "O" (det sistnämnda är ett nödvändigt villkor för att säkerställa att grindkretsen 165 avger en logisk "1"), så blir J=0 för vipporna 166-169 och dessa vippor intager alltid "0"-tillståndet, vil- ket verkar som viloläget. Utsignalerna från vipporna 166-169 tillföres klämmorna 189, 190, 191, 192, vilka är anslutna till den i fig 8 visade kretsen. I denna krets bildar OCH/NUCH-kretsarna 151-158 genom sina inverterande ingångar, som är markerade ggenom en cirkel, en avkodare som kan omkoda binärkoden till en 1-av-8-kod. Om samt- liga vippor 166-169 utmatar en nolla så kan emellertid ingen av dessa grindkretsar leda signalen på klämman 188. Vid detta läge, som utgör ett "vilotillstånd", avger -ELLER-kretsen 186 en logisk “O", vilket medför att NELLER-kretsen 178 deblockeras.

Om skiftregisterstegen 175, 176, 177 också innehåller en logisk “O", så avger ,.....-.-......,. N-.. ._ 7903772-7 15 NELLER-kretsen 178 en logisk "l", vilket medför att OCH-kretsen 174 deblockeras.

Utsignalerna från grindkretsen 174 lagras i 3-bits skiftregistret med stegen 175, 176, 177, vilket på samma sätt som beskrivits ovan för skiftregistren mottager en skiftpuls från den ingående klockan på den ej visade klockpulsledningen. On i stäl- let inte något av nämnda tre steg innehåller en logisk "1" så blockeras därigenom OCH-kretsen 174.

Under antagande av att det beskrivna vilotillståndet råder så kan ett fel in- dikeras genom en logisk “1“ på utgången av grindkretsen 161. On grindkretsen 115 tillför en logisk "O" så är endera av kanalerna B, D, F eller H ifråga. Till svar på den nästföljande klockpulsen lagras "1" från grindkretsen 161 i skiftregisterstegen 162 och 175, vilket medför att grindkretsarna 165 och 178, 174 avger en logisk "0" tillfälligtvis. Fördröjningen i skiftregistersteget 175 plus grindkretsarna 178, 174 är tillräcklig för att lagringen i grindkretsen 175 skall kunna realiseras utan att det s.k. "race"-tillståndet inträffar. Om grindkretsen 115 avger en logisk "1" i ovan beskrivna fall så mottager grindkretsen 170 två "1", varigenom J=1, K=0 och vippan 116 intager “1“-tillståndet. Sålunda är det fråga om ett fel i en av kanaler- na A, C, E eller G.

Om felet avser kanalen A så förblir tillståndet hos vipporna 166-169 oföränd- rat, varvid grindkretsen 19 kan leda och grindkretsarna 115, 161 vid varje tillfälle avger samma signal, varigenom OCH-kretsarna 170-173 återigen ej mottager två logiska "I". Sålunda kan grindkretsen 151 i fig 8 överföra signalen på klämman 188, så att efter tre bitpositioner signalen från skiftregistersteget 164 via grindkretsen 151 och XELLER-kretsen 116 aktiverar signalen från kanalen A i händelse av ett detekte- rat fel.

Om felet avser kanalen B så uppträder signalen “1" på klämman 184 en bitposi- tion senare än signalen från grindkretsen 161, så att den sistnämnda därvid lagras i skiftregistersteget 175. Oberoende av ytterligare fel blockeras då grindkretsen 170, så att "1" på klämman 184 inmatas i vippan 167 via grindkretsen 171. Därefter är tillståndet stabilt eftersom en logisk "I" på klämman 184 alltid uppträder samtidigt med en "l"-signal på utgången av skiftregistersteget 162, vilken tillförts genom grindkretsen 161 under föregående bitposition. Till följd härav avger XELLER-kretsen 185 kontinuerligt en 0-signal. I likhet med vad som beskrivits för kanalen A kan då grindkretsen 152 leda för att därigenom utlösa en korrigering för kanalen B via XELLER-kretsen 117.

Proceduren vid ett fel i kanalen D är likadan med undantaget att den första "1“på klämman 184 uppträder två bitpositioner efter "I" från grindkretsen 161. Sist- nämnda “1" lagras då i skiftregisterstegen 163, 176, varvid i detta fall endast vip- pan 168 intager "1"-tillståndet.

Vid ett fel i kanalen H utnyttjas signalen från klämman 184 direkt, varvid 7903772-7 16 signalen från grindkreten 161 lagras i steget 177 (efter tre bitpositioner) så att därigenom grindkretsen 173 avger en "logisk 1", varigenom J=1 för vippan 169. I det- ta fall är K godtycklig men utsignalen från vippan 169 blir alltid "1". Utsignalen från grindkretsen 173 utnyttjas då direkt för att aktivera grindkretsen 158 till ledande tillstånd. Annars skulle ett extra skiftregistersteg behövas i samtliga ka- naler. Efter ettställningen av vippan 169 verkar dess utsignal på samma sätt via _ ELLER-kretsen 187. gVid ett fel i kanalen C sättes vippan 166 till "1“-tillståndet på beskrivet sätt och "1" från'grindkretsen 161 skiftas till steget 175 och även till steget 162.

Om inget fel förekommer i den andra bitkolumnen så avger grindkretsen 161 och sålun- da även grindkretsen 179 en "O". Klämman 184 mottager då en "1", vilket medför att vippan 167 också intager "1"-tillståndet. Om den andra bitkolumnen_innehåller ett fel så avger grindkretsen 161 en "1" liksom grindkretsen 179. I så fall blir signa- len på klännmn 184 bestämd genom två fel och lika med noll. Sålunda intager vippan 167 åter igen "1"-tillståndet. Därefter inträffar inga förändringar eftersom vare sig endera eller båda signalen från grindkretsarna 115, 179 och 180 är någon “1“-signal; ' 6 Vid ett fel i kanalen F är förloppet detsamma med undantag för att en extra tidsförskjutning av en bitposition råder mellan signalerna från grindkretsarna 115 och 161, varigenom vipporna 167 och 168 intager "1"-tillståndet.

Vid ett fel i kanalen E intager vippan 166 “1"-tillståndet. Om den nästföljande kolumnen innehåller ett fel så avger grindkretsarna 161 och 179 en "1"-signal. Emel- lertid avger även grindkretsen 115 en "1", vilket medför att grindkretsen 189 till- för en "O". Om denna kolumn (den andra) ej innehåller något fel så avger grindkret- sarna 115 och 161 en "0". On den tredje kolumnen ej innehåller något fel så avger grindkretsen 161 en "O". Emellertid avger då grindkretsen 115 en "1" på grund av felet i den första kolumnen, varigenom vippan 168 intager "l"-tillståndet. Om den tredje kolumnen innehåller ett fel så avger grindkretsen 161 "1", men därvid tages hänsyn till två 1-bits fel i grindkretsen 115, varigenom signalen på klämman 184 förblir "O". Vippan 168 intager då återigen "1“-tillståndet. I fallet med ett fel på kanalen G intager vipporna 166, 167 "l"-tillståndet såsom beskrivits för kanalen C.

Följande fall är då möjliga: Kolumnfel 184 179 180 185 1 2 3 1 1 1 1 1 2 O 0 1 1 1 3 0 1 0 1 1 1 0 0 1 I samtliga fall intager också vippan 168 "1"-tillståndet. Tänkbara fall är då följande: ,.-.._...~..._.--..... . , ... 7903772-7 17 Kølumnfeli 184 179 180 181 185 1 2 3 4 1 1 1 1 0 1 2 4 0 1 O 1 0 1 3 4 0 1 1 0 0 1 4 1 1 0 0 0 Härav framgår att det alstrade tillståndet alltid bibehålles medan rätt kanal korri- geras genom avkodning av grindkretsarna 151-158. I detta sammanhang visar fig 10 ett diagram för de tillstånd som kan intagas av vipporna 161-169, varvid vippan 166 av- ser biten längst till vänster. Pilarna markerar tänkbara omställningar. Om det aktu- ella tillståndet är ett ändläge så avses ett fel i de bakomliggande datakanalerna.

Tillståndet 0000, som är vilotillståndet, kan nås direkt från alla andra tillstånd.

Diagrammet i fig 1 kan implementeras på motsvarande sätt för olika antal kana- ler. Detta gäller även för diagramet i fig 2. Skillnaderna består dels i uppbyggna- den av matrisen av koefficienter som implementeras genom grindkretsarna 101-115 i fig 8 och dels i avkodningen av grindkretsarna 151-158. Vidare är det visade antalet vippor 166-169 användbart endast för 8-15 kanaler vad gäller fig 1 och endast för 7-10 kanaler vad gäller fig 2. För diagramet i fig 3 behövs hållkretsar för bestäm- ning av samtliga felkorrigerings/elimineringsbitar.

Sålunda innehåller kretsen enligt fig 6,7 följande komponenter: 1) matrisen av koefficienter för beräkning av den första och den andra feleli- mineringsbi ten och för att bestämma varje avvikelse vad gäller den motsvarande första och andra felkorrigeringsbiten (elementen 101, 115, 148, 149, 150, 161); 2) fördröjningsledningar för datasignaler och avvikelsesignalen för första fel- korrigerings/elimineringsbitar av en längd lika med det längsta “tidsföljdsmönstret" eller den högsta potensen av fördröjningsoperatorn D i polynomet som användes för de andra korrigeringsbitarna eller en bit mindre (elementen 124 - 147, 162 - 164); 3) en sekvensanordning innefattande en startingång och en stoppingång för in- ställning av koden för den felinnehållande kanalen (elementen 174 - 178); 4) en anordning för bestämning av “take over"- signalen T enligt formeln T = R G 00 G0®Q1G1® QQUFU Ghkn, där R anger avvikelsen mellan den rätt alstrade andra felelimineringsbiten/andra felkorrigeringsbiten, Oj anger avvikelserna mellan successiva första felkorrigeringsbitar/första felelimineringsbi- tar och där Gj betecknar de redan lagrade elementen i korrigeringsvektorn (elemen- ten 179 - 185); 5) en demultiplexer som kan aktiveras genom nämnda "take over"-signal T för att överföra en bit av tillståndet i styranordningen (elementen 170 - 173); 7903772-71 18 6) ett minne för ïagring av korrigeringsvektorn (elementen 166-169, 186 - 187); 7) en avkodningsanordning/demultiplexanordning för överföring av den fördröjda avvikeïsesignalen för första feïkorrigerings/elimineringsbitar ti11 en viss bestämd av datakanaïerna för korrigering ieïementen 116-123, 151-158);

Claims (8)

19 Å 7903772-7 Patentkrav

1. Anordning för inmatning av binäradata i ett medium, vilken anordning innefattar: n-2 parallella dataingängar (1-8) för mottagning av flöden av in- databitar i successiva första grupper av n-2 bitar vardera, varvid nämnda successiva grupper är åtskilda i tiden genom en fördröjningscell D; n-2 parallella datautgångar (9-16), där n är > 6, för att tillföra var och en av nämnda första grupper av n-2 databitar i mottagen ordning till n-2 tillhörande parallella datakanaler hos mediumet; varvid nämnda utgångar är anslutna till nämnda dataingångar; medel anslutna till nämnda dataingângar med modulo-2 adderande medel (19-25) för mottagning av datainnnehållet hos en första grupp av n-2 mottagna databitar och därur synkront med varje tillföring av nämnda första grupp till nämnda n-2 parallella datakanaler tillföra en första fel- korrigeringsbit till en (n-1):te parallell redundant kanal hos nämnda medium, i vilket för var och en nämnda åtminstone n-2 datakanalerna bidraget till den första felkorrektionsbiten är uttryckt i ett tillhörande första icke-noll poly- nom i fördröjningscelloperatorn D; andra medel anslutna till nämnda inmedel med andra modulo-2 adderande medel (26-34, 36, 38, 40) och fördröjningsmedel (35, 37, 39) för mottagning av datainnehållet hos en andra grupp av åtminstone n-2 mottagna databitar på nämnda dataingång och som därur genom nämnda andra modulo-2 adderande medel och fördröjningsmedel synkront med varje tillföring av nämnda första grupp till nämnda n-2 parallella datakanaler tillför en andra felkorrektionsbit till en nzte parallell redundant kanal hos nämnda medium; i vilket för var och en av nämnda n-2 datakanaler en andra subgrupp av åtminstone en bit utgör del av en tredje grupp såsom uttryckt genom ett tillhörande andra icke-noll polynom i fördröjningscelloperatorn D; k ä n n e t e c k n a d av att för felkorrektion av enkelkanal kvoten av det andra polynomet i fördröj- ningscelloperatorn D hos en kanal som bidrar till de andra felkorrektionsbitar- na och motsvarande första polynom i fördröjningscelloperatorn D är skild från alla nämnda kvoter förbundna med andra kanaler; av att för åtminstone väsent- ligen hälften av kanalerna bidraget antingen till den första eller de andra felkorrektíonsbitarna är sådant att det därmed förbundna polynomet har åt- minstone två termer, medan den totala fördröjningen åstadkommen i alstringen av nämnda andra felkorrektionsbitar är högst väsentligen lika med halva antalet bitceller liksom antalet kanaler som bidrar till de andra felkorrektionsbitar- Hö. 20 7903772-7

2. _ Anordningen enligt patentkravet 1, k ä n n e t e c k n a d av att nämnda första subgrupper innehåller exakt en databit för var och en av datakanalerna.

3. Anordning enligt patentkravet 2, k ä n n e t e c k n.a d av att data- bitarna hos en andra grupp är införda samtidigt till mediumet.

4. Anordning enligt patentkravet 1, där nämnda andra grupp innefattar en enda första databit för var och en av datakanalerna, k ä n n e t e c k n a d av att koefficienterna för polynomen i fördröjningsoperatorn D hos de andra sub- grupperna som används för en enda andra felkorrektionsbit bland dessa bildar en binärkod.

5. Anordning enligt patentkravet 4, k ä n n e t e c k n a d av att maximi- längden för nämnda binärkod i bitceller högst är lika med det minsta heltal P som är åtminstone lika med 2 log (n-1). '

6. Anordning enligt patentkravet l, där nämnda andra och tredje grupper inne- fattar åtminstone en bit som hänför sig till var och en av de (n-1) andra kana- lerna.

7. Anordning för återvinning och vid behov korrigering av binärdata mottagna från ett medium på n parallellt anordnade kanaler, innefattande första och andra felkorrektionskanal enligt patentkravet 1, k ä n n e t e c k n a d av att anordningen innefattar en omräkningsanordning (309, 310, 311, 312) för att beräkna en första och en andra felelimineringsbit ur fjärde respektive femte grupper av databitar, vilka motsvarar nämnda andra respektive tredje grupper, och även för att beräkna första felkorreköionsbitar (Q) genom modulo-2 addition av motsvarande första felkorrektionsbitar och första felelimineringsbitar och andra felkorrektionsbitar (R) genom modulo-2 addition av motsvarande andra fel- korrektionsbitar och andra felelimineringsbitar, varvid nämnda feldetekterings- bitar har ett överensstämmande värde (0) eller ett avvikande värde (l); en detektoranordning (313, 314, 323, 324) ansluten till en utgång på omräknings- anordningen för att inom en förutbestämd längdsekvens av feldetektionsbitar bestämma åtminstone ett avvikelsevärde och därpå alstra en minnesstyrsignal (319), men vid frånvaro av sådan detektering alstra en återställningssignal; en minnesanordning (316, 317, 327, 328, 329, 330) för lagring av en andra följd av feldetektionsbitar; en vektoravkodande anordning (318) ansluten till 7903772-7 21 nämnda minnesanordning för att när nämnda minnesstyrsiqnal uppträder avkoda innehållet i minnesanordningen till kanalvektordata, tillföra dessa till en andra minnesanordning (325), varvid nämnda andra minnesanordning även är anslu- ten till en utgång på nämnda detektoranordning för att när nämnda återställ- ningssignal uppträder lagra felkanalvektordata; och en korrektionsanordning (321) ansluten till nämnda första och andra minnesanordningar för att korrigera en bitposition markerad genom en feldetektionsbit från en kanal markerad genom nämnda kanalvektordata.

8. Anordning enligt patentkravet 7 som dessutom innefattar ett skiftregister, k ä n n e t e c k n a d av att en utgång på nämnda detektoranordning är anslu- ten till en ingång på nämnda skiftregister som aktiveras för varje bitcell för att däri under styrning av en första mottagen feldetektionsbit med det avvikan- de värdet lagra en löpande 1- av -p-kod, varvid utgângarna på nämnda skift- register är anslutna till ingångar på minnesanordningen för att under styrning av ytterligare avvikelsesignaler tillföra element i korrektionsvektorn upp till en maximilängd på p binära element.