RU2665368C1 - Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия - Google Patents
Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия Download PDFInfo
- Publication number
- RU2665368C1 RU2665368C1 RU2017142064A RU2017142064A RU2665368C1 RU 2665368 C1 RU2665368 C1 RU 2665368C1 RU 2017142064 A RU2017142064 A RU 2017142064A RU 2017142064 A RU2017142064 A RU 2017142064A RU 2665368 C1 RU2665368 C1 RU 2665368C1
- Authority
- RU
- Russia
- Prior art keywords
- microcircuit
- elements
- integral elements
- gallium arsenide
- protonation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000007788 liquid Substances 0.000 claims abstract description 16
- 230000005588 protonation Effects 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000004870 electrical engineering Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение относится к микроэлектронике, в частности к технологии полупроводниковых приборов на эпитаксиальных структурах арсенида галлия. Техническим результатом предлагаемого способа изготовления интегральных элементов микросхемы на эпитаксиальных структурах арсенида галлия является обеспечение равенства слоевых сопротивлений для различных интегральных элементов, рабочая область которых формируется в эпитаксиальных структурах арсенида галлия при помощи жидкостного травления. Это позволяет решить поставленную техническую проблему - минимизацию технологического разброса параметров интегральных элементов изготавливаемой микросхемы. В способе изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия, включающем формирование омических контактов, создание рабочих областей интегральных элементов микросхемы при помощи операций протонирования и жидкостного травления, пассивацию поверхности микросхемы диэлектриком и формирование верхнего слоя металлизации, создание рабочих областей интегральных элементов микросхемы происходит в два этапа. На первом этапе при помощи первого протонирования формируются топологически одинаковые для интегральных элементов конкретной микросхемы области, которые травятся жидкостным травлением до достижения необходимого слоевого сопротивления эпитаксиального n-слоя. На втором этапе при помощи второго протонирования в полученных областях формируется необходимая планарная форма рабочих областей интегральных элементов микросхемы, разная для различных интегральных элементов. Полученное при таком способе изготовления равенство слоевых сопротивлений в тех областях эпитаксиальной структуры, где формируются интегральные элементы микросхемы, приводит к минимальному разбросу параметров этих интегральных элементов. 2 табл.
Description
Изобретение относится к микроэлектронике, в частности к технологии полупроводниковых приборов на эпитаксиальных структурах арсенида галлия.
Известен метод изготовления микросхем с поликремниевыми резисторами (Патент США N 4256515, авторское свидетельство СССР N 1195862, авторское свидетельство СССР N 1819070)
Известны способы изготовления микросхем с резисторами из аморфного кремния (Патент RU 2170474).
Прототипом предлагаемого способа изготовления является технологический процесс, реализованный в ОАО «ОКБ-Планета», г. Великий Новгород, в технологическом маршруте 7610849.10200.00254, при котором интегральные элементы микросхемы формируются на (в) эпитаксиальных слоях GaAs при помощи протонирования (здесь и далее протонирование - операция ионного легирования при помощи ионов водорода и протонов) и жидкостного травления эпитаксиальных слоев арсенида галлия.
Прототип содержит следующие основные технологические операции: формирование омических контактов; создание рабочих областей интегральных элементов микросхемы при помощи операций протонирования и жидкостного травления; пассивацию поверхности микросхемы диэлектриком; формирование верхнего слоя металлизации.
Недостатком такого способа изготовления является то, что во время жидкостного травления разные области GaAs травятся с разной скоростью в зависимости от их размера, количества и площади омических контактов, гальванически связанных с областью травления и окружающих эту область. (Т.С. Петрова, «Влияние конструктивных и технологических особенностей на статические параметры МИС на GaAs на основе ПТШ с углубленным затвором». Доклады ТУСУPa, No. 1 (19), часть 1, 2009). Расстояние от омических контактов до травящейся области так же влияет на скорость травления.
В результате для разных интегральных элементов получаем разную толщину эпитаксиального n-слоя, в котором формируются рабочие области интегральных элементов, разная толщина слоя приводит к их разному слоевому сопротивлению. Как следствие, получаем большой технологический разброс величин характеризующих эти элементы, особенно для интегральных элементов с разной топологией. Например, для разных транзисторов полученные значения токов насыщения будут в различной степени отличаться от заданных, а для разных резисторов значения сопротивлений будут по-разному отклоняться от номиналов. Получается, что при подгонке с помощью жидкостного травления параметра одного элемента, другой элемент либо остается «недотравленным», либо «перетравливается». Критичным для многих типов микросхем является и тот факт, что при неравномерном травлении нарушается соотношение величин разных интегральных элементов, заданное при проектировании схемы. Это требует от разработчиков принятия специальных мер, например дополнительной выборочной подгонки сопротивлений различными способами, специальной корректировки топологии и т.д.
Техническая проблема, решаемая изобретением, - минимизация технологического разброса параметров интегральных элементов микросхемы, которые формируются при помощи жидкостного травления в эпитаксиальных структурах арсенида галлия.
Техническим результатом предлагаемого способа изготовления интегральных элементов микросхемы на эпитаксиальных структурах арсенида галлия является обеспечение равенства слоевых сопротивлений для различных интегральных элементов, рабочая область которых формируется в эпитаксиальных структурах арсенида галлия при помощи жидкостного травления.
Технический результат достигается за счет того, что в способе изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия, включающем формирование омических контактов, создание рабочих областей интегральных элементов микросхемы при помощи операций протонирования и жидкостного травления, пассивацию поверхности микросхемы диэлектриком и формирование верхнего слоя металлизации, причем создание рабочих областей интегральных элементов микросхемы происходит в два этапа, на первом этапе, при помощи первого протонирования, формируются топологически одинаковые для интегральных элементов микросхемы области, которые травятся жидкостным травлением до достижения необходимого слоевого сопротивления эпитаксиального n-слоя, при этом размер и топология этих областей определяются типом интегральных элементов микросхемы, номинальными значениями их параметров и топологией микросхемы в целом, а на втором этапе, при помощи второго протонирования, в полученных областях формируются рабочие области интегральных элементов микросхемы, разные для различных интегральных элементов.
Введение двух этапов при создании рабочих областей интегральных элементов микросхемы делает возможным на первом этапе оперировать с топологически одинаковыми областями, назовем такие области «заготовками для изготовления рабочих областей интегральных элементов» или просто «заготовками», что в свою очередь позволяет, при жидкостном травлении, выровнять скорость травления заготовок для различных интегральных элементов конкретной микросхемы. Что обеспечивает равенство слоевых сопротивлений в рабочих областях интегральных элементов. Из этого можно сделать вывод о том, что технический результат достигнут полностью.
Далее в полученных заготовках, которые уже имеют одинаковое слоевое сопротивление, создается, при помощи второго протонирования, необходимая планарная форма рабочих областей интегральных элементов микросхемы, разная для различных интегральных элементов.
Равенство слоевых сопротивлений для различных интегральных элементов существенно снижает разброс параметров и обеспечивает соотношение значений параметров различных интегральных элементов в пределах конкретной микросхемы близким к заданному при проектировании. Таким образом решается поставленная техническая проблема.
Предлагаемый способ изготовления применим как для отдельных типов интегральных элементов микросхемы, т.е. таким способом изготавливаются только резисторы, или только транзисторы, а остальные элементы изготавливаются другими - «обычными» способами, так и для совместного изготовления «разнотипных» интегральных элементов микросхемы, но формирующихся в эпитаксиальных структурах арсенида галлия при помощи жидкостного травления, например - из одинаковых заготовок формируются как, транзисторы, так и резисторы, а, возможно, и другие интегральные элементы микросхемы, которые формируются в эпитаксиальных структурах арсенида галлия при помощи жидкостного травления. При этом во всех случаях возможно параллельное формирование любых других интегральных элементов.
Пример
Предлагаемый способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия проиллюстрирован на примере изготовления интегральных резисторов в составе монолитной интегральной схемы аттенюатора, где разброс и соотношение величин электрических сопротивлений резисторов играет определяющую роль.
В таблице 1 приведено сравнение последовательности технологических операций при изготовлении полупроводниковых резисторов формируемых в эпитаксиальных слоях арсенида галлия в составе микросхемы для прототипа и для предлагаемого способа.
Примечания:
1 - для предлагаемого способа изготовления относится к этапу создания заготовок интегральных резисторов, для прототипа относится к созданию рабочих областей резисторов
2 - для предлагаемого способа изготовления относится к этапу формирования рабочих областей резисторов, для прототипа отсутствует.
В таблице 2 представлены сравнительные результаты изготовления интегральных резисторов по прототипу и в соответствии с предлагаемым способом изготовления.
Для того чтобы сравнить результаты по всем группам резисторов, от «низкоомных» до «высокоомных», сравниваются не абсолютные, а относительные значения их сопротивлений, т.е. средние реальные значения сопротивлений, отнесенные к номинальным, очевидно, что для относительных значений номиналом является единица.
Для сравнения результатов выбрана величина технологического разброса значений электрического сопротивления резисторов, определяемая как разница между максимальной и минимальной величиной отклонения относительных значений от единицы, т.е. от номинального значения.
Из таблицы видно, что разброс относительной величины сопротивлений для прототипа составляет 0.39, а при предлагаемом способе изготовления интегральных элементов микросхемы на эпитаксиальных структурах арсенида галлия - 0.08, что почти в 5 (4,875) раз меньше, и это подтверждает решение изобретением поставленной технической проблемы.
Claims (1)
- Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия, включающий формирование омических контактов, создание рабочих областей интегральных элементов микросхемы при помощи операций протонирования и жидкостного травления, пассивацию поверхности микросхемы диэлектриком и формирование верхнего слоя металлизации, отличающийся тем, что создание рабочих областей интегральных элементов микросхемы происходит в два этапа, на первом этапе при помощи первого протонирования формируются топологически одинаковые для интегральных элементов конкретной микросхемы области, которые травятся жидкостным травлением до достижения необходимого слоевого сопротивления эпитаксиального n-слоя, при этом размер и топология этих областей определяются типом интегральных элементов микросхемы, номинальными значениями их параметров и топологией микросхемы в целом, а на втором этапе при помощи второго протонирования в полученных областях формируются рабочие области интегральных элементов микросхемы, разные для различных интегральных элементов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017142064A RU2665368C1 (ru) | 2017-12-01 | 2017-12-01 | Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017142064A RU2665368C1 (ru) | 2017-12-01 | 2017-12-01 | Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2665368C1 true RU2665368C1 (ru) | 2018-08-29 |
Family
ID=63460082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2017142064A RU2665368C1 (ru) | 2017-12-01 | 2017-12-01 | Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2665368C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2806213C1 (ru) * | 2023-04-14 | 2023-10-30 | Общество с ограниченной ответственностью "Совместное предприятие "Квантовые технологии" (ООО "СП "Квант") | Способ изготовления поверхностной ионной ловушки |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418375A (en) * | 1991-03-29 | 1995-05-23 | Electronic Decisions, Inc. | Soft proton isolation process for an acoustic charge transport integrated circuit |
| SU1316488A1 (ru) * | 1985-07-04 | 1995-12-27 | И.И. Авдеев | Способ получения локальных эпитаксиальных структур |
| SU1491262A1 (ru) * | 1987-05-27 | 1996-01-10 | Л.С. Белохвостикова | Способ изготовления арсенид-галлиевой интегральной схемы |
| RU2303316C1 (ru) * | 2006-05-29 | 2007-07-20 | Томский политехнический университет - государственное образовательное учреждение высшего профессионального образования | Способ изготовления полупроводниковых приборов |
| RU2445722C2 (ru) * | 2010-05-21 | 2012-03-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводниковой структуры |
| US20150357229A1 (en) * | 2014-06-06 | 2015-12-10 | Infineon Technologies Ag | Method of Manufacturing a Semiconductor Device Comprising Field Stop Zone |
| US20160329398A1 (en) * | 2015-05-05 | 2016-11-10 | Infineon Technologies Austria Ag | Semiconductor Wafer and Method of Manufacturing Semiconductor Devices in a Semiconductor Wafer |
-
2017
- 2017-12-01 RU RU2017142064A patent/RU2665368C1/ru active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1316488A1 (ru) * | 1985-07-04 | 1995-12-27 | И.И. Авдеев | Способ получения локальных эпитаксиальных структур |
| SU1491262A1 (ru) * | 1987-05-27 | 1996-01-10 | Л.С. Белохвостикова | Способ изготовления арсенид-галлиевой интегральной схемы |
| US5418375A (en) * | 1991-03-29 | 1995-05-23 | Electronic Decisions, Inc. | Soft proton isolation process for an acoustic charge transport integrated circuit |
| RU2303316C1 (ru) * | 2006-05-29 | 2007-07-20 | Томский политехнический университет - государственное образовательное учреждение высшего профессионального образования | Способ изготовления полупроводниковых приборов |
| RU2445722C2 (ru) * | 2010-05-21 | 2012-03-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводниковой структуры |
| US20150357229A1 (en) * | 2014-06-06 | 2015-12-10 | Infineon Technologies Ag | Method of Manufacturing a Semiconductor Device Comprising Field Stop Zone |
| US20160329398A1 (en) * | 2015-05-05 | 2016-11-10 | Infineon Technologies Austria Ag | Semiconductor Wafer and Method of Manufacturing Semiconductor Devices in a Semiconductor Wafer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2806213C1 (ru) * | 2023-04-14 | 2023-10-30 | Общество с ограниченной ответственностью "Совместное предприятие "Квантовые технологии" (ООО "СП "Квант") | Способ изготовления поверхностной ионной ловушки |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105684134B (zh) | 具有用于产生附加构件的多晶硅层的氮化镓晶体管 | |
| US8946780B2 (en) | Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer | |
| CN104508826B (zh) | 自适应电荷平衡的边缘终端 | |
| CN104835743A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN103996710A (zh) | 具有双斜坡场板的ldmos器件 | |
| CN103545360A (zh) | 高电子迁移率晶体管及其形成方法 | |
| CN105280705B (zh) | 包括将源极区域与漏极区域互连的半导体板的半导体器件 | |
| TWI512825B (zh) | 具偏壓井區之高壓半導體元件以及其形成方法 | |
| US10629674B2 (en) | Trench isolated capacitor | |
| CN109727853A (zh) | 一种高迁移率晶体管的制备方法 | |
| US20220130762A1 (en) | Semiconductor structure and manufacture method thereof | |
| CN111223842A (zh) | 半导体装置及其制造方法 | |
| TWI741554B (zh) | 高電壓元件、高電子遷移率電晶體元件及其形成方法 | |
| US9249009B2 (en) | Starting substrate for semiconductor engineering having substrate-through connections and a method for making same | |
| CN109728086A (zh) | 侧墙栅高迁移率晶体管的制备方法 | |
| RU2665368C1 (ru) | Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия | |
| TWI608626B (zh) | 接面場效電晶體、半導體裝置及其製造方法 | |
| CN104321880B (zh) | 电流孔径二极管及其制作方法 | |
| CN105322027B (zh) | 肖特基二极管及其制造方法 | |
| TWI721572B (zh) | 半導體配置及其製造方法 | |
| CN105609544B (zh) | 绝缘隔离半导体器件及其制造方法 | |
| CN116711083A (zh) | 具有导电部件以控制电气特性的化合物半导体器件 | |
| TWI686900B (zh) | 半導體元件結構以及在基板中形成半導體插塞的方法 | |
| EP2725615B1 (en) | Semiconductor device comprising a diode and a bipolar transistor and method for producing such a device | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing |