RU2634201C1 - Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами - Google Patents

Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами

Info

Publication number
RU2634201C1
RU2634201C1 RU2016130881A RU2016130881A RU2634201C1 RU 2634201 C1 RU2634201 C1 RU 2634201C1 RU 2016130881 A RU2016130881 A RU 2016130881A RU 2016130881 A RU2016130881 A RU 2016130881A RU 2634201 C1 RU2634201 C1 RU 2634201C1
Authority
RU
Grant status
Grant
Patent type
Prior art keywords
connected
outputs
inputs
group
modulo
Prior art date
Application number
RU2016130881A
Other languages
English (en)
Inventor
Алексей Александрович Петлеванный
Дмитрий Владимирович Самойленко
Сергей Александрович Диченко
Сергей Александрович Кишкин
Олег Анатольевич Финько
Original Assignee
федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes

Abstract

Изобретение относится к области электросвязи. Технический результат - обеспечение возможности защиты передаваемой по каналам связи двоичной информации от преднамеренных помех. Поставленная цель достигается тем, что информация, подлежащая передаче, поступает в канал кодирования. Процесс формирования защищенной проверочной последовательности осуществляется на основании поступившего в канал кодирования информационного подпотока, который подвергается процедуре зашифрования на соответствующих ключах. На основании полученной зашифрованной последовательности осуществляется формирование проверочной последовательности, которая в свою очередь также подвергается процедуре зашифрования. Сформированная зашифрованная проверочная последовательность объединяется с последовательностью информационного подпотока канала кодирования и поступает в канал связи. На приемной стороне из принятой кодовой последовательности осуществляется формирование информационной и порверочной последовательности канала декодирования. Далее осуществляется формирование зашифрованной проверочной последовательности на основании принятой информационной последовательности. Принятая зашифрованная проверочная последовательность канала декодирования и сформированная зашифрованная проверочная последовательность на приемной стороне формируют синдромную последовательность, структура которой соответствует присутствию (ненулевые символы синдрома) или отсутствию (нулевые символы синдрома) преднамеренных (имитирующие действия злоумышленника) или непреднамеренных помех в канале связи. Исходя из структуры синдромной последовательности производится обнаружение преднамеренных (имитирующие действия злоумышленника) или непреднамеренных помех. 6 ил., 4 табл.

Description

Область техники

Предлагаемое изобретение относится к области радио- и электросвязи и может быть использовано для обеспечения имитозащищенности и помехоустойчивости информации, передаваемой по радиоканалам, при кодировании и декодировании избыточными систематическими кодами.

Уровень техники

Известны способ и устройство помехоустойчивого кодирования и декодирования дискретной информации, содержащее на передающей стороне последовательно соединенные источник информации, блок информации, первый кодирующий блок, второй кодирующий блок, модулятор или передатчик, а на приемной стороне - два демодулятора приемника, разнесенные друг от друга, последовательно соединенные с ними первый декодирующий блок, приемный перемножитель, второй декодирующий блок, демультиплексор и получатель информации [Патент США №3988767, кл. H04L 1/10, 1976].

Недостатками данного устройства являются:

- низкий уровень помехоустойчивости при заданной скорости передачи;

- низкий уровень общей скорости кода.

Известно устройство для помехоустойчивого кодирования и декодирования двоичной информации сверточными кодами, содержащее на передающей стороне преобразователь входной информации, первый и второй канал кодирования, сумматор по модулю два, при этом выходы преобразователя входной информации подключены к входам коммутаторов разделения ветвей первого и второго каналов кодирования, причем выход кодера второго канала кодирования подключен к соответствующему входу коммутатора объединения ветвей второго канала кодирования, выход которого подключен к первому входу сумматора по модулю два, к второму входу которого подключен выход кодера первого канала кодирования, а выход сумматора по модулю два подключен к соответствующему входу коммутатора объединения ветвей первого канала кодирования, на приемной стороне - второй канал декодирования и преобразователь выходной информации, к выходам которого подключены выходы коммутаторов объединения ветвей первого и второго каналов декодирования, а также второй и третий сумматоры по модулю два, первый и второй буферные накопители, третий кодер и третий коммутатор объединения ветвей, при этом выход кодера первого канала декодирования подключен через первый буферный накопитель к первому входу первого сумматора по модулю два и через второй сумматор по модулю два - к входу коммутатора разделения ветвей второго канала декодирования, выход кодера второго канала декодирования подключен к первому входу первого сумматора по модулю два второго канала декодирования, а к второму входу первого сумматора по модулю два второго канала декодирования подключен соответствующий выход коммутатора разделения ветвей второго канала декодирования, выходы корректора ошибок второго канала декодирования подключены к входам третьего коммутатора объединения ветвей непосредственно и через третий кодер, при этом соответствующий выход коммутатора разделения ветвей первого канала декодирования подключен к второму выходу сумматора по модулю два и через второй буферный накопитель - к первому входу третьего сумматора по модулю два, к второму входу которого подключен выход третьего коммутатора объединения ветвей, а выход третьего сумматора по модулю два подключен к второму входу первого сумматора по модулю два [Авторское свидетельство №1035819 от 15.08.83 г. Устройство для кодирования и декодирования двоичной информации сверточными кодами А.И. Королев, О.Д. Купеев, 1983. - 5 с.: ил.].

Недостатком данного устройства является отсутствие возможности защиты передаваемой по каналам связи двоичной информации от преднамеренных (имитирующих действий злоумышленника) помех.

Наиболее близким по своей технической сущности к заявленному устройству имитостойкого кодирования и декодирования информации избыточными систематическими кодами (прототип) является устройство, описанное в [Касами Т., Токура Н., Ивадари Ё., Инагаки Я. Теория кодирования. М.: Мир, 1979, с. 298-300, фиг. 6.3, с. 396-397, фиг. 7.14].

Устройство-прототип на передающей стороне содержит первый канал кодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и коммутатора объединения ветвей, а на приемной стороне - канал декодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и к первой группе входов корректора ошибок, к второй группе входов которого подключены выходы анализатора синдромной последовательности, к входу которого подключен выход первого сумматора по модулю два, при этом выходы корректора ошибок подключены к входам коммутатора объединения ветвей.

К основному недостатку устройства-прототипа также следует отнести отсутствие возможности защиты передаваемой по каналам связи двоичной информации от преднамеренных (имитирующих действий злоумышленника) помех. Соответственно в условиях имитирующих действий злоумышленника, которому известны алгоритмы формирования избыточных систематических кодов (алгоритмы функционирования кодера), передаваемая имитируемая им двоичная информация на выходе приемного устройства воспринимается как легитимная.

Раскрытие изобретения

Целью заявляемого технического решения является обеспечение возможности защиты передаваемой по каналам связи двоичной информации от преднамеренных (имитирующих действий злоумышленника) помех.

Указанный технический результат достигается тем, что устройство для кодирования и декодирования двоичной информации сверточными кодами, содержащее на передающей стороне канал кодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и коммутатора объединения ветвей, а на приемной стороне - первый канал декодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и к первой группе входов корректора ошибок, к второй группе входов которого подключены выходы анализатора синдромной последовательности, к входу которого подключен выход первого сумматора по модулю два, при этом выходы корректора ошибок подключены к входам коммутатора объединения ветвей, на передающей стороне дополнительно введены блоки сумматоров по модулю два, блок распределения гаммы, регистр ключевой гаммы, при этом выходы регистра ключевой гаммы подключены к входу блока распределения гаммы, первая группа выходов которого подключена к второй группе входов первого блока сумматоров по модулю два, к первой группе входов которого подключены выходы коммутатора разделения ветвей, при этом выходы блока сумматоров по модулю два подключены к входам кодера, выходы которого подключены к первой группе входов второго блока сумматоров по модулю, к второй группе входов которого подключена вторая группа выходов блока распределения гаммы, при этом выходы второго блока сумматоров по модулю два подключены к соответствующему входу коммутатора объединения ветвей канала кодирования, а на приемной стороне дополнительно введены блоки сумматоров по модулю два, блок распределения гаммы, регистр ключевой гаммы, при этом выходы регистра ключевой гаммы подключены к входам блока распределения гаммы, первая группа выходов которого подключена к второй группе входов третьего блока сумматоров по модулю два, к первой группе входов которого подключены выходы коммутатора разделения ветвей, выходы третьего блока сумматоров по модулю два подключены к входам кодера, выходы которого подключены к первой группе входов второго блока сумматора по модулю, к второй группе выходов которого подключена вторая группа выходов блока распределения гаммы, при этом выход второго блока сумматоров по модулю два подключен к первой группе входов первого блока сумматоров по два, к второй группе входов которого подключены соответствующие выходы коммутатора разделения ветвей, выходы первого блока сумматоров по модулю два подключены к входам анализатора синдромной последовательности, выходы которого подключены к второй группе входов корректора ошибок, выходы которого подключены к соответствующим входам коммутатора объединения ветвей канала декодирования.

Благодаря введению в известный объект совокупности существенных отличительных признаков устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами обеспечивает защиту информации:

- от преднамеренных (имитирующих) помех, вызванных действиями злоумышленника, который не может вычислить и подменить избыточные символы, соответствующие новой (имитируемой) информации, как следствие необходимости вскрытия системы шифрования, используемой для обеспечения имитостойкости;

- от непреднамеренных помех (флуктуационных, космических, атмосферных).

Указанные отличительные признаки заявленного изобретения по сравнению с прототипом позволяют сделать вывод о соответствии заявленного технического решения критерию «новизна».

Описание чертежей

На чертежах представлено:

на фиг. 1 - структурная электрическая схема передающей части предлагаемого устройства;

на фиг. 2 - вариант построения блока формирования гаммы;

на фиг. 3 - структурная схема приемной части;

на фиг. 4-6 - действующий макетный образец разрабатываемого устройства.

Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами содержит на передающей стороне (фиг. 1) канал кодирования, содержащий коммутатор 1 разделения ветвей, коммутатор 2 объединения ветвей, блок сумматоров 3 по модулю два, кодер 4, блок сумматоров 5 по модулю два, блок распределения гаммы 6, а также регистр 7 ключевой гаммы, и на приемной стороне устройство содержит канал декодирования, содержащий коммутатор 8 разделения ветвей, корректор ошибок 9, коммутатор 10 объединения ветвей, первый блок сумматоров 11 по модулю два, второй блок сумматоров 12 по модулю два, кодер 13, третий блок сумматоров 14 по модулю два, анализатор 15 синдромной последовательности, блок распределения гаммы 16, регистр 17 ключевой гаммы.

Устройство работает следующим образом.

Подлежащая передаче входная информация поступает в коммутатор 1 разделения ветвей, в котором происходит декомпозиция на информационные подпотоки. С выхода коммутатора 1 разделения ветвей информационные подпотоки поступают на вход коммутатора 2 объединения ветвей и на первую группу входов блока сумматоров 3 по модулю два, на вторую группу входов которого, через первую группу выходов блока 6 распределения гаммы, поступает k-разрядный блок гаммы, выработанный регистром 7 ключевой гаммы для канала кодирования, при этом длина блока гаммы соответствует количеству символов информационного подпотока. С выходов блока сумматоров 3 по модулю два зашифрованные символы информационного подпотока поступают на входы кодера 4 канала кодирования. В кодере 4 из зашифрованных информационных символов формируются проверочные символы, объединяемые в проверочные последовательности. Процесс формирования проверочных последовательностей осуществляется на основании выбранных порождающих полиномов систематических кодов канала кодирования. Полученные проверочные последовательности с выходов кодера 4 поступают на первую группу входов блока сумматоров 5 по модулю два, на вторую группу входов которого через вторую группу выходов блока 6 распределения гаммы поступает поступает r-разрядный блок гаммы, выработанный регистром 7 ключевой гаммы для канала кодирования, при этом длина блока гаммы соответствует количеству символов проверочной последовательности. Полученные зашифрованные проверочные последовательности с выхода блока сумматоров 5 по модулю два поступают на один из входов коммутатора 2 объединения ветвей, который формируют выходную кодовую последовательность. С выхода коммутатора 2 объединения ветвей кодовая последовательность поступает в канал связи.

На приемной стороне принятая кодовая последовательность поступает на вход коммутатора 8 разделения ветвей канала декодирования, с выхода которого символы информационных подпотоков поступают одновременно на первый вход корректора 9 ошибок и на первую группу входов блока сумматоров 14 по модулю два, на вторую группу входов которого, через первую группу выходов блока 16 распределения гаммы, поступает поступает k-разрядный блок гаммы, выработанный регистром 17 ключевой гаммы для канала кодирования. Вновь сформированная зашифрованная последовательность информационных симоволов с выхода блока сумматоров 14 по модулю два поступает на входы кодера 13, в котором формируются проверочные символы, объединяемые в проверочные последовательности.

Сформированная проверочная последовательность с выходов кодера 13 поступает на первую группу входов блока сумматоров 12 по модулю два, на вторую группу входов которого через вторую группу выходов блока 16 распределения гаммы поступает поступает r-разрядный блок гаммы, выработанный регистром 17 ключевой гаммы, с выхода которого зашифрованная проверочная последовательность поступает на первую группу входов блока сумматоров 11 по модулю два, на вторую группу входов которого с выхода коммутатора 8 разделения ветвей поступает принятая зашифрованная проверочная последовательность, где при суммировании по модулю два указанных последовательностей происходит формирование синдромной последовательности характеризующей преднамеренные (имитирующие действия злоумышленника) и непреднамеренные помехи в канале связи. С выходов блока сумматоров 11 по модулю два синдромная последовательность поступает на вход анализатора 15 синдромной последовательности, который проводит анализ этой последовательности. При этом нулевые символы в анализаторе ошибок являются признаком отсутствия преднамеренных (имитирующие действия злоумышленника) и непреднамеренных помех, в противном случае в анализаторе ошибок наблюдается присутствие ненулевых символов и информация с корректора ошибок данного канала декодирования стирается, дальнейшая обработка информации блокируется.

При отсутствии преднамеренных (имитирующие действия злоумышленника) и непреднамеренных помех (присутствие нулевых символов в анализаторе синдромной последовательности) с второго выхода корректора ошибок 9 символы информационных подпотоков поступают на входы коммутатора 10 объединения ветвей канала декодирования.

Отличительным признаком, характерным для преднамеренных (имитирующие действия злоумышленника) и непреднамеренных помех в канале связи, является несоответствие проверочной последовательности, сформированной кодером 13, блоком 16 распределения гаммы, регистром 17 ключевой гаммы и блоком сумматоров 14 по модулю два, и проверочной последовательности, сформированной кодером 4, блоком 6 распределения гаммы, регистром 7 ключевой гаммы и блоком сумматоров 5 по модулю два канала кодирования на передающей стороне.

Таким образом, предлагаемое устройство обеспечивает помехоустойчивость и имито-защищенность передаваемой по радиоканалам связи информации при заданной скорости передачи.

Заявленное изобретение может быть осуществлено с помощью средств и методов, описанных в доступных источниках информации. Это позволяет сделать вывод о соответствии заявленного изобретения признакам «промышленной применимости».

Пример. Порядок функционирования устройства имитостойкого кодирования и декодирования информации, основанного на расширенном коде Хэмминга (8, 4, 4). Для простоты понимания сущности предлагаемого решения процедура формирования помехоустойчивого кода Хэмминга (8, 4, 4) осуществляется с помощью порождающей матрицы.

Пусьт М - информационный подпоток

Figure 00000001

и γ1 - ключевая гамма (ПСП), длины k=4

Figure 00000002

Процедура шифрования информационного подпотока примет вид:

Figure 00000003
тогда
Figure 00000004

Figure 00000005

Формирование корректирующего кода (проверочных символов) на основании зашифрованного информационного подпотока осуществляется следующим образом:

Figure 00000006

где G8,4 - порождающая матрица кода Хэмминга.

Тогда

Figure 00000007

где (a 1-a 4) - информационные разряды, t0 - разряд четности, (t1-t3) - проверочные разряды.

Пусть γ2 - ключевая гамма (ПСП), длины r=4

Figure 00000008

Процедура шифрования проверочных символов R1 определена выражением

Figure 00000009

тогда

Figure 00000010

Figure 00000011

Кодовая последовательность (с зашифрованной проверочной частью)

Figure 00000012
передаваемая по каналу связи примет вид:

Figure 00000013

где | - операция конкатенации.

Принятая кодовая последовательность

Figure 00000014
, содержащая искажения от воздействия преднамеренных (имитирующих действий злоумышленника) и непреднамеренных помех:

Figure 00000015

где

Figure 00000016
- искаженный(е) разряд(ы), отличающиеся от исходных.

Тогда М* - принятый информационный подпоток

Figure 00000017

a γ1 - ключевая гамма (ПСП), длины k=4

Figure 00000018

Процедура шифрования принятого информационного подпотока примет вид:

Figure 00000019

тогда

Figure 00000020
Figure 00000021

Соответственно формирование корректирующего кода (проверочных символов) на основании принятого зашифрованного информационного подпотока примет вид:

Figure 00000022

тогда

Figure 00000023

Пусть γ2 - ключевая гамма (ПСП), длины r=4

Figure 00000024

Процедура шифрования проверочных символов

Figure 00000025
примет следующий вид:

Figure 00000026

тогда

Figure 00000027

Figure 00000028

Анлиз принятой зашифрованной проверочной последовательности и выработанной:

Figure 00000029
)

Figure 00000030

Сформированная синдромная последовательность определяет присутствие (ненулевые символы синдрома) или отсутствие искажений (нулевые символы синдрома), вызванных преднамеренными (имитирующие действия злоумышленника) или непреднамеренными помехами в канале связи.

На фиг. 4-6 представлен действующий макетный образец разрабатываемого устройства, реализованный на отладочной плате LDM-K1986BE92QI. Результаты имитационного моделирования предлагаемого устройства представлены в таблицах 1-4.

Figure 00000031

Figure 00000032

Figure 00000033

Figure 00000034

Claims (1)

  1. Устройство для кодирования и декодирования двоичной информации сверточными кодами, содержащее на передающей стороне канал кодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и коммутатора объединения ветвей, а на приемной стороне - первый канал декодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и к первой группе входов корректора ошибок, к второй группе входов которого подключены выходы анализатора синдромной последовательности, к входу которого подключен выход первого сумматора по модулю два, при этом выходы корректора ошибок подключены к входам коммутатора объединения ветвей, отличающееся тем, что на передающей стороне введены блоки сумматоров по модулю два, блок распределения гаммы, регистр ключевой гаммы, при этом выходы регистра ключевой гаммы подключены к входу блока распределения гаммы, первая группа выходов которого подключена к второй группе входов первого блока сумматоров по модулю два, к первой группе входов которого подключен выходы коммутатора разделения ветвей, при этом выходы блока сумматоров по модулю два подключены к входам кодера, выходы которого подключены к первой группе входов второго блока сумматоров по модулю, к второй группе входов которого подключена вторая группа выходов блока распределения гаммы, при этом выходы второго блока сумматоров по модулю два подключены к соответствующему входу коммутатора объединения ветвей канала кодирования, а на приемной стороне введены блоки сумматоров по модулю два, блок распределения гаммы, регистр ключевой гаммы, при этом выходы регистра ключевой гаммы подключены к входам блока распределения гаммы, первая группа выходов которого подключена к второй группе входов третьего блока сумматоров по модулю два, к первой группе входов которого подключены выходы коммутатора разделения ветвей, выходы третьего блока сумматоров по модулю два подключены к входам кодера, выходы которого подключены к первой группе входов второго блока сумматора по модулю, к второй группе выходов которого подключена вторая группа выходов блока распределения гаммы, при этом выход второго блока сумматоров по модулю два подключен к первой группе входов первого блока сумматоров по два, к второй группе входов которого подключены соответствующие выходы коммутатора разделения ветвей, выходы первого блока сумматоров по модулю два подключены к входам анализатора синдромной последовательности, выходы которого подключены к второй группе входов корректора ошибок, выходы которого подключены к соответствующим входам коммутатора объединения ветвей канала декодирования.
RU2016130881A 2016-07-26 2016-07-26 Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами RU2634201C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016130881A RU2634201C1 (ru) 2016-07-26 2016-07-26 Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016130881A RU2634201C1 (ru) 2016-07-26 2016-07-26 Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами

Publications (1)

Publication Number Publication Date
RU2634201C1 true RU2634201C1 (ru) 2017-10-24

Family

ID=60154056

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016130881A RU2634201C1 (ru) 2016-07-26 2016-07-26 Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами

Country Status (1)

Country Link
RU (1) RU2634201C1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2085035C1 (ru) * 1992-02-28 1997-07-20 Юрий Владимирович Свирид Декодер сверточного кода
WO2000041316A1 (en) * 1998-12-31 2000-07-13 Samsung Electronics Co., Ltd. Device and method for convolutional encoding in digital system
WO2002033834A1 (en) * 2000-10-19 2002-04-25 Telecom Italia S.P.A. Module for generating circuits for decoding convolutional codes, related method and circuit
JP2007174541A (ja) * 2005-12-26 2007-07-05 Kyocera Corp 畳み込み符号化器、通信装置、及び畳み込み符号化方法
CN103746711A (zh) * 2013-11-28 2014-04-23 西安电子科技大学 基于译码端状态转移图的量子Viterbi译码算法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2085035C1 (ru) * 1992-02-28 1997-07-20 Юрий Владимирович Свирид Декодер сверточного кода
WO2000041316A1 (en) * 1998-12-31 2000-07-13 Samsung Electronics Co., Ltd. Device and method for convolutional encoding in digital system
RU2214677C2 (ru) * 1998-12-31 2003-10-20 Самсунг Электроникс Ко., Лтд. Устройство и способ для сверточного кодирования в цифровой системе
WO2002033834A1 (en) * 2000-10-19 2002-04-25 Telecom Italia S.P.A. Module for generating circuits for decoding convolutional codes, related method and circuit
JP2007174541A (ja) * 2005-12-26 2007-07-05 Kyocera Corp 畳み込み符号化器、通信装置、及び畳み込み符号化方法
CN103746711A (zh) * 2013-11-28 2014-04-23 西安电子科技大学 基于译码端状态转移图的量子Viterbi译码算法

Similar Documents

Publication Publication Date Title
US5862160A (en) Secondary channel for communication networks
US4486882A (en) System for transmitting binary data via a plurality of channels by means of a convolutional code
US6119263A (en) System and method for transmitting data
US4413340A (en) Error correctable data transmission method
US4896353A (en) Apparatus for fast decoding of a non-linear code
US3452328A (en) Error correction device for parallel data transmission system
US20020018561A1 (en) Data encryption and decryption using error correction methodologies
US5161244A (en) Cryptographic system based on information difference
US3588819A (en) Double-character erasure correcting system
US20040133836A1 (en) Method and apparatus for performing error correction code (ECC) conversion
US3398400A (en) Method and arrangement for transmitting and receiving data without errors
Ahlswede et al. Transmission, identification and common randomness capacities for wire-tape channels with secure feedback from the decoder
US3771126A (en) Error correction for self-synchronized scramblers
US3745525A (en) Error correcting system
Houghton The engineer’s error coding handbook
EP0596736A1 (en) Split channel data transmission
Levy Self-synchronizing codes derived from binary cyclic codes
WO2010100015A1 (en) System for establishing a cryptographic key depending on a physical system
Mogollon Cryptography and Security Services: Mechanisms and Applications: Mechanisms and Applications
Vermani Elements of algebraic coding theory
Arazi A commonsense approach to the theory of error correcting codes
Glavieux Channel coding in communication networks: from theory to turbocodes
US3896416A (en) Digital telecommunications apparatus having error-correcting facilities
US20090158112A1 (en) Method for producing parity check matrix for low complexity and high speed decoding, and apparatus and method for coding low density parity check code using the same
Gong et al. Fast discrete Fourier spectra attacks on stream ciphers