RU2548523C1

RU2548523C1 - Method for manufacturing of multilevel copper metallisation with ultralow value of dielectric constant for intralayer insulation

Info

Publication number: RU2548523C1
Application number: RU2013155742/28A
Authority: RU
Inventors: Адиль Салихович Валеев; Геннадий Яковлевич Красников; Владимир Александрович Гвоздев; Павел Игоревич Кузнецов
Original assignee: Акционерное общество "Научно-исследовательский институт молекулярной электроники (АО "НИИМЭ")
Priority date: 2013-12-17
Filing date: 2013-12-17
Publication date: 2015-04-20

Abstract

FIELD: electricity.

SUBSTANCE: invention is referred to manufacturing technology of multilevel metallisation for very large integrated circuits (VLIC). The method for manufacturing of multilevel copper metallisation for VLIC with multiple repetitions of processes for manufacturing of standard structures consisting of copper horizontal and vertical conductors and surrounding dielectric layers with low value of effective dielectric constant includes application of metal layers to semiconductor plate, photolithography, local electrochemical application of copper and protective layers to its surface. The manufacturing process includes three stages performed in sequence: manufacturing of horizontal copper conductors, manufacturing of intralayer porous dielectric insulation with ultralow value of dielectric constant and intralayer insulation made of solid dielectric and manufacturing of vertical copper conductors.

EFFECT: invention ensures non-availability of integrated process operations, improved mechanical strength of conductors due to placement of copper conductor inside solid dielectric.

14 cl, 18 dwg

Description

Предлагаемое изобретение относится к области электронной техники: технология изготовления многоуровневой металлизации сверх больших интегральных микросхем.The present invention relates to the field of electronic technology: the technology of manufacturing multilevel metallization over large integrated circuits.

При формировании многоуровневой металлизации СБИС в настоящее время широко используется медная металлизация, изготавливаемая методом Dual Damascen, для краткости будем его обозначать как ДД. Кратко, основная идея метода состоит в том, что в слое диэлектрика вытравливаются канавки с отверстиями на дне до поверхности нижерасположенных проводников. Канавки и отверстия одновременно в одних технологических операциях методами PVD (physical vapour deposition) покрываются барьерным и зародышевым слоями и электрохимическим методом заполняются медью. Традиционным направлением развития технологии интегральных микросхем является уменьшение линейных размеров элементов интегральных микросхем в плоскости пластины. Эта тенденция приводит к тому, что несмотря на большие успехи достигнутые этой технологией за последние годы, не полностью решенными остаются ряд проблем многоуровневой металлизации, усиливающиеся с уменьшением топологических норм проектирования. Наиболее значимыми являются следующие:In the formation of multilevel metallization of VLSI, copper metallization made by the Dual Damascen method is currently widely used, for brevity we will denote it as DD. Briefly, the main idea of the method is that grooves with holes in the bottom are etched in the dielectric layer to the surface of the underlying conductors. The grooves and holes at the same time in the same technological operations using PVD methods (physical vapor deposition) are covered with a barrier and germ layers and are filled with copper using the electrochemical method. The traditional direction of the development of integrated circuit technology is to reduce the linear dimensions of the elements of integrated circuits in the plane of the plate. This trend leads to the fact that despite the great successes achieved by this technology in recent years, a number of problems of multilevel metallization remain incompletely resolved, intensifying with a decrease in topological design standards. The most significant are the following:

1. С уменьшением ширины проводников ощутимо начинает проявляться негативное явление: увеличивается значение объемного сопротивления проводников (Фиг.1а). Это явление обычно объясняется тем, что с уменьшением ширины проводников повышается роль рассеяния электронов на поверхности проводников. Этот эффект должен сказываться одинаковым образом у всех производителей СБИС. Однако, экспериментальные результаты различных фирм не совпадают и показывают существенно большие увеличения сопротивления, чем только поверхностное рассеяние. Нам представляется, что это различие возникает из-за различия условий формирования медных проводников в процессе ДД у разных производителей. Результаты передовых фирм показывают, что возможности для снижения сопротивления проводников с уменьшением их ширины имеются. Процесс изготовления медных проводников методом ДД довольно сложный и сложно воспроизводимый. Наличие барьерного слоя на двух противоположных стенках канавок приводит к увеличению эффективного значения удельного сопротивления проводников. На Фиг.1б показано как влияет толщина барьерного слоя на эффективное удельное сопротивление проводников, чем меньше проектная норма, тем больше влияние барьерного слоя. В настоящее время с целью компенсации увеличения сопротивления проводников увеличивают их высоту. Показано (Фиг.1в), что при этом увеличение удельного сопротивления медных проводников с уменьшением их ширины уменьшается. Но это приводит к значительному усложнению процесса нанесения равномерного по толщине барьерного слоя по всей поверхности как канавок так и вертикальных отверстий. С уменьшением ширины линий в значительной степени начинает сказываться также и шероховатость края линий формируемых в литографическом процессе [1].1. With a decrease in the width of the conductors, a negative phenomenon noticeably begins to appear: the value of the volume resistance of the conductors increases (Figa). This phenomenon is usually explained by the fact that with a decrease in the width of the conductors, the role of electron scattering on the surface of the conductors increases. This effect should affect the same way for all VLSI manufacturers. However, the experimental results of various firms do not coincide and show significantly larger increases in resistance than only surface scattering. It seems to us that this difference arises because of the different conditions for the formation of copper conductors in the process of DD for different manufacturers. The results of leading firms show that there are opportunities for reducing the resistance of conductors with decreasing width. The process of manufacturing copper conductors by the DD method is quite complex and difficult to reproduce. The presence of a barrier layer on two opposite walls of the grooves leads to an increase in the effective value of the resistivity of the conductors. On figb shows how the thickness of the barrier layer affects the effective resistivity of the conductors, the smaller the design norm, the greater the influence of the barrier layer. Currently, in order to compensate for the increase in the resistance of the conductors, their height is increased. It is shown (Figv) that in this case, an increase in the resistivity of copper conductors with a decrease in their width decreases. But this leads to a significant complication of the process of applying a uniformly thick barrier layer over the entire surface of both grooves and vertical holes. With a decrease in the line width, the roughness of the edge of the lines formed in the lithographic process also begins to affect to a large extent [1].

2. Недостаточная устойчивость медных проводников, изготавливаемых методом ДД, к возникновению дефектов (обрывов проводников) из-за электромиграции. Объясняется это несколькими факторами. Во-первых, после электрохимического осаждения в пленке меди создается высокая концентрация вакансий (не насыщенных связей), поэтому кристаллическая структура медного слоя не стабильная, в ней даже при комнатной температуре сразу после осаждения начинаются процессы рекристаллизации [2]. Этот процесс может продолжаться достаточно длительное время. Видимый результат этого явления проявляется в уменьшении объемного сопротивления пленки меди (Фиг.2). Миграция вещества, а также миграция пор и их укрупнение ускоряются с повышением температуры, особенно в области повышенного градиента плотности тока и механических напряжений. Такой областью в конструкции многоуровневой металлизации является область контакта вертикального и горизонтального проводников. Конструкция этого участка с экспериментальными результатами исследования, появления и развития электромиграционных отказов в медных проводниках представлены на Фиг.3 [3]. В основном максимальная интенсивность разрушения медных проводников начинается на границе вертикального и горизонтального проводников, там где наблюдается максимальный градиент плотности тока, и механических напряжений, а направление дальнейшего разрушения зависит от того откуда в эту область поступают вакансии. В плотных системах межсоединений ширина проводников соседних уровней металлизации обычно одинаковая, поэтому с уменьшением ширины проводников а максимально возможное сечение вертикального проводника равно а², а для горизонтального проводника площадь сечения определяется как ah, где h высота (толщина) проводника. Чтобы уменьшить сопротивление проводников, h обычно делают в 1,5-2.5 раза больше а, поэтому плотность тока в горизонтальных проводниках всегда меньше, чем в вертикальных проводниках. Это объективная реальность. На Фиг.3 показаны снимки на РЭМ различных участков разрушения медных проводников. На Фиг.3А [3] разрушения развиваются внутрь нижнего горизонтального проводника от границы с вертикальным проводником, так как в горизонтальном проводнике из-за большего объема содержится значительно большее число вакансий. С другой стороны, почему разрушения начались в нижнем горизонтальном проводнике? Одно из объяснений заключается в том, что вертикальные проводники на Фиг.3А имеют сужение к низу, следовательно, у нижней границы вертикального проводника скачок плотности тока выше, чем у верхней границы, поэтому разрушение начинается у нижней границы вертикального проводника за счет вакансий поступающих из нижнего горизонтального проводника. В вертикальный проводник эти вакансии проникнуть не могут, т.к. между вертикальным и нижним горизонтальным проводниками находится барьерный слой. На Фиг.3Б и Фиг.3Г электромиграция началась по нижней поверхности внутри вертикального медного проводника из-за некачественного барьерного и зародышевого слоев на дне и боковых стенках вертикального проводника. Это могло быть следствием того, что в технологии ДД в глубоко расположенные стенки и дно вертикальных отверстий очень затруднено нанесение качественного барьерного и зародышевого слоев, поэтому повышается вероятность электромиграции по поверхности медного проводника, а смещение области интенсивного разрушения к границе с нижним горизонтальным проводником можно объяснить тем, что снизу вертикальный проводник на границе с горизонтальным проводником имеет сужение, что повышает в этой области плотность тока, а отсутствие на границе с верхним горизонтальным проводником барьерного слоя и его наличие на границе с нижним горизонтальным проводником способствует диффузии вакансий из верхнего горизонтального проводника к границе вертикального проводника с нижним горизонтальным проводником. На Фиг.3В разрушение началось на границе между верхней областью вертикального проводника и верхним горизонтальным проводником. В этой области по техпроцессу ДД формирование барьерного слоя не предусмотрено. То, что в этом случае разрушение не пошло внутрь вертикального проводника можно объяснить тем, что вертикальный проводник на границе с верхним горизонтальным проводником не имеет области расширения, как на Фиг.3А, 3Б и 3Г и здесь начинается область повышенной плотности тока, а поступление вакансий из вертикального проводника к верхней границе незначительное из-за незначительности объема вертикального проводника.2. The insufficient resistance of copper conductors manufactured by the DD method to the occurrence of defects (wire breaks) due to electromigration. This is due to several factors. First, after electrochemical deposition, a high concentration of vacancies (not saturated bonds) is created in the copper film; therefore, the crystal structure of the copper layer is not stable, and recrystallization processes begin there even at room temperature immediately after deposition [2]. This process can continue for quite a long time. The visible result of this phenomenon is manifested in a decrease in the bulk resistance of the copper film (Figure 2). Migration of matter, as well as migration of pores and their enlargement accelerate with increasing temperature, especially in the region of an increased gradient of current density and mechanical stresses. Such an area in the construction of multilevel metallization is the contact area of the vertical and horizontal conductors. The design of this section with the experimental results of the study, the emergence and development of electromigration failures in copper conductors are presented in Figure 3 [3]. Basically, the maximum destruction rate of copper conductors begins at the boundary of the vertical and horizontal conductors, where the maximum gradient of current density and mechanical stresses are observed, and the direction of further destruction depends on where the vacancies come from in this region. In dense interconnect systems, the width of the conductors of adjacent metallization levels is usually the same, therefore, with a decrease in the width of the conductors a, the maximum possible cross section of the vertical conductor is a ² , and for a horizontal conductor, the cross-sectional area is defined as ah, where h is the height (thickness) of the conductor. To reduce the resistance of conductors, h usually make 1.5-2.5 times greater than a, therefore the current density in horizontal conductors is always less than in vertical conductors. This is an objective reality. Figure 3 shows the SEM images of various sections of the destruction of copper conductors. In Fig. 3A [3], fractures develop inside the lower horizontal conductor from the boundary with the vertical conductor, since the horizontal conductor contains a much larger number of vacancies due to the larger volume. On the other hand, why did the destruction begin in the lower horizontal conductor? One of the explanations is that the vertical conductors in Fig. 3A have a narrowing towards the bottom, therefore, the current density jump at the lower boundary of the vertical conductor is higher than at the upper boundary, therefore, the destruction begins at the lower boundary of the vertical conductor due to vacancies coming from the lower horizontal conductor. These vacancies cannot penetrate the vertical conductor, because between the vertical and lower horizontal conductors is a barrier layer. In Fig.3B and Fig.3G electromigration began on the lower surface inside the vertical copper conductor due to poor-quality barrier and germ layers on the bottom and side walls of the vertical conductor. This could be due to the fact that it is very difficult to apply high-quality barrier and germinal layers to deeply located walls and the bottom of vertical holes in DD technology, therefore, the probability of electromigration over the surface of a copper conductor is increased, and the shift of the region of intense destruction to the boundary with the lower horizontal conductor can be explained by that the bottom of the vertical conductor at the boundary with the horizontal conductor has a narrowing, which increases the current density in this region, and the absence at the boundary with An additional horizontal conductor of the barrier layer and its presence at the boundary with the lower horizontal conductor promotes the diffusion of vacancies from the upper horizontal conductor to the boundary of the vertical conductor with the lower horizontal conductor. In FIG. 3B, fracture began at the boundary between the upper region of the vertical conductor and the upper horizontal conductor. In this area, the DD process technology does not provide for the formation of a barrier layer. The fact that in this case the destruction did not go inside the vertical conductor can be explained by the fact that the vertical conductor at the boundary with the upper horizontal conductor does not have an expansion region, as in Figs. 3A, 3B and 3G, and here the region of increased current density begins, and the entry of vacancies from the vertical conductor to the upper boundary is insignificant due to the insignificance of the volume of the vertical conductor.

Необходимость учета всех этих тонкостей отпала бы, при наличии между вертикальным и верхним горизонтальным проводниками барьерного слоя. Тогда электромиграция внутри вертикального проводника стала бы мало вероятной. Как правило разрушаются участки горизонтальных проводников, расположенные над вертикальным проводником и под вертикальным проводниками. Объясняется это тем, что разрушение начинается, во-первых, в тех участках проводников где имеется резкий градиент плотности тока, а, во-вторых, с той стороны границы скачка плотности тока, куда могут быстрее всего достигнуть вакансии из кристаллической решетки медного проводника, образующиеся в процессе его рекристаллизации, а это области вертикального проводника обращенные к горизонтальным проводникам, т.к. горизонтальные проводники имеют значительно больший объем, чем вертикальные проводники и соответственно большее количество вакансий. Электромиграционные отказы в ДД медных горизонтальных проводниках в основном возникают из-за диффузии ионов меди по верхней поверхности медного проводника на границе с диэлектрическим барьерным слоем. В работе [4] показано, что энергия активации процесса электромиграции при наличии границы медного проводника с барьерными диэлектрическими слоями составляет около 1 эВ. Если медь граничит с TaN/Ta, а это боковые стенки вертикальных проводников, эта величина увеличивается до 1,4 эВ. Наилучшие результаты (энергия активации электромиграции составляет 2,4 эВ) получены при использовании в качестве крышки над медным проводником сплава CoWP. Существует мнение, что с уменьшением шага проводников барьерные слои на основе Та необходимо будет заменить на другие материалы. В частности рассматриваются барьерные слои на основе кобальта [5]. В то же время выяснено, что Со может диффундировать в Си и увеличить его удельное сопротивление примерно на 8%. Однако при определенных режимах термообработок этого можно избежать, поэтому это не препятствует продолжающемуся обсуждению в технической литературе использования пленок кобальта и сплава CoWP, как барьерного материала в перспективных разработках. В качестве перспективного материала рассматривается также и RuTa [6]. Но проблема в том, что в техпроцессе ДД трудно осуществить локальное нанесение этих перспективных материалов на верхнюю поверхность горизонтальных проводников. Следующим фактором, могущим оказать влияние на недостаточную устойчивость медных проводников к электромиграционному разрушению, является способ заполнения канавок и отверстий в слое диэлектрика медью. По техпроцессу ДД медная пленка электрохимическим методом выращивается на противоположных стенках траншей и отверстий в диэлектрике до их взаимного соприкосновения в центральной части траншей или вертикальных отверстий и таким образом полного заполнения траншей и отверстий. В процессе ДД по центру горизонтального и вертикального проводников будет присутствовать высоко дефектная область. Используемый в настоящее время способ «супер заполнения», когда введением в электролит специальных добавок увеличивается скорость осаждения меди в нижних углах траншей и вертикальных отверстий, не позволяет полностью решить эту проблему. Уменьшение сопротивления горизонтальных проводников за счет увеличения их высоты позволяет уменьшить электрическую мощность потребляемую микросхемой, облегчает решение проблем перегрева микросхемы, эффективно влияет на увеличение времени работы проводников до отказа. В то же время повышение h приводит к увеличению емкости С внутриуровневого диэлектрика в системе межсоединений, особенно между близко расположенными проводниками одного уровня, приводя к увеличению времени задержки сигнала в системе межсоединений τ, поскольку τ≈RC. Следовательно, чтобы с уменьшением ширины проводников и зазоров между ними не увеличивалась задержка сигнала τ и не уменьшалось время наработки проводников до отказа, необходимо изыскать условия формирования медных проводников с более совершенной кристаллической структурой, чтобы уменьшить рассеяние электронов внутри объема проводника, изыскать способы уменьшения толщины и сопротивления барьерных слоев, а также способы формирования внутриуровневого диэлектрика с ультранизкой диэлектрической постоянной k.The need to take into account all these subtleties would disappear if there was a barrier layer between the vertical and upper horizontal conductors. Then electromigration inside the vertical conductor would become unlikely. As a rule, sections of horizontal conductors located above the vertical conductor and under the vertical conductors are destroyed. This is explained by the fact that the destruction begins, firstly, in those parts of the conductors where there is a sharp gradient of current density, and, secondly, on the side of the boundary of the jump in current density, where the vacancies formed from the crystal lattice of the copper conductor during its recrystallization, and these are the areas of the vertical conductor facing the horizontal conductors, because horizontal conductors have a much larger volume than vertical conductors and, accordingly, a larger number of vacancies. Electromigration failures in DD of horizontal copper conductors mainly arise due to the diffusion of copper ions over the upper surface of the copper conductor at the interface with the dielectric barrier layer. It was shown in [4] that the activation energy of the electromigration process in the presence of a copper conductor boundary with barrier dielectric layers is about 1 eV. If copper borders on TaN / Ta, and these are the side walls of vertical conductors, this value increases to 1.4 eV. The best results (activation energy of electromigration is 2.4 eV) were obtained when CoWP alloy was used as a cover over a copper conductor. It is believed that with a decrease in the pitch of the conductors, Ta-based barrier layers will need to be replaced with other materials. In particular, cobalt-based barrier layers are considered [5]. At the same time, it was found that Co can diffuse in Cu and increase its resistivity by about 8%. However, this can be avoided under certain heat treatment conditions, therefore, this does not impede the ongoing discussion in the technical literature on the use of cobalt and CoWP alloy films as a barrier material in promising developments. RuTa is also considered as a promising material [6]. But the problem is that in the DD technological process it is difficult to localize these promising materials on the upper surface of horizontal conductors. The next factor that could affect the insufficient resistance of copper conductors to electromigration destruction is the method of filling the grooves and holes in the dielectric layer with copper. According to DD process technology, a copper film is grown by the electrochemical method on opposite walls of trenches and holes in a dielectric until they touch each other in the central part of trenches or vertical holes and thus completely fill the trenches and holes. In the DD process, a highly defective region will be present in the center of the horizontal and vertical conductors. The currently used “super filling” method, when the introduction of special additives into the electrolyte increases the deposition rate of copper in the lower corners of trenches and vertical holes, does not completely solve this problem. Reducing the resistance of horizontal conductors by increasing their height reduces the electrical power consumed by the microcircuit, facilitates the solution of problems of overheating of the microcircuit, and effectively affects the increase in operating time of the conductors to failure. At the same time, an increase in h leads to an increase in the capacitance C of the intra-level dielectric in the interconnect system, especially between closely spaced conductors of the same level, leading to an increase in the signal delay time in the interconnect system τ , since τ≈RC. Therefore, so that with a decrease in the width of the conductors and the gaps between them, the signal delay τ does not increase and the operating time of the conductors to failure does not decrease, it is necessary to find the conditions for the formation of copper conductors with a more perfect crystal structure in order to reduce the scattering of electrons inside the volume of the conductor, to find ways to reduce the thickness and the resistance of the barrier layers, as well as methods for forming an intra-level dielectric with an ultra-low dielectric constant k.

3. На задержку сигнала в системе межсоединений в основном оказывает влияние диэлектрическая постоянная слоя между близко расположенными проводниками одного уровня, т.е. внутриуровневая изоляция. Введением в диоксид кремния фтора удалось снизить диэлектрическую постоянную изолирующего слоя до k=3.5-3,6. Введение углерода позволило создать изолирующие слои с k=2.9-3,1. Дальнейшее уменьшение k было достигнуто использованием пористого диэлектрика или «воздушного» зазора. Получение таких пленок достаточно хорошо исследовано. Подробный обзор материалов и процессов формирования диэлектрических пленок с низким и ультранизким значением диэлектрической постоянной приводится в работе [7], однако в технологическом процессе ДД при их использовании возникают большие проблемы. Основная проблема при этом заключается в том, что канавки для формирования горизонтальных проводников приходится вытравливать в пористом диэлектрике и далее пористые стенки канавок покрывать металлическим барьерным и зародышевым слоями. Чтобы исключить в процессе нанесения барьерного слоя проникновение сквозь узкую пористую перегородку между проводниками высокоэнергетичных атомов барьерного металла, поверхностные поры специальными приемами приходится герметизировать, т.е. заполнить поры плотным диэлектриком, но это увеличивает эффективное значение диэлектрической постоянной к внутриуровневой изоляции и усложняется техпроцесс. Радикально эта проблема до сих пор еще не решена, причем с уменьшением ширины зазоров между проводниками решение этой проблемы будет постоянно усложняться.3. The signal delay in the interconnect system is mainly influenced by the dielectric constant of the layer between closely spaced conductors of the same level, ie Intra-level isolation. By introducing fluorine into silicon dioxide, it was possible to reduce the dielectric constant of the insulating layer to k = 3.5-3.6. The introduction of carbon allowed us to create insulating layers with k = 2.9-3.1. A further decrease in k was achieved using a porous dielectric or an “air” gap. The preparation of such films is fairly well studied. A detailed review of materials and processes for the formation of dielectric films with a low and ultra-low dielectric constant is given in [7], but there are big problems in the DD process when using them. The main problem in this case is that the grooves for the formation of horizontal conductors have to be etched in a porous dielectric and then the porous walls of the grooves are covered with a metal barrier and germ layer. In order to prevent penetration through a narrow porous septum between the conductors of high-energy atoms of the barrier metal during the application of the barrier layer, the surface pores must be sealed with special techniques, i.e. fill the pores with a dense dielectric, but this increases the effective value of the dielectric constant to intra-level isolation and the process is complicated. This problem has not yet been radically solved, and with a decrease in the width of the gaps between the conductors, the solution to this problem will be constantly complicated.

В противоположность процессу ДД в предлагаемом нами маршруте процесс селективного травления пористого диэлектрика вообще отсутствует. Эта идея вначале была использована в патенте РФ №2420827 [8], который взят нами на прототип.In contrast to the DD process, in our proposed route, the process of selective etching of a porous dielectric is completely absent. This idea was first used in RF patent No. 2420827 [8], which we took as a prototype.

В нем для формирования медных проводников используется метод последовательного локального электрохимического осаждения меди («снизу вверх»), как для формирования горизонтальных, так и для вертикальных проводников с частичной интеграцией отдельных операций. Далее одновременно удаляются вспомогательные маски для локального осаждения горизонтальных и вертикальных медных проводников, наносится защитная барьерная пленка на поверхность и боковые стенки горизонтальных и вертикальных проводников и удаляется многослойная металлическая пленка у основания между горизонтальными проводниками. Далее формируются пористый внутриуровневый и межуровневый диэлектрики. Поскольку горизонтальный и вертикальный проводники уже изготовлены, операция селективного травления пористого диэлектрика здесь исключается.In it, for the formation of copper conductors, the method of sequential local electrochemical deposition of copper (“bottom to top”) is used, both for the formation of horizontal and vertical conductors with partial integration of individual operations. Then at the same time auxiliary masks for local deposition of horizontal and vertical copper conductors are removed, a protective barrier film is applied to the surface and side walls of horizontal and vertical conductors, and a multilayer metal film is removed at the base between the horizontal conductors. Next, porous intra-level and inter-level dielectrics are formed. Since horizontal and vertical conductors have already been manufactured, the operation of selective etching of the porous dielectric is excluded here.

Однако у прототипа есть недостаток. После формирования вертикальных проводников и удаления вспомогательных масок вертикальный проводник оказывается закрепленным к поверхности горизонтального проводника в процессе нескольких последующих операций только своим основанием, что делает вполне реальным его облом или изменение формы. В патенте РФ №2486632 [9] с целью решения этой проблемы нами был предложен маршрут изготовления, в котором вертикальный проводник в зависимости от конкретной топологии при последующих операциях дополнительно закреплялся одной, двумя или тремя стенками к окружающим элементам конструкции многоуровневой металлизации. Этот процесс позволял также использовать маску для формирования горизонтального проводника как твердую маску для самосовмещаемого формирования вертикального проводника с максимально возможной площадью его сечения. Однако это привело к дополнительному существенному увеличению аспектного соотношения формируемого рельефа поверхности пластины и к усложнению технологического процесса.However, the prototype has a drawback. After the formation of the vertical conductors and the removal of the auxiliary masks, the vertical conductor is fixed to the surface of the horizontal conductor in the course of several subsequent operations only with its base, which makes its breakdown or shape change quite real. In the patent of the Russian Federation No. 2486632 [9] in order to solve this problem, we proposed a manufacturing route in which the vertical conductor, depending on the particular topology, was additionally fixed with subsequent one, two or three walls to the surrounding structural elements of the multilevel metallization. This process also made it possible to use the mask to form a horizontal conductor as a solid mask for the self-compatible formation of a vertical conductor with the maximum possible cross-sectional area. However, this led to an additional substantial increase in the aspect ratio of the formed relief of the plate surface and to the complication of the technological process.

Задачей, на решение которой направлено данное изобретение, является достижение технического результата, заключающегося в отсутствии интегрированных технологических операций, а также повышения механической прочности проводников за счет того что медный проводник находится внутри плотного диэлектрика.The problem to which this invention is directed, is to achieve a technical result consisting in the absence of integrated technological operations, as well as to increase the mechanical strength of the conductors due to the fact that the copper conductor is inside a dense dielectric.

Поставленная задача решается в способе изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включающий процессы нанесения на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность, отличающийся тем, что процесс изготовления включает три последовательно выполняемых этапов: изготовление горизонтальных медных проводников, включающее следующую последовательность основных технологических операций: нанесение на поверхность полупроводниковой пластины, покрытой слоем диэлектрика и выходящими на ее поверхность вертикальными проводниками от нижерасположенных фрагментов интегральной микросхемы, металлической пленки обладающей барьерными, и зародышевыми свойствами (БЗС), формирование временной маски (ВМ) с рисунком горизонтальных проводников, вскрытых до зародышевой поверхности, электрохимическое локальное нанесение слоя меди, термообработка медных проводников, удаление ВМ, нанесение на боковые и верхние поверхности медных проводников барьерного слоя (БС2), удаление электропроводящих пленок у основания между медными проводниками, изготовление внутриуровневой пористой диэлектрической изоляции с ультранизким значением диэлектрической постоянной и изготовление межуровневой изоляции из плотного диэлектрика, включающее следующую последовательность основных технологических операций: нанесение планаризующим методом диэлектрической пленки с порообразующими компонентами, открытое безмасочное плазменное стравливание диэлектрической пленки с порообразующими компонентами до поверхности проводников, нанесение барьерного диэлектрического слоя, нанесение плотного диэлектрического слоя с низким значением диэлектрической постоянной, нанесение барьерного диэлектрического слоя, изготовление вертикальных медных проводников, включающее следующую последовательностей технологических операций: фотолитография для формирования вертикальных отверстий и селективное травление вертикальных отверстий в многослойной пленке межуровневой изоляции, формирование на поверхности пластины, на боковых стенках и на дне вертикальных отверстий металлического барьерного и зародышевого слоя (БЗС2), заполнение вертикальных отверстий металлом.The problem is solved in a method for manufacturing multilevel copper metallization of VLSI by repeating the processes of manufacturing typical structures consisting of horizontal and vertical copper conductors and surrounding dielectric layers with a low effective dielectric constant, including the process of applying metal layers to a semiconductor wafer, photolithography, local electrochemical deposition of copper and protective layers on its surface, characterized in that the process is made The invention includes three sequentially performed steps: the manufacture of horizontal copper conductors, which includes the following sequence of basic technological operations: deposition on the surface of a semiconductor wafer coated with a dielectric layer and vertical conductors emerging on its surface from downstream fragments of an integrated microcircuit, a metal film having barrier, and germinal properties ( BZS), the formation of a temporary mask (VM) with a pattern of horizontal conductors opened to germinal surface, local electrochemical deposition of a copper layer, heat treatment of copper conductors, removal of VM, deposition of a barrier layer (BS2) on the lateral and upper surfaces of copper conductors, removal of electrically conductive films at the base between copper conductors, production of intralayer porous dielectric insulation with an ultra-low value of dielectric constant and the manufacture of inter-level insulation from a dense dielectric, including the following sequence of basic technological operations: applying a dielectric film with pore-forming components by the planarizing method, open maskless plasma etching of a dielectric film with pore-forming components to the surface of the conductors, applying a barrier dielectric layer, applying a dense dielectric layer with a low dielectric constant, applying a barrier dielectric layer, manufacturing vertical copper conductors, comprising the following sequences technological operations: photolithography for forming vertical holes and selective etching of vertical holes in the multilayer film of inter-level insulation, the formation of a metal barrier and germ layer (BSS2) on the surface of the plate, on the side walls and at the bottom of the vertical holes, filling vertical holes with metal.

При этом в качестве материала при изготовлении металлических барьерных и зародышевых слоев БЗС1 и БЗС2 могут использоваться слои TaN/Ta/Co, Co/CoWP, RuTa, Ta/Ni, а в качестве БС2 могут использоваться слои Та, TaN, Со, RuTa, PdTa, CoWP, или их сочетания; толщины металлических барьерных и зародышевых слоев убывают в следующей последовательности БЗС1, БС2, БЗС2 и варьируются в диапазоне 2÷100 нм.Moreover, TaN / Ta / Co, Co / CoWP, RuTa, Ta / Ni layers can be used as a material in the manufacture of metal barrier and germinal layers of BZS1 and BZS2, and layers of Ta, TaN, Co, RuTa, PdTa can be used as BS2 , CoWP, or combinations thereof; the thickness of the metal barrier and germ layers decrease in the following sequence of BZS1, BS2, BZS2 and vary in the range of 2 ÷ 100 nm.

В качестве временной маски для локального выращивания горизонтального медного проводника могут использоваться фоторезистивный слой, который может иметь и антиотражающий подслой, с проявленным или вытравленным до зародышевого слоя рисунком горизонтальных проводников, диэлектрические слои с вытравленным до зародышевого слоя рисунком горизонтальных проводников, которые могут быть удалены селективно к медному проводнику. Фоторезистивная маска используемая как временная маска для локального осаждения медных проводников после проявления подвергается термообработке и ультрафиолетовому облучению. Для нанесения на боковую и верхнюю поверхность медных проводников металлического барьерного слоя БС2, а также при формировании БЗС2, используется метод магнетронного распыления с одновременным частичным обратным распылением конденсирующейся пленки за счет подачи на пластину отрицательного напряжения. Для нанесения на боковую и верхнюю поверхности медных проводников металлических барьерных слоев БС2 используется метод нанесения химическим восстановлением. Для нанесения на боковую, нижнюю и верхнюю поверхности медных проводников БЗС1, БЗС2 и БС2 используется метод атомарного слоевого осаждения (АСО) или плазмоактивированное атомарное слоевое осаждение (ПАСО). Для полного заполнения порообразующим материалом промежутков между медными близко расположенными проводниками используется планаризующее нанесение диэлектрического слоя содержащего порообразующие компоненты на центрифуге из жидкой фазы (химического нанесения из раствора). Для формирования диэлектрического слоя с порообразующими компонентами между медными проводниками используется комбинация двух методов: вначале наносится тонкий диэлектрический слой из газовой фазы, например, методом АСО или ПАСО, далее для полного заполнения порообразующим материалом промежутков между медными близко расположенными проводниками используется планаризующее нанесение диэлектрического слоя содержащего порообразующие компоненты на центрифуге из жидкой фазы (метод химического нанесения из раствора). Для заполнения металлом вертикальных отверстий в многослойном диэлектрике, используется следующая последовательность технологических операций: нанесение пленки БЗС2, включающего нанесение металлического барьерного слоя типа Та, TaN, TaN/Ta, нанесение зародышевого слоя типа Со, RuTa, PdTa, CoWP, которые одновременно могут совмещать и барьерные свойства, электрохимическое или методом химического восстановления осаждение меди до полного заполнения вертикальных отверстий, далее слой меди и БЗС2 с поверхности пластины удаляются методом химико-механической полировки. Для заполнения металлом вертикальных отверстий в многослойном диэлектрике, используется следующая последовательность технологических операций: нанесение металлического адгезионного барьерного слоя типа TiN и далее конформным, газофазным методом заполнение вертикальных отверстий вольфрамом и методом ХМП удаление с поверхности пластины слоев вольфрама и барьерного слоя.As a temporary mask for the local growth of a horizontal copper conductor, a photoresistive layer can be used, which can also have an antireflection sublayer with a pattern of horizontal conductors developed or etched to the germinal layer, dielectric layers with a pattern of horizontal conductors etched to the germinal layer, which can be removed selectively to copper conductor. The photoresist mask used as a temporary mask for local deposition of copper conductors after development is subjected to heat treatment and ultraviolet radiation. To deposit the BS2 metal barrier layer on the lateral and upper surfaces of copper conductors, as well as during the formation of BSS2, the method of magnetron sputtering with simultaneous partial reverse sputtering of the condensing film by applying a negative voltage to the plate is used. For applying BS2 metal barrier layers on the lateral and upper surfaces of copper conductors, the chemical reduction method is used. The atomic layer deposition (ASO) or plasma-activated atomic layer deposition (PASO) method is applied to the side, lower, and upper surfaces of copper conductors BZS1, BZS2, and BS2. To completely fill the gaps between copper closely spaced conductors with pore-forming material, planarizing deposition of a dielectric layer containing pore-forming components in a centrifuge from the liquid phase (chemical deposition from solution) is used. A combination of two methods is used to form a dielectric layer with pore-forming components between copper conductors: first, a thin dielectric layer is applied from the gas phase, for example, by the ASO or PASO method, then, to completely fill the gaps between copper closely spaced conductors with pore-forming material, a planarizing deposition of a dielectric layer containing pore-forming is used components in a centrifuge from the liquid phase (method of chemical deposition from a solution). To fill vertical holes in metal with a multilayer dielectric, the following sequence of technological operations is used: applying a BZS2 film, including applying a metal barrier layer of type Ta, TaN, TaN / Ta, applying a germ layer of type Co, RuTa, PdTa, CoWP, which can simultaneously combine and barrier properties, electrochemical or chemical reduction method copper deposition until the vertical holes are completely filled, then the copper layer and BSS2 are removed from the plate surface by the chemical-mechanical method polishing. To fill vertical holes in a multilayer dielectric metal, the following sequence of technological operations is used: applying a metal adhesive barrier layer of the TiN type and then using a conformal, gas-phase method, filling the vertical holes with tungsten and the HMP method removing tungsten layers and the barrier layer from the surface of the plate.

После всех операций электрохимического нанесения металлических слоев пластины подвергаются термической обработке при температурах в пределах 100÷400°C.After all operations of electrochemical deposition of metal layers, the plates are subjected to heat treatment at temperatures in the range of 100 ÷ 400 ° C.

Тонкий диэлектрический слой формируемый газофазным методом или методами АСО или ПАСО имеет толщину в диапазоне 2÷50 нм.A thin dielectric layer formed by the gas-phase method or by the ASO or PASO methods has a thickness in the range of 2–50 nm.

Указанная совокупность отличительных признаков позволяет достичь технического результата, заключающегося в отсутствии интегрированных технологических операций, а также повышения механической прочности проводников за счет того что медный проводник находится внутри плотного диэлектрика.The specified set of distinctive features allows to achieve a technical result consisting in the absence of integrated technological operations, as well as increasing the mechanical strength of the conductors due to the fact that the copper conductor is inside a dense dielectric.

Таким образом, предлагаемый способ может решить следующие основные проблемы технологии многоуровневой металлизации:Thus, the proposed method can solve the following main problems of multilevel metallization technology:

Использование предлагаемого изобретения позволяет проводить процесс локального электрохимического осаждения меди с БЗС1 под проводниками и БС1 над проводниками, при формировании горизонтальных проводников разделяет их от вертикальных проводников барьерными слоями и позволяет сразу после электрохимического осаждения получить текстурированную кристаллическую структуру медных проводников, что позволяет в процессе термической рекристаллизации получить более совершенную кристаллическую структуру медных проводников и создает условия для снижения объемного электрического сопротивления с уменьшением ширины проводников и исключить взаимный обмен дефектами кристаллической структуры между горизонтальными и вертикальными проводниками, как в процессе изготовления, так и в процессе эксплуатации микросхем. При этом появляется возможность уменьшить ассортимент добавок в электролит для осаждения меди, т.к. нет необходимости создавать условия для «суперзаполнения» с целью исключения возможности формирования в горизонтальных медных проводниках пустот. Очень значительно сокращается расход меди. Появляется возможность исключить очень сложную и дефектообразующую операцию ХМП (химико-механическую полировку) меди или значительно уменьшить толщину меди удаляемой при ХМП, исключаются также операции травления канавок в пористом диэлектрике и необходимость герметизации пор после травления пористого диэлектрика, а также отсутствуют операции нанесения барьерного и зародышевого слоев на стенки траншей в пористом диэлектрике. В целом это может значительно упростить процесс изготовления медной металлизации и создать условия для улучшения качества изделий.Using the present invention allows for the process of local electrochemical deposition of copper with BSS1 under conductors and BS1 above conductors, when forming horizontal conductors, it separates them from vertical conductors by barrier layers and allows immediately after electrochemical deposition to obtain a textured crystalline structure of copper conductors, which allows to obtain more perfect crystalline structure of copper conductors and creates the condition to reduce the volume electrical resistance with a decrease in the width of the conductors and to exclude the mutual exchange of defects in the crystal structure between horizontal and vertical conductors, both in the manufacturing process and during the operation of microcircuits. In this case, it becomes possible to reduce the range of additives in the electrolyte for the deposition of copper, because there is no need to create conditions for “super-filling” in order to exclude the possibility of forming voids in horizontal copper conductors. Very much reduced copper consumption. It becomes possible to exclude the very complex and defect-forming operation of copper CMP (chemical-mechanical polishing) or to significantly reduce the thickness of the copper removed during CMP, the etching of grooves in a porous dielectric and the need to seal pores after etching of a porous dielectric are also excluded, and there are no operations of applying a barrier and germinal layers on the walls of trenches in a porous dielectric. In general, this can greatly simplify the process of manufacturing copper metallization and create conditions for improving the quality of products.

Источники информацииInformation sources

[1]. W. Wu, P. Leunissen, Н. Costermans, К. Маех, G. Alers IMEC, Novellus Systems Inc. - «Impact of Line Edge Roughness on Resistivity of Narrow Copper Interconnect Lines».[one]. W. Wu, P. Leunissen, N. Costermans, C. Maeh, G. Alers IMEC, Novellus Systems Inc. - "Impact of Line Edge Roughness on Resistivity of Narrow Copper Interconnect Lines."

[2]. «Self-annealing characterization of electroplated copper films», Microelectronic Engineering 50 (2000) 449-45), S. Lagrange et al.Microelectronic Engineering 50 (2000) 449-457.[2]. "Self-annealing characterization of electroplated copper films", Microelectronic Engineering 50 (2000) 449-45), S. Lagrange et al. Microelectronic Engineering 50 (2000) 449-457.

[3]. Glenn Aler, «45nm Reliability Issues», Integration Group Novellus Systems, Alers-AMC 2004.[3]. Glenn Aler, 45nm Reliability Issues, Integration Group Novellus Systems, Alers-AMC 2004.

[4]. C.-K. Hu, Gignac and R. Rosenberg, - Electromigration of Cu/Low dielectric constant Interconnects, Appl. Phys. Lett., 84, 4986 (2004).[four]. C.-K. Hu, Gignac and R. Rosenberg, - Electromigration of Cu / Low dielectric constant Interconnects, Appl. Phys. Lett., 84, 4986 (2004).

[5]. Peter Singer, «The Advantages of Capping Copper With Cobalt», Semiconductor International, 10/01/2005.[5]. Peter Singer, “The Advantages of Capping Copper With Cobalt”, Semiconductor International, 01/10/2005.

[6]. Semiconductor International, 26/08/2009.[6]. Semiconductor International, 08/26/2009.

[7]. К. Маех, M.R. Baklanov, D. Shamiryan and F. Lacopi, S.H. Brongersma, Z.S. Yanovitskaya, «Low dielectric constant materials for microelectronics)), J. Appl. Phys., Vol.93, No. 11,1 June 2003.[7]. K. Maeh, M.R. Baklanov, D. Shamiryan and F. Lacopi, S.H. Brongersma, Z.S. Yanovitskaya, “Low dielectric constant materials for microelectronics)), J. Appl. Phys., Vol. 93, No. 11.1 June 2003.

[8]. Патент RU №2420827 C1. Способ изготовления медной многоуровневой металлизации СБИС. Красников Г.Я., Валеев А.С, Шелепин Н.А., Гущин О.П., Воротилов К.А., Васильев В.А., Аверкин С.Н. Заявлено 11.01.2010, опубликовано 10.06.2011 - прототип.[8]. Patent RU No. 2420827 C1. A method of manufacturing a copper multilevel metallization VLSI. Krasnikov G.Ya., Valeev A.S., Shelepin N.A., Gushchin O.P., Vorotilov K.A., Vasiliev V.A., Averkin S.N. Announced on January 11, 2010, published on June 10, 2011 - a prototype.

[9].Патент RU №2486632 С2. Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k). Красников Г.Я., Валеев А.С, Гвоздев В.А. Заявлено 20.07.2011, опубликовано 27.06.2013.[9]. Patent RU No. 2486632 C2. A method of manufacturing an advanced multi-level copper metallization using dielectrics with a very low dielectric constant (ultra low-k). Krasnikov G.Ya., Valeev A.S., Gvozdev V.A. Announced July 20, 2011, published June 27, 2013.

Краткое описание чертежейBrief Description of the Drawings

Фиг.1а. Влияние ширины канавки на удельное сопротивление медных проводников у различных производителей СБИС.Figa. The effect of groove width on the resistivity of copper conductors in various VLSI manufacturers.

Фиг.1б. Влияние толщины барьерного слоя на эффективное значение удельного сопротивления медных проводников у различных производителей СБИС.Fig.1b. The influence of the thickness of the barrier layer on the effective value of the resistivity of copper conductors in various manufacturers of VLSI.

Фиг.1в. Увеличение высоты медных проводников снижает влияние ширины медных проводников на увеличение их удельного сопротивления.Figv. Increasing the height of copper conductors reduces the effect of the width of copper conductors on increasing their resistivity.

Фиг.2. Непосредственно после электрохимического осаждения поверхностное сопротивление пленки меди толщиной 1 мм начинает уменьшаться.Figure 2. Immediately after electrochemical deposition, the surface resistance of a 1 mm thick copper film begins to decrease.

Фиг.3. Различные возможные места отказов металлизации из-за электромиграции.Figure 3. Various possible places of metallization failures due to electromigration.

Фиг.4.1. Первый этап. Изготовление горизонтальных проводников нижнего уровня металлизации. На кремниевую пластину, покрытую диэлектрическим слоем ИД(3), с выходящими на ее поверхность вертикальными проводниками от элементов СБИС, нанесены металлические барьерный (2) и зародышевый слой (1). Над зародышевым слоем может присутствовать промежуточный слой П.Figure 4.1. First step. Production of horizontal conductors of the lower level of metallization. A silicon barrier (2) and an germ layer (1) are deposited on a silicon wafer coated with an ID dielectric layer (3), with vertical conductors extending to its surface from VLSI elements. An intermediate layer of P. may be present above the germinal layer.

Фиг.4.2. Сформирована маска (5) из фоторезиста или другого материала для локального электрохимического выращивания горизонтальных медных проводников в зазорах (4).Figure 4.2. A mask (5) was formed from a photoresist or other material for local electrochemical growth of horizontal copper conductors in the gaps (4).

Фиг.4.3. Локальным электрохимическим осаждением сформированы горизонтальные медные проводники (7), удалена маска (5). Медные проводники термообработаны и покрыты металлической барьерной защитной пленкой (6).Figure 4.3. Horizontal copper conductors were formed by local electrochemical deposition (7), the mask (5) was removed. Copper conductors are heat-treated and coated with a metal barrier protective film (6).

Фиг.4.4. Плазменным травлением удалена многослойная металлическая пленка у основания проводников.Figure 4.4. Plasma etching removed a multilayer metal film at the base of the conductors.

Фиг.4.5. Второй этап. Изготовление внутриуровневой изоляции с ультра низким значением диэлектрической постоянной и планаризованной плотной межуровневой изоляции с низким значением диэлектрической постоянной Планаризующим методом на поверхности пластины сформирована пористая диэлектрическая пленка (8) с ультра низким значением диэлектрической постоянной.Figure 4.5. Second phase. Production of intra-level insulation with an ultra low dielectric constant and planarized dense inter-level insulation with a low dielectric constant By means of a planarizing method, a porous dielectric film (8) with an ultra low dielectric constant is formed on the plate surface.

Фиг.4.6. Открытым плазменным травлением пористая пленка с поверхности проводников удалена. Нанесена барьерная диэлектрическая пленка (8а).Figure 4.6. Open plasma etching of the porous film from the surface of the conductors is removed. A barrier dielectric film was applied (8a).

Фиг.4.7. Нанесена плотная диэлектрическая пленка (9), выполнена планаризация методом ХМП, нанесена барьерная диэлектрическая пленка (9а).Figure 4.7. A dense dielectric film was applied (9), planarization by the CMP method was performed, and a barrier dielectric film (9a) was deposited.

Фиг.4.8. Третий этап. Изготовление вертикальных проводников Вскрыты отверстия для вертикальных проводников, поверхности пластины и вертикальных отверстий покрыты металлическими барьерным (10) и зародышевым (11) слоями.Figure 4.8. The third stage. Production of vertical conductors Opened holes for vertical conductors, the surface of the plate and vertical holes are covered with a metal barrier (10) and germinal (11) layers.

Фиг.4.9. На поверхность пластины, включая и внутренние объемы вертикальных отверстий электрохимическим методом заполнены медью. С поверхности пластины пленка меди (12) и барьерный слой удалены методом ХМП.Figure 4.9. On the surface of the plate, including the internal volumes of the vertical holes, the electrochemical method is filled with copper. A copper film (12) and the barrier layer were removed from the surface of the plate by the CMP method.

Фиг.5а. Показаны фоторезистивная маска, включающая антиотражающий слой BARC, защитный слой TiN вытравленный до поверхности зародышевого слоя из Со.Figa. A photoresistive mask is shown, including a BARC antireflection layer, a TiN protective layer etched to the surface of the germinal layer from Co.

Фиг.5б. Разделительная часть маски имеет ширину 90-100 нм и позволяет электрохимически локально выращивать медные проводники любой толщины в пределах высоты маски. На данном образце поверх медного проводника локальным электрохимическим способом нанесена барьерная пленка БС2 из CoWP. Общая высота металлического проводника оказалась несколько толще высоты маски, поэтому барьерный слой начал частично заполнять поверхность маски.Fig.5b. The dividing part of the mask has a width of 90-100 nm and allows you to electrochemically locally grow copper conductors of any thickness within the height of the mask. On this sample, a BS2 barrier film of CoWP was deposited on top of a copper conductor by a local electrochemical method. The total height of the metal conductor was slightly thicker than the height of the mask, so the barrier layer began to partially fill the surface of the mask.

Фиг.5в. В слое SiO₂ над слоями Ta/Ni электронно-лучевой литографией сформирована маска и вытравлена канавка шириной примерно 60 нм до поверхности Ni (все выполнено в Физико-технологическом институте Российской академии наук) и локально электрохимическим методом выращен медный проводник.Figv. In the SiO ₂ layer above the Ta / Ni layers, a mask was formed by electron beam lithography and a groove about 60 nm wide was etched to the Ni surface (everything was done at the Physics and Technology Institute of the Russian Academy of Sciences) and a copper conductor was grown locally by the electrochemical method.

Фиг.6. Снимок на РЭМ показывает существенную разницу степени планаризации зазоров между проводниками.6. The SEM image shows a significant difference in the degree of planarization of the gaps between the conductors.

Claims

1. A method of manufacturing a multilevel copper metallization of VLSI by repeated repetition of the manufacturing processes of typical structures consisting of horizontal and vertical copper conductors and surrounding dielectric layers with a low effective dielectric constant, including the process of applying metal layers to a semiconductor wafer, photolithography, local electrochemical deposition of copper and protective layers on its surface, characterized in that the manufacturing process includes three sequences but the steps involved: the manufacture of horizontal copper conductors, which includes the following sequence of basic technological operations: applying to the surface of a semiconductor wafer coated with a dielectric layer and vertical conductors extending to its surface from downstream fragments of an integrated microcircuit, a metal film with barrier and germinal properties (BSS), formation of a temporary mask (VM) with a pattern of horizontal conductors opened to the germinal surface, elec local chemical deposition of a copper layer, heat treatment of copper conductors, removal of VM, deposition of a barrier layer (BS2) on the side and upper surfaces of copper conductors, removal of electrically conductive films at the base between copper conductors, manufacture of intralayer porous dielectric insulation with ultra-low dielectric constant, and manufacture of interlevel insulation from a dense dielectric, including the following sequence of basic technological operations: application by planarizing method m of a dielectric film with pore-forming components, open maskless plasma etching of a dielectric film with pore-forming components to the surface of the conductors, applying a barrier dielectric layer, applying a dense dielectric layer with a low dielectric constant, applying a barrier dielectric layer, manufacturing vertical copper conductors, including the following process steps : photolithography for forming vertical holes and selective etching of the vertical holes in the multilayer film of inter-level insulation, forming on the plate surface, on the side walls and at the bottom of the vertical holes of the metal barrier and germ layer (BPS2), filling the vertical holes with metal.

2. The method according to claim 1, characterized in that TaN / Ta / Co, Co / CoWP, RuTa, Ta / Ni layers can be used as the metal barrier and germ layers of the BZS1 and BZS2, and the Ta layers can be used as the BS2 TaN, Co, RuTa, PdTa, CoWP, or combinations thereof.

3. The method according to claim 1, characterized in that the thickness of the metal barrier and germ layers decrease in the following sequence BZS1, BS2, BZS2 and vary in the range of 2 ÷ 100 nm.

4. The method according to claim 1, characterized in that as a temporary mask for the local cultivation of a horizontal copper conductor, a photoresistive layer can be used, which can also have an antireflection sublayer, with a pattern of horizontal conductors developed or etched to the germinal layer, dielectric layers etched to the germ layer is a pattern of horizontal conductors that can be removed selectively to the copper conductor.

5. The method according to claim 1, characterized in that the photoresist mask used as a temporary mask for the local deposition of copper conductors, after the development is subjected to heat treatment and ultraviolet radiation.

6. The method according to claim 1, characterized in that for applying on the side and upper surface of the copper conductors of the metal barrier layer BS2, as well as during the formation of the BSS2, the magnetron sputtering method is used with the simultaneous partial back-spraying of the condensing film by applying a negative voltage to the plate.

7. The method according to claim 1, characterized in that for applying on the side and upper surfaces of the copper conductors of metal barrier layers BS2, a chemical reduction method is used.

8. The method according to claim 1, characterized in that the atomic layer deposition (ASO) or plasma-activated atomic layer deposition (PASO) method is used to deposit BZS1, BZS2 and BS2 copper conductors onto the lateral, lower and upper surfaces of copper conductors.

9. The method according to claim 1, characterized in that for the complete filling of the gaps between the copper closely spaced conductors with pore-forming material, planarizing deposition of a dielectric layer containing pore-forming components in a centrifuge from the liquid phase (chemical deposition from solution) is used.

10. The method according to claim 1, characterized in that a combination of two methods is used to form a dielectric layer with pore-forming components between copper conductors: first, a thin dielectric layer is applied from the gas phase, for example, by the ASO or PASO method, then to completely fill the gaps with the pore-forming material Planarizing deposition of a dielectric layer containing pore-forming components in a centrifuge from a liquid phase is used between copper closely spaced conductors (chemical nanoscale method Oran of solution).

11. The method according to claim 1, characterized in that for filling vertical holes in the metal with a multilayer dielectric, the following sequence of technological operations is used: applying a BZS2 film, including applying a metal barrier layer of type Ta, TaN, TaN / Ta, applying a germ layer of type Co, RuTa, PdTa, CoWP, which can simultaneously combine barrier properties, electrochemical or chemical reduction by copper deposition until the vertical holes are completely filled, then a layer of copper and BSS2 from the surface of the plate mud removed by chemical mechanical polishing.

12. The method according to claim 1, characterized in that the following sequence of technological operations is used to fill the vertical holes in the multilayer dielectric with metal: applying a metal adhesive barrier layer of the TiN type and then using the conformal, gas-phase method, filling the vertical holes with tungsten and the ChMP method removing from the plate surface layers of tungsten and a barrier layer.

13. The method according to claim 1, characterized in that after all the operations of electrochemical deposition of metal layers, the plates are subjected to heat treatment at temperatures in the range of 100 ÷ 400 ° C.

14. The method according to claim 11, characterized in that the thin dielectric layer formed by the gas-phase method or by ASO or PASO methods has a thickness in the range of 2 ÷ 50 nm.