RU2504891C1 - Method of generating output frequency of direct synthesis digital synthesiser - Google Patents

Method of generating output frequency of direct synthesis digital synthesiser

Info

Publication number
RU2504891C1
RU2504891C1 RU2012150909A RU2012150909A RU2504891C1 RU 2504891 C1 RU2504891 C1 RU 2504891C1 RU 2012150909 A RU2012150909 A RU 2012150909A RU 2012150909 A RU2012150909 A RU 2012150909A RU 2504891 C1 RU2504891 C1 RU 2504891C1
Authority
RU
Grant status
Grant
Patent type
Prior art keywords
frequency
code
register
phase
value
Prior art date
Application number
RU2012150909A
Other languages
Russian (ru)
Inventor
Дмитрий Анатольевич Баринов
Владимир Константинович Бойков
Андрей Вячеславович Романов
Original Assignee
Закрытое акционерное общество "Научно-производственный центр "Алмаз-Фазотрон"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: method of generating output frequency of a direct synthesis digital synthesiser involves calculating a frequency code in accordance with the required output frequency value; recording in a frequency register and transmitting the frequency code to a phase accumulator; if the calculated value of the frequency code is a fraction, calculating a first frequency code corresponding to the initial frequency code rounded off to a whole number and the fractional part of the initial frequency code; selecting a second frequency code differing by one from the first frequency code, and recording in the frequency register; alternately reading from the frequency register the first and second frequency codes with periodicity defined by the fractional part of the initial frequency code; the frequency code comes from the frequency register and the phase accumulator; the phase accumulator calculates an address which is input into the ROM of a phase register; the phase register calculates the instantaneous value of the output signal in digital form, which is transmitted to a digital-to-analogue converter and is converted to a corresponding signal value in analogue form.
EFFECT: low level of secondary discrete components of the output signal.
2 cl, 2 dwg

Description

Изобретение относится к электронике, в частности к цифровым синтезаторам прямого синтеза, и может быть использовано для генерации выходной частоты цифрового синтезатора прямого синтеза (ЦСПС) с низким уровнем нежелательных гармоник в спектре выходного сигнала синтезатора. The invention relates to electronics, and more particularly to direct digital synthesizers synthesis, and can be used to generate an output digital frequency synthesizer of the direct synthesis (TSSPS) with low levels of undesirable harmonics in the output signal spectrum synthesizer.

Традиционная схема ЦСПС состоит из регистра частоты, аккумулятора фазы, регистра фазы, преобразователя фазы в амплитуду и цифроаналогового преобразователя. Traditional TSSPS circuit includes frequency register, the phase accumulator, phase sensitive, the phase and amplitude converter DAC.

Функционирует данная схема следующим образом. This circuit operates as follows. В регистр частоты записывают число в двоичной системе, определяющее значение частоты выходного сигнала синтезатора и называемое кодом частоты. In case the frequency is recorded in a binary number system, which determines the value of the synthesizer output signal frequency and code frequency is called. Код частоты поступает на один из входов аккумулятора фазы, на другой вход которого от внешнего источника опорной частоты поступает цифровой сигнал тактовой частоты f CLK . Frequency code is applied to one input of the phase accumulator, the other input of which a reference frequency from an external source enters the digital signal clock frequency f CLK. Аккумулятор фазы вычисляет адрес, соответствующий мгновенному значению фазы, и подает его на вход регистра фазы. phase accumulator calculates the address corresponding to the instantaneous value of the phase, and supplies it to the input of the phase register. Последний обычно представляет собой ПЗУ с табличными значениями функции синуса. Last is typically a lookup table is a sine function. На выходе регистра фазы получают текущее значение фазы, которое преобразователь фазы в амплитуду превращает в текущее значение сигнала в цифровом виде. At the output of the phase register value of the phase current is obtained, which converter converts the phase to the amplitude at the current value of the signal in digital form. Цифроаналоговый преобразователь преобразует это цифровое значение в соответствующее значение напряжения или тока. The DAC converts the digital value into the corresponding value of the voltage or current.

Цифровые синтезаторы прямого синтеза (ЦСПС) обеспечивают высокую скорость перестройки частоты, низкий уровень фазового шума. Digital synthesizers direct synthesis (TSSPS) provide a high frequency tuning rate, low phase noise. Однако в ходе прямого цифрового синтеза возникают негармонические побочные составляющие из-за эффектов дискретизации и округления в узлах синтезатора. However, the direct digital synthesis side nonharmonic components arise due to sampling effects and rounding synthesizer nodes. Ошибки, вызывающие появление побочных дискретных составляющих в спектре выходного сигнала, можно разделить на три типа. Errors that cause the emergence side of discrete components in the output signal spectrum can be divided into three types. К первому типу относятся ошибки, вызванные округлением фазы при адресации ПЗУ с таблицей синтезируемой функции. The first type includes the error caused by rounding phase at the ROM address with a table of synthesized function. Второй тип - это ошибки, связанные с конечной разрядностью шины данных. The second type - this is the error associated with finite word length of the data bus. Третий тип включает ошибки, вызванные цифроаналоговым преобразователем. The third type includes errors caused by digital to analog converter. Наибольший вклад в ухудшение спектральных характеристик синтезатора вносят ошибки, связанные с округлением фазы, вызывая появление нежелательных дискретных составляющих в спектре выходного сигнала синтезатора. The largest contribution to the deterioration of spectral characteristics make synthesizer errors due to rounding off phase, causing unwanted discrete components in the output signal spectrum synthesizer.

Возникновение паразитных дискретных составляющих в ближней зоне спектра выходного сигнала, соответствующей отстройке 1-150 кГц от основного сигнала, связано с необходимостью округления кода частоты до ближайшего целого числа при его расчете по формуле: The appearance of discrete spurious components in the output spectrum of the near area corresponding to 1-150 kHz offset from the main signal, due to the necessity of code frequency rounding to the nearest integer when the calculation according to the formula:

Figure 00000001
, .

где f - синтезируемая частота; where f - synthesized frequency; N - разрядность аккумулятора фазы (накапливающий сумматор), f CLK - тактовая частота. N - bit phase accumulator (accumulator), f CLK - Clock Frequency.

Полученное число вносится в цифровом виде в регистр частоты. The resulting number is entered in digital form in the frequency register. Из регистра частоты рассчитанный код попадает в аккумулятор фазы. Calculated from the frequency register code gets into phase accumulator. В результате возникает ошибка в значениях частот расчетного и истинного выходного сигнала, которая будет постепенно накапливаться в аккумуляторе фазы. As a result, an error occurs in the estimated values ​​of the frequency and the true output signal which will gradually accumulate in the phase accumulator. Из-за конечной разрядности аккумулятора фазы, разрядность которого обычно составляет 32 бита, скорость накопления этой ошибки будет достаточной для изменения значения первого значимого бита на единицу при адресации ПЗУ с таблицей синусов синтезируемой функции с определенным периодом, в результате чего будет наблюдаться выброс в спектре выходного сигнала. Due to the finite word length phase accumulator whose capacity is typically 32 bits, the rate of accumulation of errors will be sufficient to change the value of the first significant bit by one when the ROM address from the sine table synthesized function with a certain period, whereby there will be a release of the spectrum of the output signal. Это переполнение адреса ПЗУ будет происходить достаточно редко, вследствие чего наблюдаемые паразитные дискретные составляющие будут проявляться только в ближней зоне выходного сигнала. This ROM address overflow will occur infrequently, resulting in the observed spurious discrete components will occur only in the near field of the output signal.

Однако область отстройки выходного сигнала в диапазоне 0,1-120 кГц попадает в доплеровский диапазон изменения выходной частоты, к которому предъявляются жесткие требования по уровню дискретных паразитных составляющих, уровень которых должен быть не более минус 100-110 дБ. However, the range of the output signal detuning in the range 0.1-120 KHz Doppler range falls in the output frequency that meets the strict requirements on spurious discrete level, which level should be less than minus 100-110 dB.

Известен способ генерации выходной частоты ЦСПС, обеспечивающий подавление дискретных побочных составляющих и описанный в патенте US №4410954, при котором в дополнение к классической структурной схеме синтезатора с фазовым накопителем вводится дополнительный генератор псевдослучайного кода. Known method of generating the output frequency TSSPS providing discrete spurious suppression and described in patent US №4410954, wherein in addition to the classical block diagram with a phase accumulator synthesizer an extra pseudo-random code generator. Периодическое добавление псевдослучайного числа к содержимому фазового накопителя позволяет разрушить когерентность фазовой ошибки и таким образом размыть нежелательные дискретные составляющие в спектре выходного сигнала. Periodic addition of random numbers to the contents of the phase accumulator allows to destroy the coherence of the phase error, and thus dilute the unwanted discrete components in the output signal spectrum.

Однако использование данного способа требует введения дополнительных элементов в схему синтезатора, а так как большинство цифровых синтезаторов прямого синтеза выпускается в виде микросхем, то указанный способ требует изменения микросхемы, что в большинстве случаев сделать невозможно. However, the use of this method requires the introduction of additional components in the synthesizer circuit, and since most direct synthesis digital synthesizers available in the form of chips, then the method requires changing circuit, which in most cases is impossible.

Наиболее близким к заявляемому изобретению является способ генерации частоты сигнала, свободного от негармонических искажений сигнала, описанный в патентной заявке ЕР №543186. The closest to the claimed invention is a method for generating a frequency signal free of non-harmonic distortion signal as described in patent application EP №543186. В данном способе устанавливают предварительную частоту тактирования fl и задают значение кода частоты (считываемого адреса) в соответствии с выходной частотой. In this method, a preliminary set clock frequency fl and set the value of the frequency code (readout addresses) according to the output frequency. Затем определяют значение отношения количества ячеек памяти ПЗУ к значению кода частоты. Then determine the value of ratio of the number of ROM memory cells to the value of the frequency code. Если результат деления является целым натуральным числом, то для синтеза выходной частоты используют предварительную частоту тактирования fl. If the result of the division is an natural number, to synthesize the output frequency using the preliminary clock frequency fl. Если отношение получается с остатком, значение кода частоты изменяют (Р), выбирая его большим значения количества ячеек памяти ПЗУ N, и делят М на него, рассчитывая результат деления M на P. На основе полученных данных вычисляют частоту тактирования f2 для обеспечения требуемой выходной частоты в зависимости от кода частоты Р. Таким образом, для генерации выходной частоты синтезатора используют код частоты Р и частоту тактирования f2. If the ratio is obtained from the residue code value change rate (P), selecting the values ​​of its large number of ROM memory cells N, M and divide it by calculating the result of dividing M to P. Based on the data clock frequency f2 is calculated to provide the desired output frequency depending on the code rate R. Thus, to generate the output frequency synthesizer using the code frequency F and the frequency of clock f2. Указанный способ позволяет получить стабильную частоту выходного сигнала, независимую от разрядностей аккумулятора фазы и ПЗУ, и относительно чистый спектр выходного сигнала. Said method allows to obtain a stable output frequency that is independent of the phase accumulator and a ROM, and a relatively clean spectrum of the output signal.

Однако, несмотря на все достоинства описанного метода, он требует изменения схемы ЦСПС и введения перестраиваемого по частоте источника сигнала, чтобы обеспечить изменяемую частоту тактирования. However, despite all the advantages of the described method, it requires changes TSSPS administration scheme and a tunable signal source to provide a variable clock frequency. Часто осуществить изменение схемы ЦСПС не представляется возможным, а дополнительный перестраиваемый источник будет вносить дополнительный шум. Often implement change TSSPS scheme is not possible, and an additional tunable source will contribute additional noise.

Задачей заявляемого изобретения является обеспечение генерации выходного сигнала с низким уровнем побочных спектральных составляющих в спектре выходного сигнала цифрового синтезатора прямого синтеза. The object of the claimed invention is to generate an output signal with a low level of by spectral components in the spectrum digital synthesizer output signal direct synthesis.

Сущность заявляемого изобретения состоит в том, что в способе генерации выходной частоты цифрового синтезатора прямого синтеза, включающем вычисление кода частоты в соответствии с требуемой величиной выходной частоты, запись в регистр частоты кода частоты, подачу кода частоты в аккумулятор фазы, вычисление посредством аккумулятора фазы адреса, направляемого в ПЗУ регистра фазы, вычисление посредством регистра фазы мгновенного значения выходного сигнала в цифровом виде и преобразование посредством цифроаналогового преобразователя в The essence of the claimed invention consists in that in the method of generating the output frequency digital synthesizer direct synthesis comprising calculating frequency code according to the required value of output frequency, the entry in the register frequency of the frequency code, pitch frequency code phase accumulator, calculating by phase accumulator addresses, directed in the ROM phase register, the calculation by the phase register output signal instantaneous values ​​in digital form and digital to analogue conversion by the converter соответствующее значение в аналоговом виде, в случае, если вычисленное значение кода частоты является дробным, вычисляют первый код частоты, соответствующий округленному до целого числа коду частоты, и дробную часть исходного кода частоты, выбирают второй код частоты, отличающийся на единицу от первого кода частоты, записывают второй код частоты в регистр частоты, попеременно считывают из регистра частоты первый и второй коды частоты с периодичностью, определяемой дробной частью исходного кода частоты. the corresponding value in analog form, if the calculated value of code rate is fractional, calculating a first code frequency corresponding rounded up to an integer code frequency and the fractional part of the source frequency code, selecting a second code frequency, characterized by one from the first frequency code, recording a second code frequencies in the frequency register are alternately read from the register, the first frequency and second frequency codes to intervals determined fractional part frequency source code.

Кроме того, заявляется способ, в котором наряду с вышеперечисленными признаками используют второй код частоты, на единицу больший первого кода частоты, и считывают коды частоты с периодичностью, определяемой формулой: Furthermore, it discloses a process in which in addition to the above features using a second code frequency at a larger unit a first code frequency and read frequency codes at the intervals determined by the formula:

Figure 00000002
, .

где a - количество загрузок первого кода частоты из регистра частоты, b - количество загрузок второго кода частоты из регистра частоты, ΔM - дробная часть исходного кода частоты. where a - number of usage frequencies of the first frequency of the code register, b - the frequency of the second number of code download frequency register, ΔM - fractional part frequency source code.

Технический результат заявляемого изобретения заключается в снижении уровня побочных дискретных составляющих выходного сигнала синтезатора без изменения схемы ЦСПС. The technical result of the claimed invention consists in reducing adverse discrete components synthesizer output signal without changing the circuit TSSPS.

Указанный технический результат достигается за счет использования двух кодов частоты, один из которых соответствует коду частоты, рассчитанному в соответствии с требуемым значением частоты выходного сигнала и округленному до целого числа, а второй отличается от первого на единицу; Said technical result is achieved by using two frequency codes, one of which corresponds to the code frequency, calculated in accordance with the desired output signal frequency value and rounded to an integer, and the second differs from the first unit; и переключения между ними в процессе генерации с периодичностью, достаточной для компенсации ошибки, возникающей за счет округления кода частоты. and switching between them during the generation of a frequency sufficient to compensate for errors arising due to rounding frequency code. При этом переключение на ближайший возможный код частоты обеспечивает генерацию сигнала на другой, но ближайшей к несущей частоте, которая компенсирует накопление ошибки. When this switch to the next possible code generation frequency provides another signal, but the nearest to the carrier frequency, which compensates for the accumulation of errors. Благодаря компенсации накапливающейся ошибки не происходит периодических выбросов, проявляющихся в виде побочных дискретных составляющих в спектре выходного сигнала. Due to cumulative error compensation occurs periodic emissions manifested as by discrete components in the output signal spectrum. Наряду с подавлением побочных дискретных составляющих происходит снижение фазового шума в ближней зоне от несущей при отстройке 200 кГц. In addition to the suppression of by discrete components there is a reduction of phase noise in the near zone of the carrier at 200 kHz detuning. Уровень подавления достигает 20 дБ. suppression level is 20 dB. Заявляемый способ позволяет целенаправленно снижать уровень побочных дискретных составляющих без внесения дополнительного фазового шума и без изменения схемы ЦСПС. The claimed method allows to reduce the level of side purposefully discrete components without introducing additional phase noise and without changing TSSPS circuit.

Способ осуществляют следующим образом. The process is carried out as follows. На вход CLOCK ЦСПС подают сигнал с тактовой частотой, исходя из условия, что требуемая частота на выходе должна быть не более 0,4 от тактовой частоты. The input CLOCK signal TSSPS fed with a clock frequency based on the condition that the required output frequency should be no more than 0.4 times the clock frequency. Для синтеза требуемой частоты рассчитывают значение сдвига фазы - кода частоты в соответствии с формулой: For the synthesis of the desired frequency calculated value of the phase shift of - frequency code according to the formula:

Figure 00000003
, .

где f - синтезируемая частота; where f - synthesized frequency; N - разрядность аккумулятора фазы, f CLK - тактовая частота. N - bit phase accumulator, f CLK - Clock Frequency.

Полученное значение кода частоты округляется до целого числа. Received frequency code value is rounded to an integer. Данное округление вносит накапливаемую ошибку в выходной сигнал, которая проявляется в виде побочных спектральных составляющих в спектре выходного сигнала. This rounding introduces error accrued to the output signal, which manifests itself as by spectral components in the output signal spectrum. При переполнении аккумулятора фазы происходит выброс накопившейся ошибки в виде побочной спектральной составляющей, расположенной вблизи несущей и которую невозможно подавить в том числе и узкополосным фильтром из-за ограничения полосы пропускания фильтра при фильтрации основного сигнала. When the phase accumulator overflows accumulated error is ejected in the form of incidental spectral component situated near the carrier and which can not suppress including narrowband filter because of bandwidth limitation filter when filtering the main signal.

Для решения этой проблемы необходимо обеспечить компенсацию возникающей ошибки. To solve this problem, you must provide compensation to an error.

В один из регистров частоты записывают первый код частоты М, выраженный в двоичном представлении и характеризующий приращение фазы. In one of the frequency registers recorded first code frequency F, expressed in binary representation and characterizing the phase increment. Для каждой конкретной частоты определяют ошибку, соответствующую отбрасываемым числам после запятой, по формуле: ΔM=M0-M, где M0 - исходный неокругленный код частоты, M - первый код частоты, представляющий собой округленный до целого числа исходный код частоты. For each specific frequency determined error corresponding cast by the numbers after the decimal point, according to the formula: ΔM = M0-M, where M0 - unrounded source code frequency, M - first code frequency, which is a rounded up to an integer frequency source.

В другой регистр частоты записывают следующее значение кода частоты M1=M+1 - второй код частоты, и переключают коды с периодичностью, зависящей от величины ошибки. In another register write frequency following the frequency code M1 = M + 1 - a second code frequencies, and codes are switched with the frequency dependent on the magnitude of the error.

Периодичность переключения кодов частоты определяют по формуле: Frequency shift frequency code is determined by the formula:

Figure 00000004
, .

где a - количество загрузок первого кода частоты из регистра частоты, b - количество загрузок второго кода частоты из регистра частоты, ΔM - дробная часть исходного кода частоты. where a - number of usage frequencies of the first frequency of the code register, b - the frequency of the second number of code download frequency register, ΔM - fractional part frequency source code.

Такой подход, отличающийся от известных способов подавление побочных спектральных составляющих, приводит к тому, что уровень побочной дискретной составляющей снижается, переходя в фазовый шум вблизи несущей. This approach differs from the known methods suppression adverse spectral components results in that the level of incidental discrete component decreases, passing in the phase noise near the carrier.

Пример. Example.

Конкретная реализация заявляемого способа представлена для частоты f=336 МГц при тактовой частоте f CLK =1008 МГц и разрядности аккумулятора фазы N=32 бита для микросхемы AD9910 фирмы Analog Devices. The specific implementation of the claimed method is presented for the frequency f = 336 MHz clock frequency f CLK = 1008 MHz and the phase accumulator word length N = 32 bits for the firm Analog Devices AD9910 chip. Расчет кода частоты М0 осуществляют по формуле: Calculation M0 frequency code carried by the formula:

Figure 00000005
. .

M0=1431655765,3(3) в десятичном коде. M0 = 1431655765,3 (3) in decimal code.

В регистре частоты происходит перевод исходного кода частоты М0 в шестнадцатеричную систему счисления с округлением до целого числа. The frequency register occurs starting frequency translation code M0 in hexadecimal notation with rounding to the nearest whole number. Таким образом, преобразованный регистром частоты код имеет вид M=55555555 в шестнадцатеричной системе счисления. Thus, the converted frequency register code has the form M = 55555555 in hexadecimal notation. В десятеричной системе счисления: М=1431655765. The decimal number system: M = 1,431,655,765. Затем рассчитывают второй код частоты M1, равный увеличенному на единицу первому коду частоты М: М1=М+1. Then calculate the second code frequency M1, equal to the increase per unit of the first code frequency M: M1 = M + 1. Таким образом, второй код частоты равен M1=55555556 в шестнадцатеричной системе счисления и M1=1431655766 в десятеричной системе счисления. Thus, the second code frequency is equal to M1 = 55555556 in hexadecimal notation, and M1 = 1431655766 in decimal notation.

Рассчитывают относительную ошибку ΔМ, возникающую при округлении исходного кода частоты М0 до целого числа М, по формуле: ΔM calculated relative error that occurs when the source frequency M0 rounding to an integer number M by the formula:

ΔM=M0-M. ΔM = M0-M.

Для данного конкретного примера ΔM=1/3. For this particular example ΔM = 1/3.

Рассчитывают относительную ошибку ΔM1, возникающую при использовании кода частоты M1, по формуле: Calculate the relative error ΔM1, M1 arises when using the frequency code by the formula:

ΔM1=M0-М1. ΔM1 = M0-M1.

Для данного конкретного примера ΔМ1=-2/3. For this particular example ΔM1 = -2/3.

Для определения частоты переключения между первым кодом частоты М и вторым кодом частоты M1 составляют линейную комбинацию ΔM и ΔM1, которая необходима для компенсации ошибки, возникающей при использовании кодов частоты M и M1, отличающихся от исходного M0, по формуле: To determine the frequency of switching between the first code frequency M and the second code frequency a linear combination of M1 constitute ΔM and ΔM1, which is necessary for error compensation, arising when using frequency codes M and M1, differing from the original M0, according to the formula:

Δ=a·ΔM+b-ΔM1. Δ = a · ΔM + b-ΔM1.

Полная компенсация достигается, когда A стремится к 0. Full compensation is achieved when A approaches 0.

Затем определяют коэффициенты a и b, которые задают частоту переключения между округленным кодом частоты M и вторым кодом частоты M1. Then determine the coefficients a and b, which define the switching frequency between the rounded code frequency M and the second code frequency M1. Т.е. Those. значение коэффициента а соответствует количеству загрузок частоты, соответствующему количеству непрерывных считываний первого кода М из регистра частоты, после чего происходит загрузка частоты, соответствующая второму коду M1, с продолжительностью, соответствующей значению коэффициента b. value of the coefficient corresponds to the number and frequency of downloads corresponding to the number of continuously reading the first code register M of the frequency, after which a loading rate corresponding to the second code M1, with a duration corresponding to the value of coefficient b.

Для данного конкретного примера линейная комбинация примет вид: 0=a·1/3+b·(-2/3). For this particular example, the linear combination becomes: 0 = a · 1/3 + b · (-2/3).

Отсюда a=2, b=1. Hence, a = 2, b = 1.

Для данного конкретного примера на Фиг.1 изображен спектр выходного сигнала ЦСПС с полосой обзора 1 МГц с использованием компенсации ошибки (а) и без нее (б). For this particular example in Figure 1 shows the output spectrum with a viewing TSSPS 1 MHz using a compensation error (a) and without (b). На Фиг.2 изображен фазовый шум выходного сигнала ЦСПС с частотой 336 МГц с полосой обзора 1 МГц при частоте тактового сигнала 1008 МГц с использованием компенсации ошибки (-) и без нее (--). 2 illustrates the phase noise of the output signal with a frequency TSSPS 336 MHz with a bandwidth of 1 MHz review at a frequency of 1008 MHz clock signal using the error compensation (-) and without (-).

Claims (2)

  1. 1. Способ генерации выходной частоты цифрового синтезатора прямого синтеза, включающий вычисление кода частоты в соответствии c требуемой величиной выходной частоты, запись в регистр частоты кода частоты, подачу кода частоты в аккумулятор фазы, вычисление посредством аккумулятора фазы адреса, направляемого в ПЗУ регистра фазы, вычисление посредством регистра фазы мгновенного значения выходного сигнала в цифровом виде и преобразование посредством цифроаналогового преобразователя в соответствующее значение в аналоговом виде, отличающ 1. A method for generating an output digital frequency synthesizer of the direct synthesis, comprising code frequency calculation according to the desired value c output frequency, the frequency register write frequency code, in feeding frequency code phase accumulator, through the calculation of the phase accumulator addresses addressed in ROM phase register, the calculation by phase register output signal instantaneous values ​​in digital form and converting analog converter means to the corresponding value in analog form, featuring ийся тем, что в случае, если вычисленное значение кода частоты является дробным, вычисляют первый код частоты, соответствующий округленному до целого числа коду частоты, и дробную часть исходного кода частоты, выбирают второй код частоты, отличающийся на единицу от первого кода частоты, записывают второй код частоты в регистр частоты, попеременно считывают из регистра частоты первый и второй коды частоты с периодичностью, определяемой дробной частью исходного кода частоты. iysya in that if the calculated value of the frequency code is fractional, calculating a first code frequency corresponding rounded up to an integer code frequency and the fractional part of the source frequency code, selecting a second code frequency, characterized by one from the first frequency code recorded second code frequencies in the frequency register are alternately read from the register, the first frequency and second frequency codes to intervals determined fractional part frequency source code.
  2. 2. Способ по п.1, отличающийся тем, что используют второй код частоты, на единицу больший первого кода частоты, и считывают коды частоты с периодичностью, определяемой формулой: 2. A method according to claim 1, characterized in that the second code frequency at a larger unit a first code frequency and read frequency codes at the intervals determined by the formula:
    Figure 00000006
    , .
    где a - количество загрузок первого кода частоты из регистра частоты, where a - number of downloads of the first code frequency from the frequency register,
    b - количество загрузок второго кода частоты из регистра частоты, b - the number of second code download frequency of the frequency register,
    ΔM - дробная часть исходного кода частоты. ΔM - fractional part frequency source code.
RU2012150909A 2012-11-27 2012-11-27 Method of generating output frequency of direct synthesis digital synthesiser RU2504891C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012150909A RU2504891C1 (en) 2012-11-27 2012-11-27 Method of generating output frequency of direct synthesis digital synthesiser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012150909A RU2504891C1 (en) 2012-11-27 2012-11-27 Method of generating output frequency of direct synthesis digital synthesiser

Publications (1)

Publication Number Publication Date
RU2504891C1 true RU2504891C1 (en) 2014-01-20

Family

ID=49948089

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012150909A RU2504891C1 (en) 2012-11-27 2012-11-27 Method of generating output frequency of direct synthesis digital synthesiser

Country Status (1)

Country Link
RU (1) RU2504891C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2597477C1 (en) * 2015-05-13 2016-09-10 Акционерное общество "Научно-производственное предприятие "Радар ммс" Frequency synthesizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0543186A1 (en) * 1991-11-21 1993-05-26 Sony/Tektronix Corporation Variable frequency signal generating method
RU2134930C1 (en) * 1993-10-29 1999-08-20 Моторола, Инк. Frequency synthesizer incorporating provision for fractional division and residual error correction
RU2286645C1 (en) * 2005-03-25 2006-10-27 Марийский государственный технический университет Digital computing synthesizer
US7557619B1 (en) * 2008-03-10 2009-07-07 Xilinx, Inc. Digital frequency synthesis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0543186A1 (en) * 1991-11-21 1993-05-26 Sony/Tektronix Corporation Variable frequency signal generating method
RU2134930C1 (en) * 1993-10-29 1999-08-20 Моторола, Инк. Frequency synthesizer incorporating provision for fractional division and residual error correction
RU2286645C1 (en) * 2005-03-25 2006-10-27 Марийский государственный технический университет Digital computing synthesizer
US7557619B1 (en) * 2008-03-10 2009-07-07 Xilinx, Inc. Digital frequency synthesis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2597477C1 (en) * 2015-05-13 2016-09-10 Акционерное общество "Научно-производственное предприятие "Радар ммс" Frequency synthesizer

Similar Documents

Publication Publication Date Title
US6344812B1 (en) Delta sigma digital-to-analog converter
US5563535A (en) Direct digital frequency synthesizer using sigma-delta techniques
US5475628A (en) Asynchronous digital sample rate converter
US5467294A (en) High speed, low power direct digital synthesizer
US20110156783A1 (en) Digital phase locked loop
Vankka et al. Direct digital synthesizers: theory, design and applications
US20050008113A1 (en) Spread spectrum clock generator and integrated circuit device using the spread spectrum clock generators
US6456164B1 (en) Sigma delta fractional-N frequency divider with improved noise and spur performance
US6075474A (en) Device for the generation of analog signals through digital-analog converters, especially for direct digital synthesis
US6943600B2 (en) Delay-compensated fractional-N frequency synthesizer
US5598440A (en) DDS driven DDS synthesizer for generating sinewave waveforms with reduced spurious signal levels
US6249235B1 (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency
US20080129351A1 (en) Spread spectrum clock generation
US4951237A (en) Direct digital synthesizer with selectably randomized accumulator
US5305362A (en) Spur reduction for multiple modulator based synthesis
US5898325A (en) Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning
US5673212A (en) Method and apparatus for numerically controlled oscillator with partitioned phase accumulator
US7015733B2 (en) Spread-spectrum clock generator using processing in the bitstream domain
US6262604B1 (en) Digital synthesizer of signals
US4185247A (en) Means for reducing spurious frequencies in a direct frequency synthesizer
US5986483A (en) Direct digital frequency systhesizer
US20110095830A1 (en) Direct digital synthesizer for reference frequency generation
US6281823B1 (en) Direct digital synthesis using a sine weighted DAC
US7024171B2 (en) Fractional-N frequency synthesizer with cascaded sigma-delta converters
US4752902A (en) Digital frequency synthesizer

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20151128