RU2485575C1 - Самопроверяемый специализированный вычислитель систем булевых функций - Google Patents

Самопроверяемый специализированный вычислитель систем булевых функций

Info

Publication number
RU2485575C1
RU2485575C1 RU2012120739A RU2012120739A RU2485575C1 RU 2485575 C1 RU2485575 C1 RU 2485575C1 RU 2012120739 A RU2012120739 A RU 2012120739A RU 2012120739 A RU2012120739 A RU 2012120739A RU 2485575 C1 RU2485575 C1 RU 2485575C1
Authority
RU
Grant status
Grant
Patent type
Prior art keywords
connected
inputs
outputs
th
memory
Prior art date
Application number
RU2012120739A
Other languages
English (en)
Inventor
Сергей Александрович Диченко
Артем Константинович Вишневский
Олег Анатольевич Финько
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации
Filing date
Publication date
Grant date

Links

Images

Abstract

Изобретение относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем булевых функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем. Техническим результатом является уменьшение длительности вычислений. Устройство содержит блоки памяти, сумматоры, мультиплексоры, блок вычисления остатка по модулю, регистр памяти, логические элементы И, ИЛИ-НЕ. 4 ил., 7 табл.

Description

Предлагаемое устройство относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем булевых функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем и др.

Известно вычислительное устройство, включающее в себя сумматор, выход которого подключен к второму входу регистра результата, регистра для хранения булевых переменных, выход которого подключен к блоку конъюнкций, регистры для фиксации очередных строк матриц, описывающих структуру соответствующих конъюнкций, выходы которых подключены также к блоку конъюнкций, выход которого подключен к третьему входу регистра результата, выход которого является шиной выдачи результата вычислений (Малюгин, В.Д. Параллельные логические вычисления посредством арифметических полиномов. / В.Д.Малюгин. - М.: Физматлит, 1997. - С.156-157).

Недостаток известного устройства - отсутствие функциональной возможности контроля ошибок логических вычислений.

Наиболее близким по сущности технического решения заявленному устройству является вычислительное устройство, содержащее блок конъюнкций, входы которого являются входами устройства для подачи n булевых переменных, выходы подключены к первому и второму блокам памяти, предназначенным для хранения коэффициентов первого и второго полиномов избыточной модулярной числовой нормальной формы соответственно, два сумматора, блок вычисления остатка по модулю, элемент ИЛИ-НЕ, элемент И, регистр памяти, выходы которого являются выходами значений d булевых функций (пат. РФ 2417405, МПК G06F 7/57. Самопроверяемый модулярный вычислитель систем логических функций [Текст] / О.А.Финько, С.М.Сульгин, А.В.Щербаков; заявитель и патентообладатель О.А.Финько, С.М.Сульгин, А.В.Щербаков. - №2009121955; заявл. 08.06.09; зарегистр.27.04.11, - 18 с.: ил.).

Недостаток известного устройства - большая длительность вычислений.

Цель изобретения - уменьшение длительности вычислений.

Поставленная цель достигается тем, что в самопроверяемый специализированный вычислитель систем булевых функций, содержащий блоки памяти, предназначенные для хранения коэффициентов полиномов избыточной числовой нормальной формы, входы которых являются входами устройства, к которым подключена шина подачи n булевых переменных, выходы которых соединены со входами многоместных сумматоров, выходы которых соединены с информационными входами многоканальных мультиплексоров, выходы первого мультиплексора подключены к (s+1)-му, (s+2)-му, …, (d+s)-му входам (d - количество реализуемых булевых функций, составляющих информационные разряды разделенного AN-кода, s - количество избыточных булевых функций, соответствующих избыточным разрядам разделенного AN-кода) блока вычисления остатка по модулю и информационным входам регистра памяти, выходы которого являются выходами устройства выдачи значений d булевых функций, выходы второго мультиплексора подключены к 1-му, 2-му, …, s-му входам блока вычисления остатка по модулю, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого подключен к входу подачи синхроимпульсов устройства, а выход подключен к синхровходу регистра памяти, с целью уменьшения длительности вычислений введены шина подачи коэффициентов полиномов избыточной числовой нормальной формы, подключенная к входам блоков памяти, многоканальные мультиплексоры выделения информационных разрядов реализуемых и избыточных булевых функций, блок памяти хранения адресов информационных разрядов, к входу которого подключена шина адреса, выход которого подключен к адресным входам мультиплексоров.

Структурная схема предлагаемого устройства дана на фиг.1.

Известно, что булеву функцию (БФ) можно представить посредством линейных числовых полиномов (ЛЧП) (Финько, О.А. Модулярная арифметика параллельных логических вычислений [Текст] / О.А.Финько. - М.: ИПУ РАН, 2003. - 224 с.).

Например: пороговая БФ

Figure 00000001
как класс булевых функций, которая определяется отношением:

Figure 00000002

где

Figure 00000003
; xi∈{0,1} - булевы переменные; i=1, 2, …, n; 1≤p≤n, р - порог функции
Figure 00000004
, в базисе Ω={∨,∧,¬} может быть выражена дизъюнктивной формулой:

Figure 00000005

где

Figure 00000006
; Ki - элементарные конъюнкции длины р; 1≤p≤n.

Любую пороговую БФ можно представить с помощью ЛЧП вида:

Figure 00000007

где c∈Z, Z - множество целых неотрицательных чисел, и удовлетворяет условию:

Figure 00000008

где

Figure 00000009
• - наименьшее целое число ≥•.

Большой интерес также представляет возможность реализации не только пороговых, но и БФ других классов с помощью одного ЛЧП. Однако задача представления БФ общего вида с помощью одного ЛЧП в настоящее время остается нерешенной. В то же время можно определить условие существования ЛЧП (2), с помощью которого можно реализовать БФ общего вида.

Пусть дана произвольная БФ типовых криптопримитивов, имеющая представление в виде таблицы истинности (табл.1).

Таблица 1
Таблица истинности заданной БФ
x1 x2
Figure 00000010
xn
Figure 00000011
0 0 0
Figure 00000012
0
Figure 00000013
1 0 0
Figure 00000012
1
Figure 00000014
Figure 00000015
Figure 00000016
Figure 00000016
Figure 00000016
Figure 00000016
Figure 00000016
2n-1 1 1
Figure 00000012
1
Figure 00000017

где

Figure 00000018
j=0, 1, …, 2n-1.

Данную БФ можно представить с помощью ЛЧП:

Figure 00000019

полученного посредством алгоритма проверки представимости БФ общего вида одним ЛЧП:

Figure 00000020

где |•|m - наименьший неотрицательный вычет числа • по модулю m; 0≤ai<m; i=1,2,…, n+1; m=2t, t∈Z.

Значение БФ

Figure 00000021
может быть вычислено по формуле:

Figure 00000022

где • - наибольшее целое число, не превосходящее •.

Пусть дана система БФ:

Figure 00000023

где

Figure 00000024
; xi∈{0,1} - булевы переменные; i=1, 2, …, n.

Представим таблицу истинности реализуемой системы БФ в следующем виде (табл.2), где

Figure 00000025
- значения, принимаемые j-й БФ на i-м наборе переменных,
Figure 00000026
- целые неотрицательные числа:

Таблица 2
Таблица истинности заданной системы БФ
x1 х2
Figure 00000027
xn
Figure 00000028
Figure 00000029
Figure 00000030
Figure 00000031
Figure 00000032
0 0 0
Figure 00000030
0
Figure 00000033
Figure 00000034
Figure 00000030
Figure 00000035
Figure 00000036
1 0 0
Figure 00000030
1
Figure 00000037
Figure 00000038
Figure 00000030
Figure 00000039
Figure 00000040
Figure 00000041
Figure 00000042
Figure 00000042
Figure 00000042
Figure 00000042
Figure 00000042
Figure 00000042
Figure 00000042
Figure 00000042
Figure 00000042
2n-1 1 1
Figure 00000030
1
Figure 00000043
Figure 00000044
Figure 00000030
Figure 00000045
Figure 00000046

Обозначим вычисленные значения БФ (3) как y1=

Figure 00000047
, y2=
Figure 00000029
, …, yd=
Figure 00000031
, а числом Y(i) обозначим двоичное представление:

Figure 00000048

Представим каждую БФ системы (3) посредством ЛЧП:

Figure 00000049

где

Figure 00000050
∈Z, i=1, 2, …, n+1, j=1, 2, …, d.

ЛЧП для системы (3) вычисляется по формуле:

Figure 00000051

где

Figure 00000052
i=1, 2, …, n; j=1, 2, …, d.

Значение

Figure 00000053
соответствует
Figure 00000054
-му разряду двоичного представления результата вычисления
Figure 00000055
.

Однако представленный алгоритм не позволяет контролировать ошибки, которые возникают при вычислении системы БФ.

Для обеспечения контроля логических вычислений дополним реализуемую систему БФ

Figure 00000056
избыточными БФ
Figure 00000057
и получим избыточную систему
Figure 00000058
где s - количество избыточных БФ.

Так же как и для системы БФ

Figure 00000059
значение которой интерпретируется в виде целых неотрицательных чисел, избыточная система БФ
Figure 00000060
представляется как

Figure 00000061

где

Figure 00000062
- значения, принимаемые j-и БФ на i-м наборе переменных, Y*(i) - целые неотрицательные числа.

Рассмотрим полученную избыточную систему БФ по правилу задания разделимого AN-кода (Дадаев, Ю.Г. Арифметические коды, исправляющие ошибки / Ю.Г.Дадаев. - М.: Советское радио, 1969. - 168 с.), где кодовое слово R формируется из выражения:

Figure 00000063

где Y - исходное число, здесь - вектор значений реализуемых БФ, S=|-2aY|A - информационная часть кода, I=2aY - проверочные символы кодовой комбинации, 2 - основание системы счисления, а - количество двоичных разрядов, необходимое для записи чисел, не превосходящих генератора кода А.

Получим:

Figure 00000064
Figure 00000065

Отсюда:

Figure 00000066

где d - количество информационных символов кодового слова (количество реализуемых булевых функций), s - количество проверочных символов (количество избыточных булевых функций), причем количество проверочных символов зависит от выбора численного значения генератора и определяется следующим образом:

l=log2AY+1, s=l-d,

где l - общая длина кодовой комбинации.

Таким образом, требуется реализовать таблицу истинности, представленную в табл.3.

Таблица 3
Таблица истинности для избыточной системы БФ
Булевы переменные Система БФ R
проверочные информационные
х1
Figure 00000067
xn
Figure 00000068
Figure 00000069
Figure 00000070
Figure 00000071
Figure 00000072
Figure 00000070
Figure 00000073
0 0
Figure 00000070
0
Figure 00000074
Figure 00000075
Figure 00000070
Figure 00000076
Figure 00000077
Figure 00000070
Figure 00000078
R(0)
1 0
Figure 00000070
1
Figure 00000079
Figure 00000080
Figure 00000070
Figure 00000081
Figure 00000082
Figure 00000070
Figure 00000083
R(1)
Figure 00000084
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
Figure 00000085
2n-1 1
Figure 00000070
1
Figure 00000086
Figure 00000087
Figure 00000070
Figure 00000088
Figure 00000089
Figure 00000070
Figure 00000090
R(2n-1)

Используя преобразование (5), (6) построим полиномы избыточной числовой AN-формы:

Figure 00000091

Figure 00000092

Как известно, выбор генератора А арифметического AN-кода определяет арифметическое расстояние кода D и его корректирующие свойства. Таким образом, код с D=2 гарантировано обнаруживает однократную ошибку (в одной БФ).

В процессе реализации систем БФ выполняется классическая процедура контроля ошибок в соответствии со свойствами и выбранными параметрами AN-кода.

Принцип контроля заключается в выполнении следующего правила:

Figure 00000093

что соответствует правильному результату, а выражение

Figure 00000094
является признаком ошибки.

Пример

Пусть дана таблица истинности системы БФ, представленная в табл.4.

Таблица 4
Пример таблицы истинности системы БФ
х1 x2 x3
Figure 00000095
Figure 00000096
Figure 00000097
0 0 0 0 1 1
0 0 1 1 0 2
0 1 0 1 0 2
0 1 1 0 1 1
1 0 0 1 0 2
1 0 1 1 0 2
1 1 0 0 1 1
1 1 1 1 0 2

Полином (6) примет вид:

Figure 00000098
=27x1+37х2+41x3+43.

Применим арифметический разделимый AN-код с генератором А=5, построим избыточную систему БФ в соответствии с табл.3 и получим табл.5.

Таблица 5
Пример таблицы истинности избыточной системы БФ, реализуемой полиномами
Figure 00000099
и
Figure 00000100
Булевы переменные
Figure 00000101
Figure 00000102
R
х1 x2 x3
Figure 00000068
Figure 00000069
Figure 00000103
Figure 00000104
0 0 0 0 1 0 1 5
0 0 1 1 0 1 0 10
0 1 0 1 0 1 0 10
0 1 1 0 1 0 1 5
1 0 0 1 0 1 0 10
1 0 1 1 0 1 0 10
1 1 0 0 1 0 1 5
1 1 1 1 0 1 0 10

В соответствии с (6) получим полиномы (9) и (10):

Figure 00000105
=27x1+37x2+41х3+43,

Figure 00000099
=12x1+15x2+20x3+59.

Пример обнаружения однократной ошибки (звездочкой * обозначается функция, значение которой содержит ошибку) продемонстрируем в табл.6.

Таблица 6
Пример обнаружения однократной ошибки
Figure 00000106
Figure 00000107
Figure 00000108
Figure 00000109
R
Figure 00000110
Результат контроля
0 1 0 1 5
Figure 00000111
«верно»
0 0* 0 1 1
Figure 00000112
«ошибка»
0* 0 1 0 2
Figure 00000113
«ошибка»
0 1 0 0* 4
Figure 00000114
«ошибка»
1 0 0* 0 8
Figure 00000115
«ошибка»
1 0 1 0 10
Figure 00000116
«верно»
1* 1 0 1 13
Figure 00000117
«ошибка»
1 1* 1 0 14
Figure 00000118
«ошибка»
1 0 0* 0 8
Figure 00000119
«ошибка»
0 1 0 0* 4
Figure 00000114
«ошибка»
1 0 1 0 10
Figure 00000120
«верно»
1* 1 0 1 13
Figure 00000121
«ошибка»
1 1* 1 0 14
Figure 00000122
«ошибка»
1 0 0* 0 8
Figure 00000123
«ошибка»
0 1 0 0* 4
Figure 00000114
«ошибка»
0 1 0 1 5
Figure 00000111
«верно»
1 0 0* 0 8
Figure 00000124
«ошибка»
1 0 1 1* 11
Figure 00000125
«ошибка»
1* 1 0 1 13
Figure 00000126
«ошибка»
0 0* 0 1 1
Figure 00000127
«ошибка»

На чертежах представлено:

на фиг.1 изображен самопроверяемый специализированный вычислитель систем булевых функций;

на фиг.2 изображен многоместный пирамидальный сумматор;

на фиг.3 изображен график выигрыша в скорости функционирования заявленного устройства по сравнению с прототипом;

на фиг.4 изображен график зависимости выигрыша в скорости функционирования заявленного устройства по сравнению с прототипом от возрастания количества n булевых переменных.

Предлагаемое устройство содержит: шину 9 подачи значений n булевых переменных x1, x2, …, xn шину 10 подачи коэффициентов полиномов избыточной числовой нормальной формы, блоки памяти 1.1 и 1.2, блок памяти 2 хранения адресов информационных разрядов, шину адреса 11, многоместные сумматоры 3.1 и 3.2, многоканальные мультиплексоры 4.1 и 4.2, блок 5 вычисления остатка по модулю, элемент ИЛИ-НЕ 6, регистр памяти 7, элемент И 8, выходы 12.1, …, 12.d выдачи значений булевых функций

Figure 00000128
…,
Figure 00000129
соответственно, вход 13 шины подачи синхроимпульсов.

Шина 9 подачи значений n булевых переменных x1, x2, …, xn и шина 10 подачи коэффициентов полиномов избыточной числовой нормальной формы, являются входами блоков памяти 1.1 и 1.2, предназначенных для их хранения, выходы которых соединены со входами многоместных сумматоров 3.1 и 3.2, выходы которых соединены с информационными входами многоканальных мультиплексоров 4.1 и 4.2, выходы мультиплексора 4.1 подключены к (s+1)-му, (s+2)-му, …, (d+s}-му входам (старшие разряды слева) блока 5 вычисления остатка по модулю и информационным входам регистра памяти 7, выходы которого являются выходами устройства выдачи значений d булевых функций:

Figure 00000130
…,
Figure 00000131
, выходы мультиплексора 4.2 подключены к 1-му, 2-му, …, s-му входам блока 5 вычисления остатка по модулю, выходы которого подключены к входам элемента 6 ИЛИ-НЕ, выход которого подключен к первому входу элемента 8 И, второй вход которого соединен с входом 13 подачи синхроимпульсов устройства, а выход 8 подключен к синхровходу регистра памяти 7.

Многоместный сумматор как в случае прототипа, так и в случае предлагаемого устройства имеет наиболее типичную - пирамидальную структуру, представленную на фиг.2.

Предлагаемое устройство работает следующим образом. В исходном состоянии в блоки 1.1 и 1.2 памяти занесены по шине 10 коэффициенты: a1, a2, …, an+1;

Figure 00000132
полиномов избыточной числовой нормальной формы (9) и (10), соответственно полученных в результате преобразований (5), (6), регистр 7 памяти обнулен. В момент времени, соответствующий началу преобразования, на входы блоков 1.1 и 1.2 памяти из шины 9 поступают значения булевых переменных x1, x2,…, xn С выходов блоков 1.1 и 1.2 памяти на входы многоместных сумматоров 3.1 и 3.2 поступают произведения ai·(x1, x2, …, xn), где i=1, 2, …, n+1 и
Figure 00000133
·( x1, x2, …, xn), где i=1, 2, …, n+1. С выходов многоместных сумматоров 3.1 и 3.2 значения произведений поступают на информационные входы многоканальных мультиплексоров 4.1 и 4.2, предназначенных для выделения группы значений информационных разрядов, в зависимости от адресов, поступивших на их адресные входы с выходов блока 2 памяти адресов, к входу которого подсоединена шина 11 адреса. С выходов мультиплексора 4.1 на (s+1)-й,(s+2)-й,…,(d+s)-й входы (старшие разряды слева) блока 5 вычисления остатка по модулю и на информационные входы регистра памяти 7 поступает числовой результат вычисления полинома
Figure 00000134
, с выходов мультиплексора 4.2 на 1-й, 2-й, …, s-й входы (старшие разряды слева) блока 5 вычисления остатка по модулю поступает числовой результат вычисления полинома
Figure 00000135
. С выходов блока 5 вычисления остатка по модулю на входы элемента 6 ИЛИ-НЕ поступает результат вычисления
Figure 00000136
. На выходе элемента 6 ИЛИ-НЕ образуется сигнал «1» при выполнении равенства (11) (ошибки нет) и «0» в противном случае. Синхроимпульс с входа 13 устройства через элемент 8 И поступает на синхровход регистра 7 памяти при отсутствии ошибок вычислений в соответствии с (11). Таким образом, при отсутствии ошибок вычислений в регистр 7 памяти записывается численный результат вычисления полинома
Figure 00000100
, интерпретируемый как результат реализации системы БФ, соответствующий размещению от младшего разряда справа
Figure 00000137
к старшим разрядам слева
Figure 00000138
.

Предлагаемое устройство имеет глубину в 6 ступеней преобразования: 1-я ступень - блоки памяти 1.1 и 1.2, предназначенные для хранения коэффициентов полиномов

Figure 00000100
и
Figure 00000139
; 2-я ступень - многоместные сумматоры 3.1 и 3.2 и блок 2 памяти, предназначенный для хранения адресов информационных разрядов; 3-я ступень - многоканальные мультиплексоры 4.1 и 4.2, предназначенные для выделения информационных разрядов; 4-я ступень - блок 5 вычисления остатка по модулю; 5-я ступень - элемент 6 ИЛИ-НЕ; 6-я ступень - элемент 8 И и регистр 7 памяти. Прототип имеет такую же глубину: 1-я ступень - блок конъюнкций; 2-я ступень - блоки памяти; 3-я ступень - сумматоры; 4-я ступень - блок вычисления остатка по модулю; 5-я ступень - элемент ИЛИ-НЕ; 6-я ступень - элемент И, регистр памяти. Однако наиболее существенный вклад в длительность преобразования как предлагаемого устройства, так и прототипа вносит многоместный арифметический сумматор, длительность его функционирования определяется глубиной его функционирования, которая определяется формулой:

Figure 00000140

где t - количество входов сумматора. Учитывая то, что в устройстве-прототипе сумматор содержит 2n входов, а в предлагаемом устройстве - n+1 входов, то соответственно глубина схемы в первом случае составит: log2(2n) ступеней, а во втором: log2(n+1) ступеней. Таким образом, глубина сумматора, используемого в предлагаемом устройстве в

Figure 00000141

раз меньше по сравнению с прототипом (во столько же раз выше его быстродействие), где T∑прот - длительность функционирования многоместного сумматора прототипа, а Т∑заяв - длительность функционирования многоместного сумматора предлагаемого устройства. Например, для различных значений n значения выигрыша представлены в табл.7.

Таблица 7
Значения выигрыша по сравнению с сумматором прототипа
n 2 3 4 5 6 7 8 9 10 11
Kвыигр 1 1.5 1.4 1.667 2 2.333 2 2.25 2.5 2.75

В целом выигрыш в быстродействии предлагаемого устройства составит:

Figure 00000142

учитывая, что

Figure 00000143
формула (14) примет вид:

Figure 00000144

Более высокое быстродействие предлагаемого устройства выгодно отличает его от прототипа.

Оценка выигрыша в скорости функционирования заявленного устройства по сравнению с прототипом представлена на фиг.3, 4.

Таким образом, полученные результаты дают научный и инженерный инструментарий для реализации гарантировано достоверной обработки логической информации и обеспечивают необходимые условия для создания перспективных средств криптографической защиты информации.

Claims (1)

  1. Самопроверяемый специализированный вычислитель систем булевых функций, содержащий блоки памяти, предназначенные для хранения коэффициентов полиномов избыточной числовой нормальной формы, входы которых являются входами устройства, к которым подключена шина подачи n булевых переменных, выходы которых соединены со входами многоместных сумматоров, выходы которых соединены с информационными входами многоканальных мультиплексоров, выходы первого мультиплексора подключены к (s+1)-му, (s+2)-му,…, (d+s)-му входам (d - количество реализуемых булевых функций, составляющие информационные разряды разделенного AN-кода, s - количество избыточных булевых функций, соответствующих избыточным разрядам разделенного AN-кода) блока вычисления остатка по модулю и информационным входам регистра памяти, выходы которого являются выходами устройства выдачи значений d булевых функций, выходы второго мультиплексора подключены к 1-му, 2-му,…, s-му входам блока вычисления остатка по модулю, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого подключен к входу подачи синхроимпульсов устройства, а выход - подключен к синхровходу регистра памяти; отличающийся тем, что введены шина подачи коэффициентов полиномов избыточной числовой нормальной формы, подключенная к входам блоков памяти, многоканальные мультиплексоры выделения информационных разрядов реализуемых и избыточных булевых функций, блок памяти хранения адресов информационных разрядов, к входу которого подключена шина адреса, выходы которого подключены к адресным входам мультиплексоров.
RU2012120739A 2012-05-18 Самопроверяемый специализированный вычислитель систем булевых функций RU2485575C1 (ru)

Publications (1)

Publication Number Publication Date
RU2485575C1 true RU2485575C1 (ru) 2013-06-20

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2579991C1 (ru) * 2015-04-27 2016-04-10 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации Самопроверяемый специализированный вычислитель систем булевых функций
RU2586574C1 (ru) * 2015-06-26 2016-06-10 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации Полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок
RU2586575C1 (ru) * 2015-06-03 2016-06-10 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации Модулярный полиномиальный вычислитель систем булевых функций

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2579991C1 (ru) * 2015-04-27 2016-04-10 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации Самопроверяемый специализированный вычислитель систем булевых функций
RU2586575C1 (ru) * 2015-06-03 2016-06-10 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации Модулярный полиномиальный вычислитель систем булевых функций
RU2586574C1 (ru) * 2015-06-26 2016-06-10 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации Полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок

Similar Documents

Publication Publication Date Title
Barndorff-Nielsen et al. On the distribution of the number of admissible points in a vector random sample
Riordan Introduction to combinatorial analysis
McEliece Finite fields for computer scientists and engineers
US4639888A (en) Circuit arrangement for accelerated carry formation in an adder device
Ansari et al. High-performance architecture of elliptic curve scalar multiplication
Townsend et al. A comparison of Dadda and Wallace multiplier delays
Borodin et al. From duality to determinants for q-TASEP and ASEP
Phatak et al. Logistic map: A possible random-number generator
US20030097628A1 (en) Error detection on programmable logic resources
Yang et al. Separating latent classes by information criteria
Fu et al. Distribution theory of runs and patterns and its applications: a finite Markov chain imbedding approach
US7171535B2 (en) Serial operation pipeline, arithmetic device, arithmetic-logic circuit and operation method using the serial operation pipeline
US4901317A (en) Efficient maximum-likelihood decoder for the golay (24,12) code
US4168530A (en) Multiplication circuit using column compression
Steingrímsson et al. Permutation tableaux and permutation patterns
Alhazov et al. Trading polarizations for labels in P systems with active membranes
Kerov et al. The characters of the infinite symmetric group and probability properties of the Robinson–Schensted–Knuth algorithm
US5126965A (en) Conditional-sum carry structure compiler
US6609142B1 (en) Method of performing multiplication with accumulation in a Galois body
LEWIN Design of logic systems
US20040225705A1 (en) Method and device for performing operations involving multiplication of selectively partitioned binary inputs using booth encoding
US20120290819A1 (en) Dsp block with embedded floating point structures
Bu et al. A design methodology for fixed-size systolic arrays
US6199091B1 (en) Carry skip adder
JP2007215089A (ja) 復号装置及び復号方法