RU2465645C1 - Integrated circuit chip of radiofrequency identifier - Google Patents

Integrated circuit chip of radiofrequency identifier Download PDF

Info

Publication number
RU2465645C1
RU2465645C1 RU2011143958/08A RU2011143958A RU2465645C1 RU 2465645 C1 RU2465645 C1 RU 2465645C1 RU 2011143958/08 A RU2011143958/08 A RU 2011143958/08A RU 2011143958 A RU2011143958 A RU 2011143958A RU 2465645 C1 RU2465645 C1 RU 2465645C1
Authority
RU
Russia
Prior art keywords
transistors
drains
transistor
sources
channel
Prior art date
Application number
RU2011143958/08A
Other languages
Russian (ru)
Inventor
Владимир Николаевич Гуминов (RU)
Владимир Николаевич Гуминов
Сергей Николаевич Абрамов (RU)
Сергей Николаевич Абрамов
Original Assignee
Открытое акционерное общество "АНГСТРЕМ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "АНГСТРЕМ" filed Critical Открытое акционерное общество "АНГСТРЕМ"
Priority to RU2011143958/08A priority Critical patent/RU2465645C1/en
Application granted granted Critical
Publication of RU2465645C1 publication Critical patent/RU2465645C1/en

Links

Abstract

FIELD: physics.
SUBSTANCE: device has a contact pad (1) lead connected to control gates of floating-gate MOS transistors of memory elements (13), with sources of diode-connected n-channels of transistors (9 and 10), a p-channel MOS transistor (4), whose drain is connected to the drain of the diode-connected n-channel transistor (5), whose source is connected to the drain of the transistor (13), with the input of a modulator (20) and with the drain of the diode-connected n-channel transistor (6), whose source and the gate of transistor (4) is connected to the positive supply bus (+Ep) (19). The leads of contact pads (2 and 3) are connected to a resonance antenna circuit. Lead (2) is connected to drains of transistors (7), (9), (11) and the gate of transistor (8), and lead (3) is connected to drains of transistors (8), (10), (12) and the gate of transistor (7). Drains of transistors (11 and 12) are connected to the positive supply bus (+Ep) (19). Sources of transistors (13) are connected to drains of address n-channel MOS transistors (14), whose sources are connected to drains of address n-channel MOS transistors (15), whose sources and drains of transistors (7) and (8) are connected to the earth bus (⊥) (18). Gates of transistors (14) and (15) are connected to outputs of row (16) and column (17) decoders, respectively.
EFFECT: smaller size of the integrated circuit chip of a radiofrequency identifier, as well as possibility of writing an individual code in a block of read-only memory elements.
1 dwg

Description

Предлагаемое изобретение относится к полупроводниковой промышленности, в частности к интегральным микросхемам радиочастотных идентификационных устройств, и может быть использовано преимущественно для записи индивидуального кода микросхемы радиочастотного идентификатора путем занесения заряда на плавающий затвор элементов памяти постоянного запоминающего устройства (ПЗУ).The present invention relates to the semiconductor industry, in particular to integrated circuits of radio frequency identification devices, and can be used primarily for recording an individual code of a radio frequency identifier chip by loading a charge onto a floating gate of memory elements of a read-only memory (ROM).

В настоящее время устройства радиочастотной идентификации находят все большее применение, например, в сфере здравоохранения, страхования, транспортной сфере, в области торговли как платежные средства, так и средства идентификации товара и в других областях. Каждое радиочастотное идентификационное устройство должно нести уникальный информационный код. Поэтому основной проблемой при производстве микросхем радиочастотной идентификации является запись индивидуального кода в постоянное запоминающее устройство. Интегральные микросхемы радиочастотного идентификатора должны иметь минимальное количество элементов и внешних выводов, а также реализовывать возможность записи индивидуального кода не только групповым или индивидуальным способом, но и в собранном виде.Currently, RFID devices are increasingly used, for example, in the field of healthcare, insurance, transport, in the field of trade, both payment means and means of identifying goods and in other areas. Each RFID device must carry a unique information code. Therefore, the main problem in the production of RFID chips is the recording of an individual code in read-only memory. The integrated circuits of the radio frequency identifier must have a minimum number of elements and external outputs, as well as realize the ability to record an individual code not only in a group or individual way, but also in assembled form.

Известны многочисленные устройства радиочастотной идентификации [1] серий Н4002, Н4100, Н4200 фирмы ЕМ MICROELECTRONIC-MARIN SA [СН] и бесконтактная интегральная микросхема идентификатора [2] Т5557 фирмы ATMEL CORP [US], использующих лазерное пережигание плавких перемычек постоянного запоминающего устройства.Numerous radio frequency identification devices [1] of the H4002, H4100, H4200 series of EM MICROELECTRONIC-MARIN SA firm [SN] and the contactless integrated circuit ID identifier [2] T5557 of ATMEL CORP [US], using laser firing of fuses of a permanent memory device, are known.

Однако запись индивидуального кода путем лазерного пережигания плавких перемычек ПЗУ каждого кристалла идентификатора требует использования дорогостоящего оборудования и больших временных затрат, а также не реализует возможность записи индивидуального кода в собранном устройстве.However, the recording of an individual code by laser burning fusible jumpers of the ROM of each identifier chip requires the use of expensive equipment and time-consuming, and also does not realize the ability to record an individual code in the assembled device.

Известны также устройство бесконтактной идентификации [3] 4100D фирмы ОАО «НИИМЭ и завод Микрон» [RU] и интегральная микросхема индукционного преобразователя [4] КБ5004ХК2-4,5 фирмы ОАО «Ангстрем» [RU], в которых запись информации в ПЗУ производится путем электрического пережигания плавких перемычек.Also known are a non-contact identification device [3] 4100D of the company NIIME and Mikron Plant [RU] and an integrated circuit of an induction converter [4] KB5004XK2-4.5 of the company OJSC Angstrem [RU], in which information is written to ROM by electric burning of fusible jumpers.

Однако бесконтактные идентификационные устройства данного типа обладают рядом недостатков по отношению к заявленному изобретению:However, contactless identification devices of this type have several disadvantages in relation to the claimed invention:

- в цепи пережигания каждой плавкой перемычки используются два мощных адресных транзистора с шириной канала более 100 мкм;- two powerful addressable transistors with a channel width of more than 100 microns are used in the firing circuit of each fused jumper;

- в процессе программирования при пережигании через перемычку и, соответственно, через цепи микросхемы протекают большие токи (более 20 миллиампер), что требует применения мощных элементов и защиты от перегрузок;- during programming, when burning through the jumper and, accordingly, through the circuit of the microcircuit, large currents flow (more than 20 milliamps), which requires the use of powerful elements and protection against overloads;

- программирование индивидуального кода возможно только в процессе тестирования кристаллов на пластине.- programming of an individual code is possible only in the process of testing crystals on a plate.

Наиболее близким к заявленному изобретению является гибридная интегральная схема [5], состоящая из платы, ячеек памяти, расположенных на плате для хранения данных, контактной площадки, расположенной на плате и использующей напряжение первого типа для записи данных в ячейки памяти, внешний контактирующий терминал, подключенный к плате и использующий напряжение второго типа для чтения данных из ячеек памяти, и схемы электропитания, предназначенной для обеспечения ячеек памяти упомянутым напряжением первого или второго типа посредством (p-n-p транзистора, эмиттер которого подключен к шине питания с напряжением второго типа, коллектор которого подключен к шине питания с напряжением первого типа, база которого подключена к узлу резистивного делителя), p-канального МОП-транзистора, затвор которого подключен к шине питания с напряжением первого типа, исток которого через резистор подключен к шине питания с напряжением второго типа, затвор которого подключен к узлу резистивного делителя, находящегося между двумя внешними резисторами, предназначенными для деления напряжения.Closest to the claimed invention is a hybrid integrated circuit [5], consisting of a board, memory cells located on the board for storing data, a contact pad located on the board and using the first type of voltage to write data to memory cells, an external contact terminal connected to the board and using a voltage of the second type to read data from the memory cells, and a power supply circuit designed to provide the memory cells with said voltage of the first or second type by (p- np of a transistor whose emitter is connected to a power bus with a voltage of the second type, the collector of which is connected to a power bus with a voltage of the first type, the base of which is connected to a resistive divider node), a p-channel MOS transistor whose gate is connected to a power bus with a voltage of the first type, the source of which through a resistor is connected to a power bus with a voltage of the second type, the gate of which is connected to a resistive divider assembly located between two external resistors designed to divide the voltage.

Прототип работает следующим образом: в режиме записи внешнее напряжение с вывода через открытый p-n-p транзистор поступает на шину высоковольтного питания Vpp, при этом p-канальный МОП-транзистор (p-n-p транзистор) закрыт и низковольтное напряжение Vdd поступает в схему с внешнего вывода. В режиме чтения из ЭППЗУ, когда внешнее высокое напряжение на вывод не подается, p-n-p транзистор закрыт, а p-канальный МОП транзистор (p-n-p транзистор) открывается и передает внешнее напряжение Vdd на шину Vpp.The prototype works as follows: in recording mode, the external voltage from the output through the open p-n-p transistor is supplied to the high-voltage power supply bus Vpp, while the p-channel MOS transistor (p-n-p transistor) is closed and the low-voltage voltage Vdd enters the circuit from the external output. In the read mode from the EEPROM, when an external high voltage is not supplied to the output, the p-n-p transistor is closed, and the p-channel MOS transistor (p-n-p transistor) opens and transfers the external voltage Vdd to the Vpp bus.

К недостаткам этого устройства можно отнести следующие:The disadvantages of this device include the following:

- необходимость использования 2-х источников питания,- the need to use 2 power sources,

- необходимость использования сложной БиКМОП технологии,- the need to use sophisticated bi-CMOS technology,

- использование 2-х дополнительных внешних резисторов.- use of 2 additional external resistors.

Задача, на решение которой направлено заявленное изобретение, заключается в том, чтобы обеспечить запись индивидуального кода в блок ЭППЗУ радиочастотного идентификационного устройства с использованием минимального количества элементов и наименьшим количеством дополнительных выводов микросхемы.The problem to which the claimed invention is directed, is to ensure that the individual code is written to the EEPROM unit of the radio-frequency identification device using a minimum number of elements and the least number of additional microcircuit pins.

Технический результат заявленного изобретения заключается в значительном уменьшении размеров кристалла интегральной микросхемы радиочастотного идентификатора, а также возможности записи индивидуального кода в блок ЭППЗУ после того, когда микросхема собрана в радиочастотный идентификатор и к ней подключен антенный контур.The technical result of the claimed invention consists in a significant reduction in the crystal size of the integrated circuit of the radio frequency identifier, as well as the possibility of writing an individual code to the EEPROM unit after the microcircuit is assembled in the radio frequency identifier and the antenna circuit is connected to it.

Данный технический результат достигается тем, что интегральная микросхема радиочастотного идентификатора, выполненная на подложке из полупроводникового материала, состоящая из контактных площадок (2, 3), которые предназначены для подключения к резонансному антенному контуру, к упомянутой контактной площадке (2) подключены стоки n-канальных МОП-транзисторов (7), (9), (11) и затвор n-канального МОП-транзистора (8), к упомянутой контактной площадке (3) подключены стоки n-канальных МОП-транзисторов (8), (10), (12) и затвор n-канального МОП-транзистора (7), истоки упомянутых n-канальных МОП- транзисторов (7, 8) подключены к шине земли (⊥) (18), истоки диодно-включенных МОП-транзисторов (11, 12) подключены к шине положительного питания (+Еп) (19), а истоки диодно-включенных n-канальных транзисторов (9 и 10) подключены к контактной площадке (1), МОП-транзисторы с плавающим затвором запоминающих элементов (13), стоки которых подключены к входу модулятора (20), истоки которых подключены к стокам адресных n-канальных МОП-транзисторов (14), затворы которых подключены к входам дешифраторов строк (16), а истоки подключены стоками адресных n-канальных МОП-транзисторов (15), затворы которых подключены к входам дешифраторов столбцов (16), а истоки подключены к шине земли (⊥) (18), согласно изобретению с целью записи индивидуального кода интегральной микросхемы радиочастотного идентификатора к контактной площадке (1) подключены управляющие затворы упомянутых МОП-транзисторов с плавающим затвором запоминающих элементов (13) и исток p-канального МОП- транзистора (4), затвор которого подключен к шине питания (+Еп) (19), а сток подключен к стоку диодно-смещенного n-канального транзистора (5), исток которого подключен к стоку упомянутого МОП-транзистора с плавающим затвором запоминающего элемента (13), к входу модулятора (20) и к стоку диодно-включенного n-канального транзистора (6), исток которого подключен к шине положительного питания (+Еп) (19).This technical result is achieved by the fact that the integrated circuit of the radio frequency identifier, made on a substrate of semiconductor material, consisting of contact pads (2, 3), which are designed to be connected to a resonant antenna circuit, n-channel drains are connected to said contact pad (2) MOS transistors (7), (9), (11) and the gate of the n-channel MOS transistor (8), the drains of n-channel MOS transistors (8), (10), ( 12) and the gate of the n-channel MOS transistor (7), source Ki of the mentioned n-channel MOS transistors (7, 8) are connected to the ground bus (⊥) (18), the sources of diode-connected MOS transistors (11, 12) are connected to the positive power bus (+ Еп) (19), and the sources of diode-enabled n-channel transistors (9 and 10) are connected to the contact area (1), MOS transistors with a floating gate of the storage elements (13), the drains of which are connected to the input of the modulator (20), the sources of which are connected to the drains of the address n -MOS transistors (14), the gates of which are connected to the inputs of line decoders (16), and the sources are connected to the drain addressable n-channel MOS transistors (15), the gates of which are connected to the inputs of the column decoders (16), and the sources are connected to the ground bus (⊥) (18), according to the invention with the aim of recording an individual code of the integrated circuit of the radio frequency identifier to the contact area (1) the control gates of the MOS transistors with a floating gate of the storage elements (13) and the source of the p-channel MOS transistor (4) are connected, the gate of which is connected to the power bus (+ Еп) (19), and the drain is connected to the drain diode -shifted n-channel trans a source (5), the source of which is connected to the drain of the MOS transistor with a floating gate of the storage element (13), to the input of the modulator (20) and to the drain of the diode-switched n-channel transistor (6), the source of which is connected to the positive power bus (+ En) (19).

Таким образом, для реализации возможности записи индивидуального кода в ЭППЗУ интегральной микросхемы радиочастотного идентификатора требуется ввести в схему три дополнительных транзистора (4, 5, 6) и дополнительный вывод (1), при этом существенно уменьшаются геометрические размеры элементов ПЗУ из-за уменьшения токов записи.Thus, to realize the possibility of recording an individual code in the EEPROM of an integrated circuit of a radio-frequency identifier, it is necessary to introduce three additional transistors (4, 5, 6) and an additional output (1) into the circuit, while the geometric dimensions of the ROM elements are significantly reduced due to a decrease in recording currents .

Предлагаемое изобретение поясняется фиг.1, где изображена принципиальная схема устройства программирования информации для интегральной микросхемы радиочастотного идентификатора.The invention is illustrated in figure 1, which shows a schematic diagram of a device for programming information for an integrated circuit radio frequency identifier.

Заявляемое устройство состоит из контактной площадки (1), связанной с управляющими затворами МОП-транзисторов с плавающим затвором запоминающих элементов (13), с истоком p-канального МОП транзистора (4), с истоками диодно-включенных n-канальных транзисторов (9 и 10), сток p-канального МОП-транзистора (4) связан со стоком диодно-включенного n-канального транзистора (5), исток которого связан со стоком МОП-транзистора с плавающим затвором запоминающего элемента (13), со входом модулятора (20) и со стоком диодно-включенного n-канального транзистора (6), исток которого подключен к шине положительного питания (+Еп) (19). Затвор p-канального МОП-транзистора (4) подключен к шине положительного питания (19). Выводы контактных площадок (2 и 3) подключены к резонансному антенному контуру. Вывод (2) связан со стоками n-канальных МОП-транзисторов (7), (9), (11) и затвором транзистора (8), вывод (3) связан со стоками n-канальных МОП-транзисторов (8), (10), (12) и затвором транзистора (7). Стоки транзисторов (7) и (8) подключены к шине земли (⊥) (18), стоки диодно-включенных МОП-транзисторов (11 и 12) подключены к шине положительного питания (+Еп) (19). Истоки МОП-транзисторов с плавающим затвором запоминающих элементов (13) связаны со стоками адресных n-канальных МОП-транзисторов (14), истоки которых связаны со стоками адресных n-канальных МОП-транзисторов (15). Истоки транзисторов (15) подключены к шине земли (⊥) (18). Затворы транзисторов (14) и(15) подключены к выходам дешифраторов строк (16) и столбцов (17) соответственно.The inventive device consists of a contact pad (1) associated with the control gates of the MOS transistors with a floating gate of the storage elements (13), with the source of the p-channel MOS transistor (4), with the sources of the diode-connected n-channel transistors (9 and 10 ), the drain of the p-channel MOS transistor (4) is connected to the drain of the diode-switched n-channel transistor (5), the source of which is connected to the drain of the MOS transistor with a floating gate of the storage element (13), with the input of the modulator (20) and with a drain of a diode-switched n-channel transistor (6), a bus which is connected to the positive supply (+ E) (19). The gate of the p-channel MOS transistor (4) is connected to the positive power bus (19). The findings of the contact pads (2 and 3) are connected to the resonant antenna circuit. The output (2) is connected to the drains of the n-channel MOS transistors (7), (9), (11) and the gate of the transistor (8), the output (3) is connected to the drains of the n-channel MOS transistors (8), (10 ), (12) and the gate of the transistor (7). The drains of transistors (7) and (8) are connected to the ground bus (⊥) (18), the drains of the diode-switched MOS transistors (11 and 12) are connected to the positive power bus (+ Еп) (19). The sources of MOS transistors with a floating gate of the storage elements (13) are connected to the drains of address n-channel MOS transistors (14), the sources of which are connected to the drains of address n-channel MOS transistors (15). The sources of transistors (15) are connected to the ground bus (⊥) (18). The gates of the transistors (14) and (15) are connected to the outputs of the row decoders (16) and columns (17), respectively.

Устройство работает следующим образом.The device operates as follows.

В режиме чтения информации по радиоканалу, когда вывод (1) отключен, а на выводы (2 и 3) поступает синусоидальный сигнал из антенного контура, на шине положительного питания (19) и на управляющих затворах запоминающих элементов (13) через диодно-включенные транзисторы (9, 10, 11, 12) поступают одинаковые уровни напряжения, благодаря чему p-канальный МОП транзистор (4) запирается и стоки запоминающих элементов (13) отключаются от всех элементов, кроме входа модулятора. В зависимости от уровня порогового напряжения запоминающего элемента (13) на входе модулятора по определенному адресу (выводы 16 и 17) формируется логический уровень «нуля» или «единицы», который после преобразования передается модулятором в антенный контур.In the mode of reading information on the radio channel, when the output (1) is disconnected, and the outputs (2 and 3) receive a sinusoidal signal from the antenna circuit, on the positive supply bus (19) and on the control gates of the storage elements (13) through diode-switched transistors (9, 10, 11, 12) the same voltage levels arrive, so that the p-channel MOS transistor (4) is locked and the drains of the storage elements (13) are disconnected from all elements except the modulator input. Depending on the threshold voltage level of the storage element (13), a logic level of “zero” or “unity” is formed at the modulator input at a specific address (pins 16 and 17), which, after conversion, is transmitted by the modulator to the antenna circuit.

В режиме программирования при подаче на вывод (1) положительного напряжения относительно шины земли (18) при отсутствии тока в антенном контуре микросхема автоматически переходит в режим программирования, т.к. напряжение питания (19) всегда ниже напряжения, подаваемого на вывод (1), за счет падения напряжения на диодно-смещенных транзисторах (5) и (6), и p-канальный транзистор (4) открывается. Напряжение с вывода (1) поступает на управляющие затворы запоминающих МОП-транзисторов с плавающим затвором (13), и через открытые p-канальный транзистор (4) и диодно-смещенный n-канальный транзистор (5) на стоки запоминающих транзисторов (13) и далее через диодно-смещенный n-канальный транзистор (6) на шину питания (19). Если по данному адресу, определяемому состоянием дешифраторов строк (16) и столбцов (17), транзисторы 14 и 15 открываются, то через канал транзистора (13) протекает ток. Если напряжение на выводе (1) составляет от 12 до 14 вольт, то при протекании тока через канал транзистора (13) происходит захват «горячих» электронов на плавающий затвор, пороговое напряжение n-канального транзистора (13) увеличивается с +0,5 вольт до 4÷5 вольт и запоминающий элемент переходит в состояние логической единицы. Если же напряжение, подаваемое на вывод (1), составляет от 4 до 6 вольт, протекание тока через канал транзистора (13) не обеспечивает формирование и захват «горячих» электронов и запоминающий элемент остается в исходном состоянии логического нуля.In programming mode, when a positive voltage is applied to terminal (1) with respect to the ground bus (18), in the absence of current in the antenna circuit, the microcircuit automatically switches to programming mode, because the supply voltage (19) is always lower than the voltage supplied to the output (1) due to the voltage drop across the diode-biased transistors (5) and (6), and the p-channel transistor (4) opens. The voltage from the output (1) is supplied to the control gates of the memory MOSFETs with a floating gate (13), and through the open p-channel transistor (4) and the diode-biased n-channel transistor (5) to the drains of the memory transistors (13) and then through a diode-biased n-channel transistor (6) to the power bus (19). If at this address, determined by the state of the row decoders (16) and columns (17), the transistors 14 and 15 open, then a current flows through the channel of the transistor (13). If the voltage at terminal (1) is from 12 to 14 volts, then when current flows through the channel of the transistor (13), “hot” electrons are captured by the floating gate, the threshold voltage of the n-channel transistor (13) increases from +0.5 volts up to 4 ÷ 5 volts and the storage element goes into the state of a logical unit. If the voltage supplied to terminal (1) is from 4 to 6 volts, the current flowing through the channel of the transistor (13) does not provide the formation and capture of "hot" electrons and the storage element remains in the initial state of logical zero.

Источники информацииInformation sources

1. Информационный биллютень №Rev. В, 10/09 фирмы ЕМ MICROELECTRONIC-MARIN SA [СН] для изделий серии ЕМ4200.1. Information bill No. Rev. B, 10/09 from EM MICROELECTRONIC-MARIN SA [СН] for products of the EM4200 series.

2. Описание №4517J1-RFID-03/06 фирмы ATMEL CORP [US] на изделие №Т5557 «Мультифункциональная 330-битная бесконтактная интегральная микросхема идентификатора с функциями чтения и записи».2. Description No. 4517J1-RFID-03/06 of the ATMEL CORP [US] company for the product No. Т5557 "Multifunctional 330-bit contactless integrated integrated circuit ID with read and write functions."

3. Описание №557 фирмы ОАО «НИИМЭ и Микрон» [RU] на изделие №4100D «Интегральная микросхема RFID метки», май 2010 г.3. Description No. 557 of the company NIIIME and Mikron OJSC [RU] for product No. 4100D Integrated Circuit RFID Tags, May 2010

4. Индукционный преобразователь КБ5004ХК2-4,5, свидетельство о регистрации топологии №2011630007 зарегистрировано в реестре топологий интегральных микросхем 11.01.2011 г. Авт. Гуминов В.Н., Абрамов С.Н., Тюрина О.Н.4. Induction converter KB5004XK2-4.5, certificate of registration of topology No. 20111630007 registered in the register of topologies of integrated circuits 01/11/2011 Auth. Guminov V.N., Abramov S.N., Tyurina O.N.

5. Hibrid integrated circuit device (Патент Японии № JP 10069792, дата публикации 10.03.1998 г., МПК G11C 7/00, Авт. NUMAZAKI KOJI [JP]; KOYASU TAKAHISA [JP]; BAN HIROYUKI [JP], также опубликован как патент США № US 5889722 от 30.03.1999 г.).5. Hibrid integrated circuit device (Japanese Patent No. JP 10069792, publication date 03/10/1998, IPC G11C 7/00, Auth. NUMAZAKI KOJI [JP]; KOYASU TAKAHISA [JP]; BAN HIROYUKI [JP], also published as US patent No. US 5889722 dated March 30, 1999).

Claims (1)

Интегральная микросхема радиочастотного идентификатора, выполненная на подложке из полупроводникового материала, состоящая из контактных площадок (2, 3), которые предназначены для подключения к резонансному антенному контуру, к упомянутой контактной площадке (2) подключены стоки n-канальных МОП-транзисторов (7), (9), (11) и затвор n-канального МОП-транзистора (8), к упомянутой контактной площадке (3) подключены стоки n-канальных МОП-транзисторов (8), (10), (12) и затвор n-канального МОП-транзистора (7), истоки упомянутых n-канальных МОП-транзисторов (7, 8) подключены к шине земли (⊥) (18), истоки диодно-включенных МОП-транзисторов (11, 12) подключены к шине положительного питания (+Еп) (19), а истоки диодно-включенных n-канальных транзисторов (9, 10) подключены к контактной площадке (1), МОП-транзисторы с плавающим затвором запоминающих элементов (13), стоки которых подключены к входу модулятора (20), истоки которых подключены к стокам адресных n-канальных МОП-транзисторов (14), затворы которых подключены к входам дешифраторов строк (16), а истоки подключены стоками адресных n-канальных МОП-транзисторов (15), затворы которых подключены к входам дешифраторов столбцов (17), а истоки подключены к шине земли (⊥) (18), отличающаяся тем, что, с целью записи индивидуального кода интегральной микросхемы радиочастотного идентификатора, к контактной площадке (1) подключены управляющие затворы МОП-транзисторов с плавающим затвором запоминающих элементов (13), исток р-канального МОП транзистора (4), затвор которого подключен к шине положительного питания (+Еп) (19), а сток подключен к стоку диодно-смещенного n-канального транзистора (5), исток которого подключен к стокам упомянутых МОП-транзисторов с плавающим затвором запоминающего элемента (13), к входу модулятора (20) и к стоку диодно-включенного n-канального транзистора (6), исток которого подключен к шине положительного питания (+Еп) (19). An integrated circuit of a radio frequency identifier made on a substrate of semiconductor material, consisting of contact pads (2, 3), which are designed to be connected to a resonant antenna circuit, the drains of n-channel MOS transistors are connected to said contact pad (2), (7) (9), (11) and the gate of the n-channel MOS transistor (8), the drains of the n-channel MOS transistors (8), (10), (12) and the gate of the n-channel MOS transistor are connected to the aforementioned pad (3) MOSFETs (7), the sources of the mentioned n-channel MOSFETs (7, 8) under are connected to the ground bus (⊥) (18), the sources of the diode-switched MOS transistors (11, 12) are connected to the positive supply bus (+ Еп) (19), and the sources of the diode-switched n-channel transistors (9, 10) connected to the contact pad (1), MOS transistors with a floating gate of the storage elements (13), the drains of which are connected to the input of the modulator (20), the sources of which are connected to the drains of the address n-channel MOS transistors (14), the gates of which are connected to inputs of line decoders (16), and the sources are connected by drains of address n-channel MOS transistors (15), gates which are connected to the inputs of the column decoders (17), and the sources are connected to the ground bus (⊥) (18), characterized in that, in order to record an individual code of the integrated circuit of the radio frequency identifier, the control gates of the MOS transistors are connected with a floating gate of the storage elements (13), the source of the p-channel MOS transistor (4), the gate of which is connected to the positive supply bus (+ Еп) (19), and the drain is connected to the drain of the diode-biased n-channel transistor (5), the source of which is connected to the drains wrinkled MOSFETs with a floating gate of the storage element (13), to the input of the modulator (20) and to the drain of the diode-switched n-channel transistor (6), the source of which is connected to the positive supply bus (+ Еп) (19).
RU2011143958/08A 2011-11-01 2011-11-01 Integrated circuit chip of radiofrequency identifier RU2465645C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2011143958/08A RU2465645C1 (en) 2011-11-01 2011-11-01 Integrated circuit chip of radiofrequency identifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2011143958/08A RU2465645C1 (en) 2011-11-01 2011-11-01 Integrated circuit chip of radiofrequency identifier

Publications (1)

Publication Number Publication Date
RU2465645C1 true RU2465645C1 (en) 2012-10-27

Family

ID=47147602

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011143958/08A RU2465645C1 (en) 2011-11-01 2011-11-01 Integrated circuit chip of radiofrequency identifier

Country Status (1)

Country Link
RU (1) RU2465645C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2525753C1 (en) * 2013-10-10 2014-08-20 Игорь Давидович Долгий Radio frequency safe "or" logical element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2123236C1 (en) * 1993-07-01 1998-12-10 Моторола, Инк. High-frequency signal receiver
RU2378746C1 (en) * 2006-01-19 2010-01-10 Мурата Мэньюфэкчуринг Ко., Лтд. Wireless device on integrated circuit and component of wireless device on integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2123236C1 (en) * 1993-07-01 1998-12-10 Моторола, Инк. High-frequency signal receiver
RU2378746C1 (en) * 2006-01-19 2010-01-10 Мурата Мэньюфэкчуринг Ко., Лтд. Wireless device on integrated circuit and component of wireless device on integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2525753C1 (en) * 2013-10-10 2014-08-20 Игорь Давидович Долгий Radio frequency safe "or" logical element

Similar Documents

Publication Publication Date Title
US7679957B2 (en) Redundant non-volatile memory cell
CN1993770B (en) Fuse programming circuit and memory bit location, and integrated circuit composed of the same and operation method thereof
US7349281B2 (en) Anti-fuse memory circuit
Cha et al. A 32-KB standard CMOS antifuse one-time programmable ROM embedded in a 16-bit microcontroller
US8199552B2 (en) Unit cell of nonvolatile memory device and nonvolatile memory device having the same
KR101847541B1 (en) Cell structure of semiconductor memory device and method of driving the same
US20080186789A1 (en) Electric fuse circuit available as one time programable memory
US20090189226A1 (en) Electrical fuse circuit
US5283759A (en) One-time-programmable EEPROM cell
US8432717B2 (en) One-time programmable cell circuit, semiconductor integrated circuit including the same, and data judging method thereof
Phan et al. A 2-Kb One-Time Programmable Memory for UHF Passive RFID Tag IC in a Standard 0.18/spl mu/m CMOS Process
CN104078080A (en) Unit cell of nonvolatile memory device and nonvolatile memory device with the same
US6798272B2 (en) Shift register for sequential fuse latch operation
US7512028B2 (en) Integrated circuit feature definition using one-time-programmable (OTP) memory
US7289358B2 (en) MTP NVM elements by-passed for programming
RU2465645C1 (en) Integrated circuit chip of radiofrequency identifier
Shen et al. A high-density logic CMOS process compatible non-volatile memory for sub-28nm technologies
Kim et al. Design and measurement of a 1-kBit eFuse one-time programmable memory IP based on a BCD process
US6353336B1 (en) Electrical ID method for output driver
US7667521B2 (en) Voltage switch circuit of semiconductor device
CN100505102C (en) Fuse trimming circuit and method of operation
KR20060044684A (en) Non-volatile memory circuit and semiconductor device
US7626845B2 (en) Voltage programming switch for one-time-programmable (OTP) memories
CN100541669C (en) Burning detection method and circuit thereof
TWI783450B (en) Memory cell, memory device and related identification tag

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20131102

NF4A Reinstatement of patent

Effective date: 20160620

PD4A Correction of name of patent owner
MM4A The patent is invalid due to non-payment of fees

Effective date: 20181102