RU2365963C2 - Device for automatic control of loading during program endurance tests of mechanical structures - Google Patents

Device for automatic control of loading during program endurance tests of mechanical structures Download PDF

Info

Publication number
RU2365963C2
RU2365963C2 RU2007126386/09A RU2007126386A RU2365963C2 RU 2365963 C2 RU2365963 C2 RU 2365963C2 RU 2007126386/09 A RU2007126386/09 A RU 2007126386/09A RU 2007126386 A RU2007126386 A RU 2007126386A RU 2365963 C2 RU2365963 C2 RU 2365963C2
Authority
RU
Russia
Prior art keywords
control program
signal
program signal
inputs
differences
Prior art date
Application number
RU2007126386/09A
Other languages
Russian (ru)
Other versions
RU2007126386A (en
Inventor
Андрей Яковлевич Стерлин (RU)
Андрей Яковлевич Стерлин
Алла Анатольевна Галактионова (RU)
Алла Анатольевна Галактионова
Original Assignee
Федеральное государственное унитарное предприятие "Центральный аэрогидродинамический институт имени профессора Н.Е. Жуковского" (ФГУП "ЦАГИ")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное предприятие "Центральный аэрогидродинамический институт имени профессора Н.Е. Жуковского" (ФГУП "ЦАГИ") filed Critical Федеральное государственное унитарное предприятие "Центральный аэрогидродинамический институт имени профессора Н.Е. Жуковского" (ФГУП "ЦАГИ")
Priority to RU2007126386/09A priority Critical patent/RU2365963C2/en
Publication of RU2007126386A publication Critical patent/RU2007126386A/en
Application granted granted Critical
Publication of RU2365963C2 publication Critical patent/RU2365963C2/en

Links

Images

Landscapes

  • Electrophonic Musical Instruments (AREA)
  • Complex Calculations (AREA)

Abstract

FIELD: mechanical engineering.
SUBSTANCE: invention refers to the field of automatic control systems for testing machines and benches for endurance tests of mechanical structures. To solve defined task for each subgroup of local extrema (maxima and minima) including homonymous extrema of the same value, own accumulators of differences are used which provide correction of extrema for program control signal for each subgroup. Differences for each subgroup are accumulated until difference between feedback signal extremum and corresponding program signal extremum becomes equal to zero. To calculate true corrections correcting control signal extrema, the device has additionally included elements determining moments for calculating mentioned corrections and regulating order of information transmission between separate units of device. Such elements include service signals delays, service signal pulse width shapers, switches, registers containing updated from section to section of program information about extremum numbers and their ordinates, and memories successively storing after interpolation all intermediate points about currently generated program sections. To maintain constancy of average load rate, the device uses summing unit computing program section span, registers for temporary storing of this information and dividers dividing reference frequency depending on program section span value in such a way that constant average speed of each program section generation is provided independently from its span value change.
EFFECT: improvement of accuracy of loading for tested structures in the points of local extrema of testing program resulting in improvement of accuracy of products life time determination, as well as maintaining constant average loading rate for tested structures.
4 dwg

Description

Изобретение относится к системам автоматического управления испытательными машинами и экспериментальными стендами для прочностных усталостных испытаний механических конструкций, в частности авиационных. Анализ эксплуатационных разрушений и нагруженности конструкций позволяет выделить группы машин, их деталей и элементов, для которых разрабатываются определенные виды программ нагружения (Воробьев А.З., Картамышев А.И., Райхер В.Л., Свирский Ю.А. «Типизированные программы нагружения. Комплексное обеспечение ресурса авиационных конструкций» Сб. докладов научно-технической конференции, кн. 5, ЦАГИ, 1984; «Схематизация процессов нагружения» ГОСТ 2307-78 Государственный комитет по стандартам М. 1978).The invention relates to automatic control systems for testing machines and experimental stands for fatigue strength tests of mechanical structures, in particular aircraft. Analysis of operational damage and structural loading allows us to identify groups of machines, their parts and elements for which certain types of loading programs are developed (Vorobyov A.Z., Kartamyshev A.I., Reicher V.L., Svirsky Yu.A. “Typified programs Integrated maintenance of the resource of aircraft structures "Collection of reports of a scientific and technical conference, book 5, TsAGI, 1984;" Schematization of loading processes "GOST 2307-78 State Committee for Standards M. 1978).

В простейшем случае это циклические или многоступенчатые циклические программы, в более сложном - типизированные или псевдослучайные, содержащие большое количество локальных максимумов и минимумов. Локальные максимумы и минимумы по своим уровням относятся к нескольким подгруппам (например 40), имеющим детерминированные значения. Чередование экстремумов носит случайный характер.In the simplest case, these are cyclic or multistage cyclic programs, in the more complex case, typed or pseudorandom programs containing a large number of local maxima and minima. Local maxima and minima in their levels belong to several subgroups (for example, 40) that have deterministic values. The alternation of extremes is random.

Подобные программы изменения усилий, нагружающих конструкцию, разрабатывались в США, Германии, Англии, например, TWIST, FALSTAFF. В России (в ЦАГИ) разработаны аналогичные программы ПУСК и ПРИМА.Similar programs for changing the forces loading the structure were developed in the USA, Germany, England, for example, TWIST, FALSTAFF. In Russia (at TsAGI) similar programs have been launched PUSK and PRIMA.

Важным вопросом применения этих программ является точность их задания, а также точность отслеживания средствами автоматического управления экспериментом. Основным требованием с точки зрения накопления усталостных повреждений является точность воспроизведения локальных экстремумов нагрузки, воздействующей на конструкцию.An important issue in the application of these programs is the accuracy of their assignment, as well as the accuracy of tracking by means of automatic control of the experiment. The main requirement from the point of view of the accumulation of fatigue damage is the accuracy of reproducing local extremes of the load affecting the structure.

Известны системы автоматического управления циклическими испытаниями (см. Литвак В.И. «Автоматизация усталостных испытаний натурных конструкций», М. Машиностроение, 1972, стр.102-120). Система автоматического управления в известном аналоге построена по традиционному принципу и содержит следящий гидравлический сервопривод, создающий нагружающее воздействие на испытуемую механическую конструкцию. На вход этого следящего гидропривода подается управляющий циклический сигнал от программно-задающего устройства, построенного на базе генератора гармонических функций.Known systems for automatic control of cyclic tests (see Litvak V.I. “Automation of fatigue tests of full-scale structures”, M. Mechanical Engineering, 1972, pp. 102-120). The automatic control system in the well-known analogue is built according to the traditional principle and contains a servo hydraulic servo drive, which creates a loading effect on the tested mechanical structure. The input of this servo hydraulic drive is supplied with a cyclic control signal from a program-setting device based on a generator of harmonic functions.

Следящий гидропривод сравнивает управляющий сигнал с сигналом обратной связи и формирует воздействие на исполнительный орган (гидроцилиндр), который создает силовое воздействие на объект испытаний.The servo hydraulic drive compares the control signal with the feedback signal and generates an effect on the actuator (hydraulic cylinder), which creates a force effect on the test object.

Недостатком известных систем является зависимость точности воспроизведения нагружающих воздействий от динамических характеристик следящего привода и объектов испытаний и неинвариантность точности работы этих систем к изменению динамических характеристик объекта и привода в процессе испытаний. Погрешность нагружения в точках экстремумов изменяется от 2% до 10%, что приводит к большим погрешностям при определении ресурса конструкций по кривым выносливости:A disadvantage of the known systems is the dependence of the accuracy of the reproduction of loading effects on the dynamic characteristics of the servo drive and test objects and the non-invariance of the accuracy of these systems to a change in the dynamic characteristics of the object and drive during the test. The loading error at the points of extrema varies from 2% to 10%, which leads to large errors in determining the resource of structures from endurance curves:

Figure 00000001
Figure 00000001

где σ - величина механических напряжений в конструкции в экстремальных точках изменяющегося нагружающего усилия;where σ is the magnitude of the mechanical stresses in the structure at the extreme points of the changing loading force;

m - показатель степени, изменяющийся в пределах от 4 до 10;m - exponent, varying from 4 to 10;

K - число циклов нагружения с амплитудой σ до появления трещины.K is the number of loading cycles with amplitude σ before a crack appears.

Наиболее близким к предлагаемому техническому решению является «Устройство для управления циклическим нагружением при прочностных испытаниях» Гуков Б.Ф., Еремеев Ю.М., Свирский Ю.А., Стерлин А.Я. (а.с. №943758 (СССР) опубликовано 15.07.1982, Бюл. №26, М.кл. G06G 7/26).Closest to the proposed technical solution is "Device for controlling cyclic loading during strength tests" Gukov B.F., Eremeev Yu.M., Svirsky Yu.A., Sterlin A.Ya. (A.S. No. 943758 (USSR) published July 15, 1982, Bull. No. 26, M. Cl. G06G 7/26).

Достоинством прототипа по отношению к аналогам является коррекция величин экстремумов генерируемой циклической функции, таким образом, что экстремумы управляющего сигнала, поступающего на вход следящего привода, изменяются на величину, равную разности между фактическим сигналом, измеряемым датчиком обратной связи (датчиком нагрузки) и сигналом с выхода программо-задающего устройства, который будем считать эталонным. Измеренные разности в максимумах и минимумах в каждом цикле функции суммируются в двух накопителях (один для максимумов, другой для минимумов), а затем от цикла к циклу прибавляются к соответствующим экстремумам эталонного программного сигнала до тех пор, пока разность между экстремумом эталонного сигнала и экстремумом сигнала обратной связи не станет равной нулю (до точности работы устройства, вычисляющего указанную разность).The advantage of the prototype in relation to analogues is the correction of the extrema of the generated cyclic function, so that the extrema of the control signal supplied to the input of the follower drive change by an amount equal to the difference between the actual signal measured by the feedback sensor (load sensor) and the output signal software-setting device, which we will consider the reference. The measured differences in the maxima and minima in each cycle of the function are summed up in two drives (one for the maxima, the other for the minima), and then from cycle to cycle they are added to the corresponding extrema of the reference program signal until the difference between the extremum of the reference signal and the extremum of the signal feedback will not be equal to zero (to the accuracy of the device that calculates the specified difference).

Устройство, принятое за прототип, содержит блок задания ступеней нагрузки (программный задатчик), датчик обратной связи (датчик нагрузки), экстрематор, две параллельные цепи для коррекции максимумов и минимумов, каждая из которых состоит из блока сравнения (компаратора), накопителя и сумматора. Выходы сумматоров каждой цепи соединены с входами интерполятора, выход которого связан с входом следящего исполнительного привода (следящего исполнительного блока).The device adopted for the prototype contains a block for setting the load stages (software setter), a feedback sensor (load sensor), an extremator, two parallel circuits for correcting highs and lows, each of which consists of a comparison unit (comparator), a drive, and an adder. The outputs of the adders of each circuit are connected to the inputs of the interpolator, the output of which is connected to the input of the servo actuator (servo actuator).

Недостатком известного устройства является то, что оно непригодно для коррекции локальных экстремумов при реализации типизированных и псевдослучайных программ нагружения, т.к. в прототипе используются только два накопителя - один для коррекции максимума, а другой минимума, которые на каждой ступени программы постоянны, что ограничивает применение прототипа только для циклических функций нагружения с постоянной амплитудой. Кроме того, при изменении величины экстремумов изменяется средняя скорость генерируемого участка программы, что искажает оптимальную скорость, заданную программой.A disadvantage of the known device is that it is unsuitable for correcting local extremes in the implementation of typed and pseudo-random loading programs, because only two drives are used in the prototype — one for correcting the maximum and the other of the minimum, which are constant at each stage of the program, which limits the use of the prototype only for cyclic loading functions with a constant amplitude. In addition, when the magnitude of the extrema changes, the average speed of the generated program section changes, which distorts the optimal speed specified by the program.

Задачей настоящего изобретения является устранение выше перечисленных недостатков, а именно обеспечение возможности корректировать экстремумы, не только циклических программ нагружения, но и экстремумы типизированных и псевдослучайных программ, задавая при этом постоянную (оптимальную) среднюю скорость нагружения на каждом участке программы испытаний.The objective of the present invention is to eliminate the above disadvantages, namely, providing the ability to adjust the extrema, not only of cyclic loading programs, but also the extrema of typed and pseudo-random programs, while setting a constant (optimal) average loading speed in each section of the test program.

Технический результат предлагаемого изобретения состоит в снижении погрешности в локальных экстремумах нагрузки, воздействующей на конструкцию до 0,1% и сокращении времени реализации программ испытаний за счет обеспечения оптимальной скорости нагружения.The technical result of the invention consists in reducing the error at local extremes of the load acting on the structure to 0.1% and reducing the time for implementing test programs by ensuring the optimal loading speed.

Решение поставленной задачи и технический результат в предлагаемом изобретении достигаются тем, что принципиально изменены составы и схемные решения программного задатчика и интерполятора. Введены дополнительные элементы, обеспечивающие накопление и хранение корректирующих разностей для всех подгрупп локальных экстремумов, а также постоянство средней скорости нагружения на любых участках программы. При этом устройство содержит программный задатчик, датчик нагрузки, подключенный к входу устройства, последовательно включенные интерполятор и следящий исполнительный привод, экстрематор и две параллельные цепи коррекции максимумов и минимумов управляющего программного сигнала, каждая из которых состоит из компаратора, накопителя и сумматора, причем первые входы компараторов соответственно соединены с первыми выходами максимума и минимума программного задатчика, а вторые входы компараторов с одноименными выходами экстрематора, вход которого соединен с выходом датчика нагрузки, входы сумматоров в каждой цепи соответственно соединены со вторыми выходами максимума и минимума программного задатчика и с выходами относящихся к ним накопителей. Программный задатчик в составе предлагаемого устройства содержит блок задания номера участка программы, два блока памяти, состоящих из нескольких подгрупп максимумов и нескольких подгрупп минимумов, два регистра временного хранения номера восходящих участков программы N+1 и N, два дешифратора считывания максимумов и минимумов, первый и второй дополнительные регистры временного хранения максимумов и минимумов предыдущего участка программы, первый элемент «ИЛИ», триггер, первый элемент задержки и три формирователя длины импульсов служебных сигналов с' d', d", два дешифратора записи разностей между экстремумами программы и соответствующими экстремумами сигнала датчика нагрузки, несколько накопителей по одному для каждой подгруппы экстремумов. Кроме того, в устройство введены два регистра временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала, компаратор размаха каждого участка программы. Интерполятор в предлагаемом устройстве содержит блок вычисления промежуточных точек участков программной управляющей функции, два блока памяти восходящих и нисходящих участков программы, два буферных регистра временного хранения величин размахов восходящих и нисходящих участков программы, два рабочих регистра временного хранения размахов восходящих и нисходящих участков программы, два делителя опорной частоты, генератор опорной частоты, первый и второй ключи передачи частотных сигналов, реверсивный счетчик, первый и второй ключи передачи адресных кодов, второй элемент «ИЛИ». Дополнительно в устройство введены второй и третий элементы задержки, а также два коммутатора разности экстремумов программного сигнала и соответствующих экстремумов сигнала датчика нагрузки. При этом информационный выход блока задания номера участка программы соединен с информационным входом регистра временного хранения номера восходящего участка N+1, выход этого регистра соединен с информационными входами дешифраторов считывания максимумов и минимумов из блоков памяти, а также с входом регистра хранения номера предыдущего восходящего участка N. Выходы дешифраторов считывания максимумов и минимумов соответственно соединены с адресными входами считывания блоков памятей подгрупп максимумов и минимумов и соответствующих им накопителей разностей. Выход блока памяти подгрупп максимумов соединен с входом первого дополнительного регистра временного хранения максимума предыдущего участка программы. Выход блока памяти подгрупп минимумов соединен со входом второго дополнительного регистра временного хранения минимумов предыдущих участков программы. Выход первого дополнительного регистра соединен со входом компаратора в цепи коррекции максимумов управляющего программного сигнала. Выход второго дополнительного регистра соединен со входом компаратора в цепи коррекции минимумов управляющего программного сигнала. Выход регистра хранения номера предыдущего восходящего участка программы N соединен с входами дешифраторов записи разностей между программными экстремумами и одноименными экстремумами сигнала датчика нагрузки. Выходы указанных дешифраторов соединены с адресными входами записи вычисленных разностей в соответствующие накопители. Выход первого элемента «ИЛИ» соединен со входом триггера, выход триггера «d» соединен с входом первого формирователя длины служебных импульсов «d'» и через элемент задержки с входом второго формирователя длины служебных импульсов «d"», а также с управляющими входами первых ключей передачи частотных сигналов и адресных кодов. Выход триггера «с» соединен с входом третьего формирователя служебных импульсов «с'», а также с управляющими входами вторых ключей передачи частотных сигналов и адресных кодов. Выходы сумматоров в цепях максимумов и минимумов соответственно соединены с входами регистров временного хранения скорректированных максимумов и минимумов управляющего программного сигнала. Выходы этих регистров соединены с входами компаратора размаха генерируемого участка, а также с двумя входами блока вычисления промежуточных точек участков программной управляющей функции. Выход блока вычисления соединен с цифровыми входами блоков памяти восходящих и нисходящих участков программы. Выходы блоков памятей объединены и образуют выход интерполятора. Входы управления считыванием информации из блоков памятей восходящих и нисходящих участков через соответствующие два ключа передачи адресных кодов соединены с цифровым выходом реверсивного счетчика. Частотный вход реверсивного счетчика через два ключа передачи частотных сигналов соединен с выходами соответствующих делителей опорной частоты, на один вход которых поступает частотный сигнал с генератора опорной частоты, другой вход каждого из этих делителей связан с выходами рабочих регистров временного хранения размаха восходящих и нисходящих участков программы. Входы этих регистров соединены с выходами одноименных буферных регистров. Входы буферных регистров объединены и подключены к выходу компаратора размаха генерируемого участка. Выход формирователя длины служебного импульса «d'» соединен с управляющими входами дешифратора считывания максимумов, блока памяти нисходящих участков программы и рабочего регистра временного хранения размахов нисходящих участков программы. Выход формирователя длины служебного импульса «d"» соединен с управляющими входами блока задания номера участка программы, регистра временного хранения скорректированных величин максимумов управляющего программного сигнала и буферного регистра хранения размахов восходящих участков. Выход формирователя длины служебных импульсов «с'» соединен с управляющими входами блока памяти восходящих участков программы, рабочего регистра временного хранения размахов восходящих участков программы и первого дополнительного регистра. Выходы обнуления и переполнения реверсивного счетчика соединены с входами второго элемента «ИЛИ». Выход этого элемента «ИЛИ» соединен с одним из входов первого элемента «ИЛИ», на другой вход которого поступает сигнал «ПУСК». Выход признака максимума экстрематора «сэ» связан с входами второго и третьего элементов задержки и с управляющим входом коммутатора разностей максимумов программного сигнала и сигнала датчика нагрузки. Выход второго элемента задержки «с"» связан с управляющими входами регистра хранения номера предыдущего восходящего участка N и дешифратора считывания минимумов. Выход третьего элемента задержки «с"'» соединен с управляющими входами регистра хранения номера восходящего участка N+1, двух дешифраторов записи разностей между экстремумами программы и соответствующими экстремумами сигнала датчика нагрузки, регистра временного хранения скорректированных минимумов управляющего программного сигнала, буферного регистра временного хранения размахов нисходящих участков программы и второго дополнительного регистра. Выход признака минимума экстрематора «dэ» связан с управляющим входом коммутатора разностей минимумов программного сигнала и соответствующих минимумов сигнала датчика нагрузки. Выходы коммутаторов указанных разностей соединены с входами соответствующих накопителей в цепях коррекции максимумов и минимумов управляющей программной функции.The solution of the problem and the technical result in the present invention are achieved by the fact that the compositions and circuit decisions of the software setter and interpolator are fundamentally changed. Additional elements have been introduced to ensure the accumulation and storage of correction differences for all subgroups of local extremes, as well as the constancy of the average loading speed in any parts of the program. In this case, the device contains a program controller, a load sensor connected to the input of the device, sequentially connected interpolator and servo actuator, an extremator and two parallel circuits for correcting the maxima and minima of the control program signal, each of which consists of a comparator, a drive and an adder, the first inputs the comparators are respectively connected to the first outputs of the maximum and minimum of the software setter, and the second inputs of the comparators with the same outputs of the extremator, input d is connected to output of the load sensor, the inputs of adders in each chain are respectively connected to the second outputs the maximum and minimum software setpoint and outputs relating thereto drives. The program controller as part of the proposed device contains a block for specifying the program section number, two memory blocks consisting of several subgroups of maxima and several subgroups of minima, two registers for temporary storage of the numbers of ascending program sections N + 1 and N, two decoders for reading maxima and minima, the first and the second additional registers for temporary storage of the maxima and minima of the previous section of the program, the first element "OR", the trigger, the first delay element and three pulse shapers signals with 'd', d ", two decoders for recording the differences between the extrema of the program and the corresponding extrema of the load sensor signal, several drives, one for each subgroup of extrema. In addition, two registers for temporary storage of the adjusted maximums and minimums of the control software are introduced into the device the signal, the comparator of the span of each section of the program. The interpolator in the proposed device contains a unit for calculating the intermediate points of the sections of the program control function, two the memory lock of the ascending and descending sections of the program, two buffer registers for temporarily storing the magnitudes of the ranges of the ascending and descending sections of the program, two working registers for temporary storage of the ranges of the ascending and descending sections of the program, two reference frequency dividers, a reference frequency generator, the first and second keys for transmitting frequency signals, reversible counter, first and second keys for transmitting address codes, second OR element. Additionally, the second and third delay elements are introduced into the device, as well as two switches of the difference between the extrema of the program signal and the corresponding extrema of the signal of the load sensor. In this case, the information output of the block for setting the program section number is connected to the information input of the temporary storage register of the number of the ascending section N + 1, the output of this register is connected to the information inputs of the decoders for reading the highs and lows of the memory blocks, as well as to the input of the storage register of the number of the previous ascending section N The outputs of the decoders for reading the maxima and minima are respectively connected to the address inputs of the reading of the memory blocks of the subgroups of maxima and minima and the corresponding m difference drives. The output of the memory block of the subgroups of maxima is connected to the input of the first additional register of temporary storage of the maximum of the previous section of the program. The output of the memory block of the subgroups of minima is connected to the input of the second additional register of temporary storage of minima of the previous sections of the program. The output of the first additional register is connected to the input of the comparator in the maximum correction circuit of the control program signal. The output of the second additional register is connected to the input of the comparator in the minimum correction circuit of the control program signal. The output of the storage register of the number of the previous upstream section of the program N is connected to the inputs of the decoders for recording the differences between the program extrema and the extrema of the same name of the load sensor signal. The outputs of these decoders are connected to the address inputs of the recording of the calculated differences in the corresponding drives. The output of the first element "OR" is connected to the input of the trigger, the output of the trigger "d" is connected to the input of the first driver of the length of service pulses "d""and through the delay element to the input of the second driver of the length of service pulses of" d "", as well as to the control inputs of the first keys for transmitting frequency signals and address codes. The trigger output “c” is connected to the input of the third driver of service pulses “c”, as well as to the control inputs of the second keys for transmitting frequency signals and address codes. The outputs of the adders in the maximum circuits and minima are respectively connected to the inputs of the registers for temporary storage of the adjusted maxima and minima of the control program signal.The outputs of these registers are connected to the inputs of the comparator of the amplitude of the generated section, as well as to the two inputs of the block for calculating the intermediate points of the sections of the program control function. ascending and descending sections of the program.The outputs of the memory blocks are combined and form the output of the interpolator. The control inputs for reading information from memory blocks of the ascending and descending sections through the corresponding two keys transmit address codes are connected to the digital output of the reversible counter. The frequency input of the reversible counter is connected through two keys of frequency signal transmission to the outputs of the respective reference frequency dividers, one input of which receives a frequency signal from the reference frequency generator, the other input of each of these dividers is connected to the outputs of the working registers for temporary storage of the ascending and descending sections of the program. The inputs of these registers are connected to the outputs of the same buffer registers. The inputs of the buffer registers are combined and connected to the output of the comparator of the span of the generated section. The output of the service pulse length shaper “d '” is connected to the control inputs of the maximum read decoder, the memory block of the descending sections of the program, and the working register for temporary storage of the ranges of the descending sections of the program. The output of the service pulse length shaper "d""is connected to the control inputs of the unit for specifying the program section number, the register for temporary storage of the adjusted maximums of the control program signal and the buffer register for storing the ranges of the ascending sections. The output of the service pulse length shaper"s' is connected to the control inputs of the block the memory of the ascending sections of the program, the working register of temporary storage of the ranges of the ascending sections of the program and the first additional register. The reverse counter overflows and overflows are connected to the inputs of the second “OR” element. The output of this “OR” element is connected to one of the inputs of the first “OR” element, to the other input of which the “START” signal is received. The output of the sign of the extremator maximum “ e ” is connected with the inputs of the second and third delay elements and with the control input of the switch of the differences of the maximums of the program signal and the signal of the load sensor. The output of the second delay element "c""is connected with the control inputs of the storage register of the number of the previous upstream N stka decoder reading and minima. The output of the third delay element “c” ”is connected to the control inputs of the register for storing the number of the ascending section N + 1, two decoders for recording the differences between the program extrema and the corresponding extrema of the load sensor signal, the register for temporary storage of the adjusted minimums of the control program signal, and the buffer register for temporary storage of the ranges descending sections of the program and the second additional register. The output of the sign of the minimum extremator "d e " is associated with the control input of the switch ra of the minima of the program signal and the corresponding minima of the signal of the load sensor.The outputs of the switches of the indicated differences are connected to the inputs of the corresponding drives in the correction circuits of the maxima and minima of the control program function.

Для пояснения изобретения обратимся к фиг.1, 2, 3, 4. На фиг.1 приведена структура устройства.To clarify the invention, refer to figures 1, 2, 3, 4. Figure 1 shows the structure of the device.

На фиг.2 приведены выборки псевдослучайного процесса нагружения. Эти выборки отличаются друг от друга только последовательностью чередования экстремумов. Величины и число экстремумов в этих выборках совпадает, т.к. этого требует сама методика испытаний.Figure 2 shows samples of a pseudo-random loading process. These samples differ from each other only in the sequence of alternating extrema. The values and the number of extrema in these samples coincide, because This is required by the test procedure itself.

На фиг.3 приведена циклограмма служебных импульсов, обеспечивающих последовательность пересылки информации между элементами устройства.Figure 3 shows the sequence diagram of service pulses, providing a sequence of sending information between the elements of the device.

На фиг.4 приведена таблица состояний основных элементов устройства, показывающая передвижение информации между этими элементами по возникновению импульсов, приведенных на циклограмме фиг.3.Figure 4 shows a table of states of the main elements of the device, showing the movement of information between these elements on the occurrence of the pulses shown in the sequence diagram of figure 3.

Предварительно перед описанием предлагаемого устройства поясним процедуру подготовки исходных данных псевдослучайных программ нагружения (самый сложный случай), т.к. в этих программах последовательность генерации отдельных участков программы недетерминирована. В остальных видах программ эта последовательность строго задана.Before explaining the proposed device, we explain the procedure for preparing the initial data of pseudo-random loading programs (the most difficult case), because in these programs, the sequence of generation of individual sections of the program is non-deterministic. In other types of programs, this sequence is strictly defined.

Особенность генерации псевдослучайных сигналов состоит в подготовке исходных данных для работы программного устройства. Локальные максимумы разбиваются на подгруппы, в каждую из которых входят максимумы, имеющие одинаковую величину. Таким же образом на подгруппы разбиваются локальные минимумы. Номера подгрупп i=1…n максимума и минимума одинаковых восходящих участков программы совпадают (фиг.2), т.е. восходящие участки носят детерминированный характер. Однако порядок следования восходящих участков в программе носит случайный характер, поэтому параметры нисходящих участков недетерминированы.A feature of the generation of pseudorandom signals is the preparation of the initial data for the operation of the software device. Local maxima are divided into subgroups, each of which includes maxima having the same magnitude. In the same way, local minima are divided into subgroups. The numbers of the subgroups i = 1 ... n of the maximum and minimum of the same ascending sections of the program coincide (Fig. 2), i.e. ascending sections are deterministic. However, the order of ascending sections in the program is random, therefore, the parameters of descending sections are non-deterministic.

Выбор величины скорости изменения управляющих сигналов основывается на одном из постулатов методики ресурсных испытаний, утверждающем, что изменения в определенных пределах частоты или скорости приложения нагружающих воздействий не влияют на ресурс конструкции, если при этом строго соблюдается задание экстремумов нагружающей функции. Поэтому время генерации каждого участка можно строго связать с размахом участка, то есть:The choice of the magnitude of the rate of change of the control signals is based on one of the tenets of the method of life tests, which states that changes in certain limits of the frequency or speed of application of loading influences do not affect the design life if the task of the extrema of the loading function is strictly observed. Therefore, the generation time of each site can be strictly associated with the scope of the site, that is:

Figure 00000002
Figure 00000002

где τ - время генерации участка (сегмента) программы;where τ is the time of generation of the section (segment) of the program;

µ - постоянный коэффициент;µ is a constant coefficient;

А - размах участка (разность ординат его начала и конца).A - the scope of the plot (the difference in the ordinates of its beginning and end).

Коэффициент µ практически определяет постоянную среднюю скорость изменения нагружающего воздействия на каждом сегменте программы. Эта средняя скорость выбирается из условия наилучшей работы следящего привода и энергетических возможностей источников энергоснабжения стенда и в этом смысле ее необходимо держать постоянной.Coefficient µ practically determines a constant average rate of change in the loading effect on each segment of the program. This average speed is selected from the condition of the best operation of the follower drive and the energy capabilities of the power sources of the stand and in this sense it must be kept constant.

Схема устройства приведена на фиг.1. Это устройство содержит: первый элемент «ИЛИ» 1, триггер 2, блок 3 задания номера участка программы, первый элемент задержки 4, формирователи длины импульсов служебных сигналов d', d", с' 5, 6, 7, регистры временного хранения номеров восходящих участков программы N+1, N 8, 9 (В регистре (8) хранится N+1 номер восходящего участка программы, в регистре (9) номер N предыдущего восходящего участка программы. N и N+1 могут принимать любые значения из множества i=1…n), дешифраторы считывания максимумов и минимумов 10, 11, дешифраторы записи разности между экстремумами программы соответствующими им экстремумами сигнала датчика нагрузки 12, 13, блок памяти подгрупп максимумов аi 14 и соответствующие им накопители корректирующих сигналов ΣΔаi 15, первый дополнительный регистр временного хранения максимумов предыдущих участков программы 16, блок памяти подгрупп минимумов 6, 17 и соответствующие им накопители корректирующих сигналов ΣΔbi 18, второй дополнительный регистр временного хранения минимумов предыдущих участков программы 19, сумматоры 20, 21, определяющие сумму каждого экстремума программы и соответствующего ему корректирующего сигнала; регистры 22, 23 временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала, компаратор 24 размаха каждого участка программы, блок вычисления 25 промежуточных точек участков управляющей программной функции, блок памяти восходящих участков программы 26, хранящий последовательную информацию обо всех промежуточных точках очередного восходящего участка программы, блок памяти нисходящих участков программы 27, хранящий последовательную информацию об очередном нисходящем участке программы, первый и второй ключи передачи адресных кодов 28, 29, обеспечивающие поступление кодовых сигналов для считывания с блоков памяти 26, 27, буферные регистры временного хранения размахов восходящих и нисходящих участков программы 30, 31, рабочие регистры временного хранения размахов восходящих и нисходящих участков программы 32, 33, генератор 34 опорной частоты, делители опорной частоты 35, 36, вырабатывающие нужную частоту импульсов в зависимости от размаха участка программы, первый и второй ключи передачи частотных сигналов 37, 38, поочередно подающие частотный сигнал на вход реверсивного счетчика 39, обеспечивающего опрос блоков памяти 26, 27, второй элемент «ИЛИ» 40, подающий сигнал об изменении направления работы реверсивного счетчика на первый элемент «ИЛИ» 1, экстрематор 41, определяющий локальные максимумы и минимумы сигнала, получаемого от датчика нагрузки 42, следящий исполнительный привод 43, компараторы 44, 45, определяющие разницу между экстремумами программного сигнала и соответствующими экстремумами сигнала датчика нагрузки; коммутаторы разности 46, 47, соединяющие выходы компараторов 44, 45 с накопителями ΣΔаi, ΣΔbi 15, 18 когда появляются экстремумы (max, min); второй и третий элементы задержки 48, 49.The device diagram is shown in figure 1. This device contains: the first element "OR" 1, trigger 2, block 3 specify the number of the program section, the first delay element 4, shapers pulse lengths of service signals d ', d ", s' 5, 6, 7, registers for temporary storage of numbers ascending program sections N + 1, N 8, 9 (N + 1 number of the program ascending section is stored in register (8), number N of the previous program ascending section is in register (9). N and N + 1 can take any values from the set i = 1 ... n), decoders for reading maxima and minima 10, 11, decoders for recording the difference between extrema programs Partial their respective extrema load sensor 12, 13, a memory unit maxima subgroups and i 14 and their corresponding drives correction signals ΣΔa i 15, a first additional register temporarily storing maxima previous sections of the program 16, a memory unit minima subgroups 6, 17 and their corresponding drives correction signals ΣΔb i 18, the second additional register of temporary storage of the minima of the previous sections of the program 19, adders 20, 21, which determine the sum of each extremum of the program and correspond corrective signal; registers 22, 23 for temporary storage of the corrected maximums and minimums of the control program signal, a comparator 24 for the span of each program section, a unit for calculating 25 intermediate points of sections of the control program function, a memory block for the ascending sections of the program 26, which stores sequential information about all the intermediate points of the next ascending section of the program , the memory block of the descending sections of the program 27, storing sequential information about the next downward section of the program, the first and the second keys transmit address codes 28, 29, providing the receipt of code signals for reading from memory blocks 26, 27, buffer registers for temporary storage of the ranges of the ascending and descending sections of the program 30, 31, working registers for temporary storage of the ranges of the ascending and descending sections of the program 32, 33, the reference frequency generator 34, the reference frequency dividers 35, 36, generating the desired pulse frequency depending on the size of the program section, the first and second keys for transmitting frequency signals 37, 38, alternately supplying frequency a signal to the input of the reverse counter 39, providing a survey of the memory blocks 26, 27, the second element "OR" 40, giving a signal about the change in the direction of operation of the reverse counter to the first element "OR" 1, the extremator 41, which determines the local maximums and minimums of the signal received from load sensor 42, servo actuator 43, comparators 44, 45, determining the difference between the extrema of the program signal and the corresponding extrema of the signal of the load sensor; the switches of difference 46, 47 connecting the outputs of the comparators 44, 45 with the drives ΣΔа i , ΣΔb i 15, 18 when extremes (max, min) appear; second and third delay elements 48, 49.

Элементы 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 16, 17, 19 входят в состав программного задатчика. Все элементы от 25 до 40 входят в состав интерполятора.Elements 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 16, 17, 19 are part of the program master. All elements from 25 to 40 are part of the interpolator.

Между собой элементы устройства соединены следующим образом. Выход первого элемента «ИЛИ» 1 соединен с входом триггера 2. Один выход триггера 2, именуемый «d», соединен с входом формирователя длины служебных импульсов «d'» 5. Выход «d» триггера 2 через элемент задержки 4 и формирователь длины служебных импульсов «d"» 6 соединен с управляющим входом блока 3 задания номера участка программы. Другой выход триггера 2, именуемый «с», соединен с формирователем длины служебных импульсов «с'» 7. Информационный выход блока 3 соединен с информационным входом регистра 8, в который записывается по импульсному сигналу «с'"» номер (N+1)-го восходящего участка программы. Цифровой выход регистра 8 соединен с информационными входами регистра 9, а также дешифраторов считывания 10, 11. Запись информации в регистр 9 происходит по сигналу «с"», в дешифратор 10 по сигналу «d'», в дешифратор 11 по сигналу «с'"». Выходы дешифраторов 10, 11 соответственно соединены с входами, управляющими считыванием информации из блоков памятей подгрупп максимумов и минимумов 14, 17. Выход регистра 9 соединен с цифровыми входами двух дешифраторов 12, 13 записи разности между экстремумами программы и соответствующими экстремумами сигнала датчика нагрузки. Запись в дешифраторы 12, 13 производится по импульсному сигналу «с"». Выходы дешифраторов 12, 13 соединены с входами, управляющими записью Δаi и Δbi в накопители ΣΔai, ΣΔbi 15, 18. Выход блока памяти подгрупп максимумов 14 (являющийся вторым выходом максимумов программного задатчика), обеспечивающий передачу информации об очередном максимуме программы аi, и выход накопителей ΣΔai 15 соединены с входами сумматора 20. Кроме того, выход блока 14 соединен с входом первого дополнительного регистра 16, выход которого является первым выходом максимумов программного задатчика. Запись в регистр 16 производится сигналом «с'"». Выход блока памяти подгрупп минимумов 17 (являющийся вторым выходом минимумов программного задатчика), обеспечивающий передачу информации об очередном минимуме программы bi, и выход накопителей ΣΔbi 18 соединены с входами сумматора 21. Кроме того, выход блока 17 соединен с входом второго дополнительного регистра 19, выход которого является первым выходом минимумов программного задатчика. Запись в регистр 19 производится сигналом «с'». Выходы сумматоров 20, 21 соответственно соединены с входами регистров 22, 23 временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала. Запись в регистр 22 производится по сигналу «d"», а в регистр 23 по сигналу «с'"». Выходы регистров 22, 23 соединены с входами компаратора 24 размаха очередного генерируемого участка программы. Величина размаха для восходящих участков программы имеет вид (аN-bN), для нисходящих участков - (аN-bN+1). Кроме того, выходы регистров 22, 23 подключены к входам блока вычисления 25 промежуточных точек участков программной управляющей функции, подготавливаемых к генерации.Between themselves, the elements of the device are connected as follows. The output of the first element "OR" 1 is connected to the input of the trigger 2. One output of the trigger 2, called "d", is connected to the input of the shaper of the service pulse length "d '" 5. The output "d" of the trigger 2 through the delay element 4 and the shaper length service pulses "d""6 is connected to the control input of the unit for setting the program section number 3. Another output of trigger 2, called" c ", is connected to the service pulse length former" c "7. 7. The information output of block 3 is connected to the information input of register 8, which is recorded by the pulse signal "s '"" Number of the (N + 1) -th ascending section of the program. The digital output of the register 8 is connected to the information inputs of the register 9, as well as read decoders 10, 11. The information is written to the register 9 by the signal "c"", in the decoder 10 by the signal" d '", in the decoder 11 by the signal"c'"". The outputs of the decoders 10, 11 are respectively connected to the inputs that control the reading of information from the memory blocks of the subgroups of maximums and minimums 14, 17. The output of the register 9 is connected to the digital inputs of two decoders 12, 13 recording the difference between the program extrema and the corresponding extrema of the load sensor signal. Recording to the decoders 12, 13 is performed using the pulse signal “c.” The outputs of the decoders 12, 13 are connected to the inputs controlling the recording of Δa i and Δb i to the drives ΣΔa i , ΣΔb i 15, 18. The output of the memory block of subgroups of maxima 14 (which is second output setpoint maxima software) that provides the transfer of information about the next program and the maximum of i, and the output 15 drives ΣΔa i connected to the inputs of adder 20. also, output unit 14 is connected to the input of the first additional register 16 whose output is the first output maxima prog "C '""Upgrade Binaries setpoint. Write register 16 produced signal. The output of the memory block of the subgroups of minima 17 (which is the second output of the minima of the program generator), providing information about the next minimum of the program b i , and the output of the drives ΣΔb i 18 are connected to the inputs of the adder 21. In addition, the output of the block 17 is connected to the input of the second additional register 19 whose output is the first output of the minima of the software setpoint. Record in the register 19 is a signal "c '". The outputs of the adders 20, 21 are respectively connected to the inputs of the registers 22, 23 for temporary storage of the adjusted values of the maximums and minimums of the control program signal. Record in the register 22 is made by the signal "d"", and in the register 23 by the signal" c '"". The outputs of the registers 22, 23 are connected to the inputs of the comparator 24 of the span of the next generated program section. The magnitude of the magnitude for the ascending sections of the program has the form (a N -b N ), for the descending sections - (a N -b N + 1 ). In addition, the outputs of the registers 22, 23 are connected to the inputs of the calculation unit 25 of the intermediate points of the sections of the program control function, prepared for generation.

Выход блока вычисления 25 подключен к входам блоков памятей восходящих и нисходящих участков программы 26, 27, запись в которые производится соответственно сигналами «с'» и «d'». В блок памяти 26 записывается информация о восходящих участках программы (аN…bN). В блок памяти 27 записывается информация о нисходящих участках программы (аN…bN+1). Выходы блоков памяти 26, 27 объединены и поданы на вход следящего исполнительного привода 43. Считывание информации из блока памяти 26 производится сигналами, приходящими с первого ключа передачи адресных кодов 28, открываемого сигналом «d». Считывание информации из блока памяти 27 производится сигналами, приходящими со второго ключа передачи адресных кодов 29, открываемого сигналом «с». Величина размаха участка программы, подготавливаемого к генерации, с выхода компаратора 24 поступает на входы буферных регистров временного хранения величин размахов восходящих и нисходящих участков программы 30, 31. Запись в эти регистры производится соответственно по служебным сигналам «d"» и «с'"». В буферный регистр 30 записывается информация о размахе восходящих участков программы. В буферный регистр 31 - о размахе нисходящих участков. С выходов буферных регистров 30, 31 информация записывается в соответствующие рабочие регистры временного хранения величин размахов восходящих и нисходящих участков программы 32, 33. В регистр 32 - по сигналу «с'», в регистр 33 - по сигналу «d'». Выходы рабочих регистров 32, 33 соединены со входами делителей 35, 36. Информация с рабочих регистров, поступающая на информационные входы делителей, представляет собой делитель. На другие входы делителей поступают импульсы опорной тактовой частоты от генератора опорной частоты 34. Эта тактовая частота является делимым. Поделенная частота с выходов делителей 35, 36 поступает на первый и второй ключи передачи частотных сигналов 37, 38. Выходы ключей 37, 38 объединены и подключены к входу реверсивного счетчика 39. Ключ 37 открывается сигналом «d», ключ 38 - сигналом «с». Цифровой выход реверсивного счетчика 39 соединен со входами ключей 28, 29. Ключ 28 открывается сигналом «d», ключ 29 - сигналом «с». Сигналы переполнения и обнуления с импульсных выходов счетчика 39, говорящие об изменении направлении счета, через второй элемент «ИЛИ» 40 поступают на один из входов первого элемента «ИЛИ» 1, на другой вход этого элемента поступает сигнал «ПУСК». Сигнал от датчика нагрузки 42 следящего привода 43 поступает на вход экстрематора 41. Сигнал о величине максимума нагрузки с экстрематора 41 поступает на вход компаратора 44, на другой вход этого компаратора поступает сигнал с первого дополнительного регистра 16. Разность между указанными величинами Δаi с выхода компаратора 44 подается на первый коммутатор разностей 46, который открывается импульсным сигналом «сэ», вырабатываемым экстрематором 41 при достижении сигналом датчика нагрузки локального максимума. С выхода коммутатора 46 вычисленная разность Δаi подается в соответствующий накопитель ΣΔai 17. Кроме того, этот же импульсный сигнал «сэ» с экстрематора подается на вторую и третью задержки 48, 49, которые формируют сигналы «с'"» и «с"». При достижении сигналом обратной связи минимума, экстрематор 41 выдает величину минимума на вход компаратора 45, на другой вход этого компаратора подается величина программного минимума со второго дополнительного регистра 19. Разность между этими величинами Δbi с выхода компаратора 45 подается на второй коммутатор разностей 47, который открывается импульсным сигналом «dэ» экстрематора 41, появляющимся при достижении минимума сигналом датчика нагрузки. С выхода коммутатора 47 информация о величине Δbi поступает в соответствующий накопитель ΣΔbi 18.The output of the computing unit 25 is connected to the inputs of the memory blocks of the ascending and descending sections of the program 26, 27, the recording of which is carried out by the signals “c” and “d”, respectively. The memory block 26 records information about the ascending sections of the program (and N ... b N ). The memory block 27 records information about the descending sections of the program (and N ... b N + 1 ). The outputs of the memory blocks 26, 27 are combined and fed to the input of the servo actuator 43. Reading information from the memory block 26 is carried out by signals coming from the first key transmit address codes 28, opened by the signal "d". Reading information from the memory unit 27 is carried out by signals coming from the second transmission key address codes 29, opened by the signal "c". The magnitude of the span of the section of the program that is being prepared for generation, from the output of the comparator 24, is fed to the inputs of the buffer registers for temporary storage of the magnitudes of the ranges of the ascending and descending sections of the program 30, 31. Recording to these registers is carried out respectively according to the service signals “d” and “c '" ” . In the buffer register 30 is recorded information about the scope of the ascending sections of the program. In the buffer register 31 - about the scope of the descending sections. From the outputs of the buffer registers 30, 31, information is recorded in the corresponding working registers for temporary storage of the magnitudes of the ranges of the ascending and descending sections of the program 32, 33. In the register 32 - by the signal "c", in the register 33 - by the signal "d '". The outputs of the working registers 32, 33 are connected to the inputs of the dividers 35, 36. The information from the working registers supplied to the information inputs of the dividers is a divider. The other inputs of the dividers receive the reference clock pulses from the reference frequency generator 34. This clock frequency is divisible. The divided frequency from the outputs of the dividers 35, 36 is supplied to the first and second keys for transmitting frequency signals 37, 38. The outputs of the keys 37, 38 are combined and connected to the input of the reverse counter 39. The key 37 is opened by the signal "d", the key 38 is opened by the signal "c" . The digital output of the reversible counter 39 is connected to the inputs of the keys 28, 29. The key 28 is opened by the signal "d", the key 29 is opened by the signal "c". Overflow and zeroing signals from the pulse outputs of the counter 39, indicating a change in the direction of the count, through the second element "OR" 40 are fed to one of the inputs of the first element "OR" 1, to the other input of this element receives the signal "START". The signal from the load sensor 42 of the follower drive 43 is fed to the input of the extremator 41. The signal about the maximum load from the extremator 41 is fed to the input of the comparator 44, the signal from the first additional register 16 is received at the other input of this comparator 16. The difference between the indicated values Δа i from the output of the comparator 44 is fed to the first switch 46 differences, which opens with a pulse signal "with e " generated by the extremator 41 when the load sensor signal reaches a local maximum. From the output of the switch 46, the calculated difference Δa i is supplied to the corresponding drive ΣΔa i 17. In addition, the same pulse signal "c e " from the extremator is fed to the second and third delays 48, 49, which form the signals "c""" and "c "". When the feedback signal reaches a minimum, the extremator 41 outputs the minimum value to the input of the comparator 45, the program minimum value from the second additional register 19 is supplied to the other input of this comparator. The difference between these values Δb i from the output of the comparator 45 is supplied to the second difference switch 47, which opens with a pulse signal "d e " of the extremator 41, which appears when the load sensor signal reaches a minimum. From the output of the switch 47, information about the value of Δb i enters the corresponding drive ΣΔb i 18.

Устройство работает следующим образом. Перед запуском системы все ее элементы приводятся в начальное состояние, которое таково. В блоке памяти 26 записаны все дискретные значения (например, 100 ступеней) первого участка программы от b1 до а1. В блоке памяти 27 записаны нули. В регистре 22 хранится информация о максимуме а1, а в регистре 23 информация о минимуме b2. В компараторе 24 содержится информация а1-b2. Блок вычисления 25 определяет все промежуточные точки участка (а1…b2). В буферном регистре 30 записана величина a1-d1, в буферном регистре 31 - величина а1-b2. В рабочем регистре 32 записана разность а1-b1, которая подана на один из входов делителя 35, на второй вход делителя поступает частотный сигнал от генератора 34 опорной частоты. На выходе делителя 35 опорная частота поделена пропорционально величине а1-b1. В рабочем регистре 33 записан ноль. Деление на ноль запрещено, поэтому на выходе делителя 36 отсутствует частотный сигнал. Ключи 28, 37 закрыты. В регистре 8 записан номер второго восходящего участка N2 программы, в регистре 9 - номер первого восходящего участка N1 программы. С выхода аi блока памяти 14 на сумматор 20 подается величина а1, являющаяся максимумом первого участка программы. В регистре 16 записана величина а1, тем самым на первом выходе максимума программного задатчика также находится величина а1. С выхода накопителя ΣΔаi 15 на другой вход сумматора 20 подается нулевой сигнал. С выхода сумматора 20 на вход регистра 22 поступает сигнал а1+0. С выхода bi блока памяти 17 на сумматор 21 поступает сигнал b2, являющийся минимумом второго участка программы, с выхода накопителя ΣΔbi 18 на другой вход сумматора 21 подается нулевой сигнал. В регистре 19 записан ноль, тем самым, на первом выходе минимумов программного задатчика находится ноль. С выхода сумматора 21 на вход регистра 23 поступает сигнал b2+0. В соответствии с состоянием регистров 22 и 23 на входе максимума блока вычисления 25 будет величина первого локального максимума программы а1, на входе минимума блока вычисления 25 будет величина b2. На выходе блока 3 задания номера участка находится номер второго восходящего участка программы N2.The device operates as follows. Before starting the system, all its elements are brought to their initial state, which is as follows. In the memory block 26, all discrete values (for example, 100 steps) of the first program section from b 1 to a 1 are recorded. Zero is recorded in the memory unit 27. The register 22 stores information about the maximum of a 1 , and the register 23 stores information about the minimum of b 2 . Comparator 24 contains information a 1 -b 2 . The calculation unit 25 determines all the intermediate points of the plot (a 1 ... b 2 ). In the buffer register 30, the value a 1 -d 1 is recorded, in the buffer register 31, the value a 1 -b 2 . In the working register 32 is recorded the difference a 1 -b 1 , which is fed to one of the inputs of the divider 35, the second input of the divider receives a frequency signal from the generator 34 of the reference frequency. At the output of the divider 35, the reference frequency is divided in proportion to the value of a 1 -b 1 . In the working register 33 recorded zero. Division by zero is prohibited, so there is no frequency signal at the output of divider 36. Keys 28, 37 are closed. In register 8, the number of the second upstream section N 2 of the program is recorded, in register 9, the number of the first upstream section N 1 of the program. From the output a i of the memory unit 14, an a 1 value is supplied to the adder 20, which is the maximum of the first section of the program. The value of a 1 is recorded in the register 16, thereby the value of a 1 is also located at the first output of the maximum of the program setter. From the output of the drive ΣΔа i 15 to another input of the adder 20 a zero signal is supplied. From the output of the adder 20 to the input of the register 22 receives a signal a 1 +0. From the output b i of the memory block 17, the signal b 2 is received at the adder 21, which is the minimum of the second section of the program, and the output of the drive ΣΔb i 18 receives a zero signal to the other input of the adder 21. In the register 19, zero is recorded, thus, at the first output of the minima of the software setpoint is zero. From the output of the adder 21 to the input of the register 23 receives a signal b 2 +0. In accordance with the state of the registers 22 and 23, at the input of the maximum of the calculation unit 25, there will be the value of the first local maximum of the program a 1 , at the input of the minimum of the calculation unit 25 there will be a value of b 2 . At the output of block 3 for specifying the site number is the number of the second ascending section of program No. 2 .

По сигналу «Пуск» триггер 2 переходит в состояние «d». Сигнал «d» открывает ключи 28, 37 в результате чего сигнал опорной частоты, поделенный на величину а1-b1, поступает на вход реверсивного счетчика 39. Коды с выхода реверсивного счетчика через открытый ключ 28 поступают на управляющие входы блока памяти 26. С выхода блока памяти 26 ординаты промежуточных точек первого участка программы (в виде электрических сигналов) поочередно поступают на вход следящего исполнительного привода 43, тем самым производится генерация первого участка программы. В процессе генерации первого участка программы по сигналу «d» (в начале программы это сигнал «ПУСК») в устройстве происходят следующие подготовительные операции для генерации последующих участков программы:By the “Start” signal, trigger 2 goes into the “d” state. The signal "d" opens the keys 28, 37 as a result of which the reference frequency signal, divided by the value a 1 -b 1 , is fed to the input of the reverse counter 39. Codes from the output of the reverse counter through the public key 28 are fed to the control inputs of the memory unit 26. C of the output of the memory unit 26, the ordinates of the intermediate points of the first section of the program (in the form of electrical signals) are alternately fed to the input of the servo actuator 43, thereby generating the first section of the program. In the process of generating the first program section by the “d” signal (at the beginning of the program it is the “START” signal), the following preparatory operations take place in the device to generate the following program sections:

1. Сигнал «d» в формирователе импульсов 5 преобразуется в импульсный сигнал «d'». По сигналу «d'» в дешифратор считывания 10 с регистра 8 передается номер второго восходящего участка N2. Согласно номеру «i» восходящего участка N2 из блока памяти 14 выбирается значение аi - максимум второго восходящего участка (эталонная величина) (для простоты пояснения примем i=2), т.е.выбирается величина а,. Эта величина подается на вход сумматора 20, на другой вход сумматора 20 из накопителя ΣΔа2 15 подается величина, равная нулю, т.к. для коррекции еще не получено никакой корректирующей величины. По сигналу «d'» информация из блока вычисления 25 об участке (а1…b2) переписывается в блок памяти 27, а информация а1-b2 из буферного регистра 31 переписывается в регистр 33. Тем самым подготавливается генерация участка (а1…b2).1. The signal "d" in the pulse shaper 5 is converted into a pulse signal "d '". The signal "d '" in the decoder read 10 from the register 8 is transmitted the number of the second ascending section N 2 . According to the number “i” of the ascending section N 2 from the memory unit 14, the value a i is selected — the maximum of the second ascending section (reference value) (for simplicity of explanation, we take i = 2), that is, the value a, is selected. This value is fed to the input of the adder 20, another value of zero is supplied to the other input of the adder 20 from the drive ΣΔа 2 15 no correction value has yet been received for correction. According to the signal "d", the information from the calculation unit 25 about the section (a 1 ... b 2 ) is copied to the memory block 27, and the information a 1 -b 2 from the buffer register 31 is copied to the register 33. Thus, the generation of the section (a 1 ... b 2 ).

2. По импульсному сигналу «d"» вырабатываемому формирователем импульсов 6 в регистр 22 поступает ордината максимума à2. С выхода регистра 22 величина à2 поступает на вход максимума блока вычисления 25 (ордината минимума b2 на входе минимумов вычислителя была уже введена в процессе подготовки прибора к работе). При поступлении ординаты а2 вычислитель определяет все промежуточные значения программного сигнала на интервале (а2, b2). Компаратор 24 по сигналу «d"» вычисляет величину а2-b2 и по этому же сигналу записывает полученную разность в буферный регистр 30. Таким образом, в процессе генерации первого участка программы подготавливается информация для генерации второго восходящего участка, который с учетом нисходящего участка программы (а1, b2) будет третьим в программе (фиг.2). Такая последовательность подготовки информации сохраняется в течение всей работы устройства. Кроме того, по сигналу «d"» блок 3 задания номера участка программы подготавливает номер третьего восходящего участка программы N3 (с учетом нисходящих участков программы это будет пятый участок). Если генерируются детерминированные программы испытаний, то это номер выбирается из заданной последовательности, если генерируется псевдослучайная программа, то этот номер определяется генератором случайных чисел. После процедуры определения номера восходящего участка программы N3, он подается на информационный вход регистра 8, однако в него не записывается до поступления служебного сигнала «с'"», речь о котором пойдет ниже.2. According to the pulse signal "d""generated by the pulse shaper 6, the ordinate of maximum à 2 is entered into register 22. From the output of register 22, the quantity à 2 is input to the maximum of calculation block 25 (the ordinate of minimum b 2 at the input of the calculator minima was already entered in the process preparation of the device for work.) When ordinate a 2 is received, the calculator determines all intermediate values of the program signal in the interval (a 2 , b 2 ). Comparator 24 calculates the value a 2 -b 2 from the signal "d" and writes down the received signal from the same signal buffer difference register 30. Thus, in the process of generating the first section of the program, information is prepared for generating the second upstream section, which, taking into account the descending section of the program (a 1 , b 2 ), will be the third in the program (figure 2). This sequence of preparation of information is maintained throughout the operation of the device. In addition, by the signal “d”, the block for setting the program section number 3 prepares the number of the third ascending program section N 3 (taking into account the descending sections of the program this will be the fifth section). If deterministic test programs are generated, then this number is selected from the given sequence if generated pseudorandom program, this number is determined by a random number generator. Following the procedure for determining the rising portion of the program numbers N 3, it is fed to the data input of the register 8, but it ie written to the receipt of a service signal "c ''', which will be discussed below.

В момент окончания генерации первого участка программы (b1, а1) реверсивный счетчик 39 выдает сигнал переполнения, который через элементы «ИЛИ» 40, 1 поступает на вход триггера 2 и переводит его в состояние «с». Одновременно с сигналом «с» появляется сигнал «с'», который записывает в блок памяти 26 информацию об участке (b2, а2), в рабочий регистр 32 размаха этого участка - (а2-b2), а в регистр 19 - величину b2.At the time of the end of the generation of the first section of the program (b 1 , a 1 ), the reverse counter 39 generates an overflow signal, which through the elements "OR" 40, 1 is fed to the input of trigger 2 and puts it in the state "c". Simultaneously with the signal “c”, the signal “c” appears, which writes information about the section (b 2 , a 2 ) into the memory unit 26, into the working register 32 of the span of this section - (a 2 -b 2 ), and into the register 19 - the value of b 2 .

Сигнал с датчика нагрузки 42 поступает на вход экстрематора 41. Этот сигнал при устойчивой работе системы регулирования (следящего привода) отстает по фазе от программного сигнала (фиг.3), т.е. локальный максимум программного сигнала а1 появляется раньше локального максимума сигнала датчика нагрузки (обратной связи) ymax 1, поэтому чтобы вычислить поправку Δаi=аi-ymax i, на первом шаге коррекции локального максимума программы а1 из регистра 16 на один вход компаратора 44 поступает величина а1, а на другой вход - сигнал ymax 1 с выхода max экстрематора 41. В момент появления максимума сигнала датчика нагрузки ymax 1 экстрематор 41 вырабатывает импульсный сигнал «сэ», открывающий коммутатор 46, передающий Δa1=a1-ymax 1 в ячейку накопителя ΣΔа1 15. Кроме того, импульсный сигнал «сэ», соответствующий локальным максимумам, с экстрематора 41 через второй элемент задержки 49 преобразуется в сигнал «с"», который записывает в регистр 9 с регистра 8 номер следующего участка N2 программы. По этому же сигналу информация с регистра 9 передается в дешифраторы 12, 13.The signal from the load sensor 42 is fed to the input of the extremator 41. This signal, when the control system (servo drive) is stable, lags behind the phase of the program signal (Fig. 3), i.e. the local maximum of the program signal a 1 appears earlier than the local maximum of the load sensor signal (feedback) y max 1 , therefore, to calculate the correction Δа i = а i -y max i , at the first step of correction of the local maximum of the program a 1 from register 16 to one input the comparator 44 receives the value a 1 , and the signal y max 1 from the output max of the extremator 41 is received at the other input. At the moment of the appearance of the maximum signal of the load sensor y max 1, the extremator 41 generates a pulse signal "c e ", opening the switch 46, transmitting Δa 1 = a 1 -y max 1 in the drive cell ΣΔа 1 15 . In addition, the pulse signal "c e ", corresponding to local maxima, from the extremator 41 through the second delay element 49 is converted into a signal "c"", which records the number of the next section N 2 of the program in register 9 from register 8. According to the same signal information from the register 9 is transmitted to the decoders 12, 13.

Кроме регистра 9, импульсный сигнал «сэ» через третий элемент задержки 48 в виде сигнала «с'"» поступает на управляющий вход регистра 8 и с блока 3 задания номера участка программы записывает в регистр 8 номер участка программы, на единицу опережающий номер участка, записанного на регистр 9, т.е. в регистре 8 будет записан номер N3. Следует пояснить, что индексы 1, 2, 3,…, у номера N показывают порядковый номер только восходящих участков программы (нисходящим участкам блок задания 3 номеров не присваивает). По сигналу «с'"» в регистр 23 записывается минимум b3, в буферный регистр 31 записывается величина а2-b3, а в регистр 16 величина а2.In addition to register 9, the pulse signal "c e " through the third delay element 48 in the form of a signal "c '""is supplied to the control input of register 8 and from block 3 of setting the number of the program section, writes the number of the program section to register 8, one unit ahead of the section number recorded in register 9, that is, the number N 3 will be written in register 8. It should be explained that the indices 1, 2, 3, ..., at number N show the serial number of only the upstream sections of the program (in the downstream sections, the job block 3 numbers do not assigns). By the signal "c '""in the register 23 is written mi b minimum is 3, the buffer register 31 is written as the value 2 -b 3, and the register 16, the value of a 2.

В процессе генерации второго участка программы (а1, b2), о котором говорилось выше, достигается первый минимум - b2. При этом реверсивный счетчик 39 выдает сигнал обнуления, который через элементы «ИЛИ» 40,1 переводит триггер 2 в состояние «d». По сигналу «d» открываются ключи 28, 37 и тем самым на вход следящего исполнительного привода 43 подключается блок памяти 26, в которой уже записана вся информация об участке (а2…b2) (см. выше подготовительные операции для генерации последующих участков программы, п.2). Начинается генерация участка (а2…b2) с частотой развертки этого участка, определяемой величиной a2-b2, записанной в регистре 32 (см. выше п.2). В результате фазового запаздывания сигнала обратной связи (как упоминалось выше) первый локальный минимум обратной связи ymin 1 появится на участке (а2…b2) позже программного минимума b2. Так как, в это время в регистре 19 хранится величина b2, то она находится и на первом входе компаратора 45, поэтому при поступлении величины ymin 2 на другой вход компаратора, на его выходе появится разность Δb2=b2-ymin 2. По импульсному сигналу «dэ» экстрематора, говорящему о достижении минимума сигнала датчика нагрузки, открывается коммутатор 47 и Δb2 записывается в накопитель ΣΔb2 18, т.е. вычисляется первый корректирующий сигнал программы для минимума b2.In the process of generating the second section of the program (a 1 , b 2 ), which was mentioned above, the first minimum is reached - b 2 . At the same time, the reverse counter 39 generates a zeroing signal, which, through the “OR” elements 40.1, transfers the trigger 2 to the state “d”. By the signal “d”, the keys 28, 37 are opened and thereby the memory block 26 is connected to the input of the follow-up actuator 43, in which all information about the section (a 2 ... b 2 ) is already recorded (see preparatory operations for generating subsequent sections of the program above) , item 2). The generation of the section (a 2 ... b 2 ) begins with the sweep frequency of this section determined by the value of a 2 -b 2 recorded in register 32 (see paragraph 2 above). As a result of the phase delay of the feedback signal (as mentioned above), the first local minimum feedback y min 1 will appear in the area (a 2 ... b 2 ) later than the program minimum b 2 . Since, at this time, the value of b 2 is stored in the register 19, it is also located at the first input of the comparator 45, therefore, when the quantity y min 2 arrives at the other input of the comparator, the difference Δb 2 = b 2 -y min 2 appears on its output . By the impulse signal “d e ” of the extremator, which indicates the achievement of the minimum signal of the load sensor, the switch 47 opens and Δb 2 is written to the drive ΣΔb 2 18, i.e. the first program correction signal is calculated for a minimum of b 2 .

Выше описанные действия проводятся для всех экстремумов программы. Таблица состояний основных элементов в процессе работы устройства приведена на фиг.4. Для однотипных экстремумов, имеющих одну и ту же величину, поправки Δаi, Δbi суммируются в соответствующих им накопителях так, что для каждой подгруппы, содержащей одинаковые локальные экстремумы, выполняются операции, математически имеющие следующий вид:The above described actions are carried out for all extrema of the program. The state table of the main elements in the process of operation of the device is shown in figure 4. For the same type of extrema having the same magnitude, the corrections Δa i , Δb i are summed up in their respective drives so that for each subgroup containing the same local extrema, operations are performed mathematically having the following form:

Figure 00000003
,
Figure 00000004
,
Figure 00000003
,
Figure 00000004
,

где Zij max, Zij min - соответствующие экстремальные значения управляющего сигнала;where Z ij max , Z ij min - the corresponding extreme values of the control signal;

аi - эталонное значение локального максимума сигнала, задаваемого программным устройством;and i is the reference value of the local maximum of the signal specified by the software device;

bi - эталонное значение локального минимума сигнала, задаваемого программным устройством;b i is the reference value of the local minimum of the signal specified by the software device;

yim max - фактический локальный максимум сигнала обратной связи;y im max is the actual local maximum of the feedback signal;

yim min - фактический локальный минимум сигнала обратной связи;y im min is the actual local minimum of the feedback signal;

i - номер подгруппы локальных экстремумов, имеющих одинаковую величину;i is the number of a subgroup of local extrema having the same value;

j - число корректирующих итераций.j is the number of corrective iterations.

Технический эффект предлагаемого изобретения состоит в том, что при реализации любых видов программ ресурсных испытаний от детерминированных циклических до псевдослучайных погрешность фактического нагружения испытываемых конструкций в точках локальных экстремумов программ за два-три такта коррекции каждого экстремума снижается до 0,1%, тем самым увеличивается точность определения ресурсных характеристик испытываемого объекта более, чем на 20%. Кроме того, достигается постоянство средней скорости нагружения конструкции, которая выбирается из условий оптимального использования возможностей следящего привода, что в целом увеличивает точность следящего привода и сокращает сроки реализации программ испытаний.The technical effect of the invention consists in the fact that when implementing any types of life testing programs from deterministic cyclic to pseudo-random, the error of the actual loading of the tested structures at the points of local extrema of the programs decreases by 0.1 to 2% during two or three cycles of correction of each extremum, thereby increasing the accuracy determining the resource characteristics of the tested object by more than 20%. In addition, a constant average loading speed of the structure is achieved, which is selected from the conditions for the optimal use of the capabilities of the servo drive, which generally increases the accuracy of the servo drive and shortens the implementation time of test programs.

Claims (1)

Устройство автоматического управления нагружением при программных испытаниях механических конструкций на усталостную прочность, содержащее программный задатчик, последовательно включенные интерполятор, следящий исполнительный привод, датчик нагрузки, экстрематор и две параллельные цепи коррекции максимумов и минимумов управляющего программного сигнала, каждая из которых состоит из компаратора, для осуществления вычисления разности между экстремумами сигнала датчика нагрузки и экстремумами управляющего программного сигнала, накопителя этих разностей и сумматора, вторые входы указанных компараторов в каждой цепи соединены с соответствующими выходами экстрематора, первые входы сумматоров в каждой цепи соединены со вторыми выходами программного задатчика, обеспечивающими передачу сигнала об очередных максимумах и минимумах управляющего программного сигнала, а вторые входы указанных сумматоров с выходами соответствующих накопителей, отличающееся тем, что программный задатчик содержит блок задания номера участка управляющего программного сигнала, два блока памяти, состоящие из нескольких подгрупп максимумов и нескольких подгрупп минимумов управляющего программного сигнала, два регистра временного хранения номеров очередного и предыдущего восходящих участков управляющего программного сигнала N+1 и N, два дешифратора, предназначенные для управления считыванием очередных максимумов и минимумов управляющего программного сигнала, первый и второй дополнительные регистры временного хранения максимумов и минимумов предыдущих участков управляющего программного сигнала, первый элемент «ИЛИ», триггер, вырабатывающий на своих выходах служебные сигналы «с» и «d», первый элемент задержки и три формирователя длины импульсов служебных сигналов, одного «с'», другого «d'», третьего «d"», два дешифратора для управления записью разностей между экстремумами управляющего программного сигнала и соответствующими экстремумами сигнала датчика нагрузки, кроме того, в устройство введены несколько накопителей величин разностей между экстремумами управляющего программного сигнала и соответствующими экстремумами сигнала датчика нагрузки по одному накопителю для каждой подгруппы экстремумов, два регистра временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала, компаратор для вычисления разности ординат начала и конца каждого участка управляющего программного сигнала, второй и третий элементы задержки, формирующие служебные импульсы, один «с"», другой «с'"», а также два коммутатора разностей между экстремумами управляющего программного сигнала и соответствующими им экстремумами сигнала датчика нагрузки, интерполятор содержит блок вычисления промежуточных точек участков управляющего программного сигнала, два блока памяти восходящих и нисходящих участков управляющего программного сигнала, два последовательно включенных регистра временного хранения разностей ординат начала и конца восходящих участков управляющего программного сигнала, два последовательно включенных регистра временного хранения величин разностей ординат начала и конца нисходящих участков управляющего программного сигнала, два делителя опорной частоты, генератор опорной частоты, первый и второй ключи передачи частотных сигналов, реверсивный счетчик, первый и второй ключи передачи адресных кодов, второй элемент «ИЛИ», при этом информационный выход блока задания номера участка программы соединен с информационным входом регистра временного хранения номера очередного восходящего участка управляющего программного сигнала N+1, выход этого регистра соединен с информационными входами дешифраторов, обеспечивающих считывание максимумов и минимумов управляющего программного сигнала из блоков памяти, а также с входом регистра хранения номера предыдущего восходящего участка N, выходы дешифраторов, обеспечивающих считывание максимумов и минимумов соответственно соединены с адресными входами блоков памятей подгрупп максимумов и минимумов управляющего программного сигнала и соответствующих им накопителей разностей, выходы блоков памяти подгрупп максимумов и минимумов соединены со входами первого и второго дополнительных регистров временного хранения максимумов и минимумов предыдущих участков управляющего программного сигнала, выходы этих регистров являются первыми выходами максимума и минимума программного задатчика и связаны с первыми входами компараторов в цепях коррекции максимумов и минимумов управляющего программного сигнала, выход регистра хранения номера предыдущего восходящего участка управляющего программного сигнала N соединен с входами дешифраторов, обеспечивающих запись разностей между экстремумами управляющего программного сигнала и одноименными экстремумами сигнала датчика нагрузки, выходы указанных дешифраторов соединены с адресными входами записи вычисленных разностей в соответствующие накопители, выход первого элемента «ИЛИ» соединен с входом триггера, выход триггера, именуемый «d», соединен с входом первого формирователя длины служебного импульса «d'» и через первый элемент задержки с входом второго формирователя длины служебного импульса «d"», а также с управляющими входами первых ключей передачи частотных сигналов и адресных кодов, другой выход этого триггера, именуемый «с», соединен с входом третьего формирователя служебного импульса «с'», а также с управляющими входами вторых ключей передачи частотных сигналов и адресных кодов, выходы сумматоров в цепях максимумов и минимумов соответственно соединены с входами регистров временного хранения скорректированных максимумов и минимумов управляющего программного сигнала, выходы этих регистров соединены с входами компаратора разности ординат начала и конца генерируемого участка управляющего программного сигнала, а также с двумя входами блока вычисления промежуточных точек участков управляющего программного сигнала, выход блока вычисления соединен с цифровыми входами блоков памяти восходящих и нисходящих участков управляющего программного сигнала, выходы блоков памяти объединены и образуют выход интерполятора, входы управления считыванием информации из блоков памяти восходящих и нисходящих участков управляющего программного сигнала через соответствующие два ключа передачи адресных кодов соединены с цифровым выходом реверсивного счетчика, частотный вход реверсивного счетчика через два ключа передачи частотных сигналов соединен с выходами соответствующих делителей опорной частоты, на один вход которых поступает частотный сигнал с генератора опорной частоты, другой вход каждого из этих делителей связан с выходами вторых регистров временного хранения величин разности ординат начала и конца восходящих и нисходящих участков управляющего программного сигнала, входы этих регистров соединены с выходами одноименных первых регистров, входы первых регистров хранения величин разностей ординат начала и конца восходящих и нисходящих участков управляющего программного сигнала объединены и подключены к выходу компаратора величины разностей ординат начала и конца генерируемого участка управляющего программного сигнала, выход формирователя длины служебного импульса «d"» соединен с управляющими входами дешифратора, обеспечивающего считывание максимумов управляющего программного сигнала, блока памяти нисходящих участков управляющего программного сигнала и второго регистра временного хранения величин разностей ординат начала и конца нисходящих участков управляющего программного сигнала, выход формирователя длины служебного импульса «d"» соединен с управляющими входами блока задания номера участка управляющего программного сигнала, регистра временного хранения скорректированных величин максимумов управляющего программного сигнала и первого регистра хранения величин разностей ординат начала и конца восходящих участков управляющего программного сигнала, выход формирователя длины импульсов служебного сигнала «с'» соединен с управляющими входами блока памяти восходящих участков управляющего программного сигнала, второго регистра временного хранения величин разностей ординат начала и конца восходящих участков управляющего программного сигнала и второго дополнительного регистра временного хранения минимумов предыдущих участков управляющего программного сигнала, выходы обнуления и переполнения реверсивного счетчика соединены с входами второго элемента «ИЛИ», выход этого элемента «ИЛИ» соединен с одним из входов первого элемента «ИЛИ», на другой вход которого поступает сигнал «ПУСК», выход признака максимума сигнала датчика нагрузки, вырабатываемый экстрематором - «сэ» связан с входами второго и третьего элементов задержки и с управляющим входом коммутатора разностей максимумов управляющего программного сигнала и сигнала датчика нагрузки, выход второго элемента задержки «с"» связан с управляющим входом регистра временного хранения номера предыдущего восходящего участка управляющего программного сигнала N, управляющими входами двух дешифраторов, обеспечивающих запись разностей между одноименными экстремумами управляющего программного сигнала и сигнала датчика нагрузки, выход третьего элемента задержки «с'"» соединен с управляющими входами регистра хранения номера очередного восходящего участка управляющего программного сигнала N+1, дешифратора записи разностей между минимумами управляющего программного сигнала и соответствующими минимумами сигнала датчика нагрузки, регистра временного хранения скорректированных минимумов управляющего программного сигнала, первого регистра временного хранения величин разностей ординат начала и конца нисходящих участков управляющего программного сигнала и первого дополнительного регистра временного хранения максимумов предыдущих участков программы, выход признака минимума сигнала датчика нагрузки, вырабатываемый экстрематором - «dэ» связан с управляющим входом коммутатора разностей минимумов управляющего программного сигнала и соответствующих минимумов сигнала датчика нагрузки, входы вышеуказанных коммутаторов разностей экстремумов управляющего программного сигнала и соответствующих экстремумов сигнала датчика нагрузки соединены с выходами соответствующих компараторов, вычисляющих эти разности, а выходы коммутаторов указанных разностей соединены с входами соответствующих накопителей. An automatic load control device for software testing of mechanical structures for fatigue strength, comprising a program controller, an interpolator, a servo actuator, a load sensor, an extremator, and two parallel correction circuits for the maximums and minimums of the control program signal, each of which consists of a comparator, for implementing calculating the difference between the extremes of the load sensor signal and the extremes of the control software signal, on the carrier of these differences and the adder, the second inputs of the specified comparators in each circuit are connected to the corresponding outputs of the extremator, the first inputs of the adders in each circuit are connected to the second outputs of the program master, providing a signal about the next maxima and minima of the control program signal, and the second inputs of these adders with the outputs of the respective drives, characterized in that the program master comprises a unit for specifying the number of the portion of the control program signal, two blocks memory, consisting of several subgroups of maxima and several subgroups of minima of the control program signal, two registers for temporary storage of the numbers of the next and previous ascending sections of the control program signal N + 1 and N, two decoders designed to control the reading of the next maximums and minima of the control program signal, the first and the second additional registers for temporary storage of the highs and lows of the previous sections of the control program signal, the first element "OR", a trigger that generates service signals “c” and “d” at its outputs, the first delay element and three pulse shapers of service signals, one “s”, another “d”, a third “d” ”, two decoders for recording control differences between the extrema of the control program signal and the corresponding extrema of the load sensor signal, in addition, several accumulators of differences between the extrema of the control program signal and the corresponding extrema of the load sensor signal are introduced into the device one drive for each subgroup of extrema, two registers for temporary storage of the corrected maximums and minimums of the control program signal, a comparator for calculating the difference in the ordinates of the beginning and end of each section of the control program signal, the second and third delay elements that form the service pulses, one “s”, the other "c '"", as well as two commutators of the differences between the extrema of the control program signal and the corresponding extrema of the load sensor signal, the interpolator contains it is a block for calculating the intermediate points of the sections of the control program signal, two memory blocks of the ascending and descending sections of the control program signal, two sequentially included registers for temporary storage of the ordinates of the beginning and end of the ascending sections of the control program signal, two sequentially included registers for temporary storage of the differences of the ordinates of the ordinates of the beginning and end downstream sections of the control program signal, two reference frequency divider, reference frequency generator, trans the second and second keys of transmitting frequency signals, a reversible counter, the first and second keys of transmitting address codes, the second OR element, while the information output of the unit for specifying the program section number is connected to the information input of the temporary storage register of the number of the next upstream section of the control program signal N + 1, the output of this register is connected to the information inputs of the decoders, providing the reading of the maxima and minima of the control program signal from the memory blocks, as well as with the reg the storage space of the numbers of the previous upstream section N, the outputs of the decoders providing the reading of the maxima and minima are respectively connected to the address inputs of the memory blocks of the subgroups of maximums and minima of the control program signal and the corresponding difference accumulators, the outputs of the memory blocks of the subgroups of the maximums and minimums are connected to the inputs of the first and second additional registers for temporary storage of the highs and lows of the previous sections of the control program signal, the outputs of these registers are the first outputs of the maximum and minimum of the program setter and are associated with the first inputs of the comparators in the correction circuits for the maximums and minimums of the control program signal; the output of the storage register of the number of the previous upstream section of the control program signal N is connected to the inputs of decoders that record differences between the extrema of the control program signal and the same names extremes of the load sensor signal, the outputs of these decoders are connected to the address inputs of the recording of the differences in the respective drives, the output of the first element "OR" is connected to the trigger input, the output of the trigger, referred to as "d", is connected to the input of the first driver of the length of the service pulse "d""and through the first delay element to the input of the second driver of the length of the service pulse" d "", as well as with the control inputs of the first keys for transmitting frequency signals and address codes, another output of this trigger, referred to as "c", is connected to the input of the third driver of the service pulse "c '", as well as to the control inputs of the second key transmission of frequency signals and address codes, the outputs of the adders in the chains of maximums and minimums are respectively connected to the inputs of the registers for temporary storage of the adjusted maximums and minimums of the control program signal, the outputs of these registers are connected to the inputs of the comparator of the difference of the ordinates of the beginning and end of the generated section of the control program signal, and with two inputs of the block for calculating the intermediate points of the sections of the control program signal, the output of the block of calculation is connected to digital inputs the memory blocks of the ascending and descending sections of the control program signal, the outputs of the memory blocks are combined and form the output of the interpolator, the inputs for controlling the reading of information from the memory blocks of the ascending and descending sections of the control program signal are connected to the digital output of the reverse counter via the corresponding two keys, frequency input the reversible counter through two keys for transmitting frequency signals is connected to the outputs of the respective dividers of the reference frequency, one the input of which receives a frequency signal from the reference frequency generator, the other input of each of these dividers is connected to the outputs of the second registers for temporary storage of the ordinates of the beginning and end differences of the ascending and descending sections of the control program signal, the inputs of these registers are connected to the outputs of the first registers of the same name, the inputs of the first registers storing the differences of the ordinates of the beginning and end of the ascending and descending sections of the control program signal are combined and connected to the output of the magnitude comparator the differences of the ordinates of the beginning and end of the generated portion of the control program signal, the output of the service pulse shaper “d” ”is connected to the control inputs of the decoder that provides the reading of the maximums of the control program signal, the memory block of the descending sections of the control program signal and the second register of temporary storage of the differences of the ordinates of the beginning and the end of the descending sections of the control program signal, the output of the shaper length of the service pulse "d""is connected to the control by the input inputs of the unit for specifying the number of the control program signal section, the register for temporary storage of the adjusted maximum values of the control program signal and the first register for storing the differences in the ordinates of the beginning and end of the ascending sections of the control program signal, the output of the pulse-length generator of the service signal “s” is connected to the control inputs of the block the memory of the ascending sections of the control program signal, the second register of temporary storage of the differences of the ordinates of the beginning the end of the ascending sections of the control program signal and the second additional register for temporary storage of the minima of the previous sections of the control program signal, the zeroing and overflow outputs of the reverse counter are connected to the inputs of the second OR element, the output of this OR element is connected to one of the inputs of the first OR element , the other input of which receives the signal "START", the maximum output characteristic of the load sensor signal produced ekstrematorom - "to e" is connected to the inputs of the second and third Elem of the delay and with the control input of the switch of the differences of the maximums of the control program signal and the signal of the load sensor, the output of the second delay element “c” is connected to the control input of the temporary storage register of the number of the previous upstream section of the control program signal N, the control inputs of two decoders that record the differences between with the same extremes of the control program signal and the signal of the load sensor, the output of the third delay element "c '""is connected to the control input the storage register of the next upstream section of the control program signal N + 1, the decoder for recording the differences between the minima of the control program signal and the corresponding minima of the load sensor signal, the register for temporary storage of the adjusted minimums of the control program signal, the first register for temporary storage of the differences in the ordinates of the ordinates of the beginning and end of the descending sections control program signal and the first additional register of temporary storage of maxima uschih program sections, yield the characteristic minimum load sensor signal produced ekstrematorom - «d e" is connected to the control input of the switch control software signal minima differences and the respective minima of the load sensor signal above switches inputs differences extrema control program signal and respective extrema load sensor connected with the outputs of the respective comparators calculating these differences, and the outputs of the switches of the indicated differences are connected s with the inputs of the respective drives.
RU2007126386/09A 2007-07-12 2007-07-12 Device for automatic control of loading during program endurance tests of mechanical structures RU2365963C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007126386/09A RU2365963C2 (en) 2007-07-12 2007-07-12 Device for automatic control of loading during program endurance tests of mechanical structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007126386/09A RU2365963C2 (en) 2007-07-12 2007-07-12 Device for automatic control of loading during program endurance tests of mechanical structures

Publications (2)

Publication Number Publication Date
RU2007126386A RU2007126386A (en) 2009-01-20
RU2365963C2 true RU2365963C2 (en) 2009-08-27

Family

ID=40375608

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007126386/09A RU2365963C2 (en) 2007-07-12 2007-07-12 Device for automatic control of loading during program endurance tests of mechanical structures

Country Status (1)

Country Link
RU (1) RU2365963C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2650749C2 (en) * 2015-09-11 2018-04-17 Федеральное государственное унитарное предприятие "Сибирский научно-исследовательский институт авиации им. С.А. Чаплыгина" Method of recognizing sites of critical destruction in static tests and device for its implementation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2650749C2 (en) * 2015-09-11 2018-04-17 Федеральное государственное унитарное предприятие "Сибирский научно-исследовательский институт авиации им. С.А. Чаплыгина" Method of recognizing sites of critical destruction in static tests and device for its implementation

Also Published As

Publication number Publication date
RU2007126386A (en) 2009-01-20

Similar Documents

Publication Publication Date Title
Sevin On the elastic bending of columns due to dynamic axial forces including effects of axial inertia
US5388056A (en) Method and system for vibration test
US3718813A (en) Technique for correlation method of determining system impulse response
CN106483866B (en) Guidance and control semi-matter simulating system timing method and system
CN111538079B (en) Method and device for determining geological fracture flexibility parameters based on full waveform inversion technology
CN102346441B (en) Encoder signal simulation device and method thereof
CN101674194B (en) Cluster load model based on log feature analysis and modeling method thereof
RU2365963C2 (en) Device for automatic control of loading during program endurance tests of mechanical structures
RU2365965C2 (en) Device for automatic control of loading during program endurance tests of mechanical structures
CN117010723A (en) Carbon emission prediction method, system, apparatus, and computer-readable storage medium
US3675127A (en) Gated-clock time measurement apparatus including granularity error elimination
RU2365964C2 (en) Method for control of loading during program endurance tests of mechanical structures
US6230294B1 (en) Transient analysis device for analog/digital mixed circuit and analysis method thereof
Tissen et al. UT1 prediction based on long-time series analysis
CN114217862B (en) Real-time hybrid test method based on combination of Windows system and real-time hardware system
RU2805259C1 (en) Code-to-frequency converter
RU2757856C1 (en) Device for hardware simulation of laser angular velocity sensor
SU1003315A1 (en) Device for control of pulse repetition period
RU2714613C1 (en) Adaptive digital smoothing device
SU1121681A1 (en) System for semi-full-scale simulating of dynamic systems
RU2001106752A (en) METHOD FOR SEARCHING FAULT BLOCK IN DYNAMIC SYSTEM
US20230236244A1 (en) Machine Learning for Syncing Multiple FPGA Ports in a Quantum System
SU1234810A1 (en) Control system
CN115941067A (en) Method, device and processor for realizing high-precision coefficient updating processing in channel simulation and computer readable storage medium thereof
RU2547620C1 (en) Data output control system

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140713