RU2190928C2 - Преобразователь формы кода - Google Patents

Преобразователь формы кода

Info

Publication number
RU2190928C2
RU2190928C2 RU99108646A RU99108646A RU2190928C2 RU 2190928 C2 RU2190928 C2 RU 2190928C2 RU 99108646 A RU99108646 A RU 99108646A RU 99108646 A RU99108646 A RU 99108646A RU 2190928 C2 RU2190928 C2 RU 2190928C2
Authority
RU
Grant status
Grant
Patent type
Prior art keywords
code
converter
shift register
inputs
minimum
Prior art date
Application number
RU99108646A
Other languages
English (en)
Other versions
RU99108646A (ru )
Inventor
О.А. Финько
Г.В. Тельнов
Ю.А. Яблоновский
Э.А. Бардаев
Н.И. Кумсков
В.А. Лисовский
С.Б. Елесин
Original Assignee
Финько Олег Анатольевич
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

Изобретение относится к области вычислительной техники и может быть использовано в гибких вычислительных системах с перестраиваемой информационной структурой. Техническим результатом является расширение области применения устройства за счет обеспечения возможности преобразования произвольной формы кода в минимальную форму кода. Устройство содержит n элементов И, накапливающий сумматор минимального кода, кольцевой регистр сдвига. 1 табл., 1 ил.

Description

Устройство относится к области вычислительной техники и может быть использовано в гибких вычислительных системах для преобразования произвольной формы представления чисел в минимальную форму этого же числа.

Известен преобразователь формы кода, содержащий элементы И, ИЛИ с соответствующей организацией связей (А. С. 1485411, кл. Н 03 М 7/30, 1987г.).

Однако известный преобразователь не позволяет преобразовывать любую форму кода для заданного избыточного счисления в минимальную форму кода.

Наиболее близким к предлагаемому устройству по сущности технического решения является преобразователь формы кода, содержащий n элементов И с соответствующими связями между ними (А. С. 1487196, М. кл. H 03 М 7/30, 1987 г.).

Однако известное устройство не позволяет преобразовывать любую форму кода в минимальный код.

Задача изобретения - расширение области применения за счет обеспечения возможности устройства преобразования произвольной формы кода в минимальную форму кода.

Выполнение поставленной задачи достигается тем, что в преобразователь формы кода, содержащий n элементов И, первые входы которых являются входами преобразователя, введены накапливающий cумматор минимального кода и кольцевой регистр сдвига, причем вторые входы n элементов И соединены с выходами регистра сдвига, а выходы подключены ко входам сумматора, выход которого является выходом преобразователя, а синхровход соединен с синхровходом кольцевого регистра сдвига и является синхровходом преобразователя.

На чертеже представлена структурная схема предлагаемого преобразователя; в табл. 1 представлен пример цифровых значений на выходах устройств преобразователя.

Преобразователь формы кода содержит элементы 1.1, 1.2,..., 1.n И, накапливающий сумматор 2 минимального кода, кольцевой регистр 3 сдвига, а также информационные входы 5 преобразователя, синхровход 4, информационный выход 6.

Информационные входы 5 преобразователя подключены к первым входам элементов 1.1, 1.2, ..., 1.n И, вторые входы которых соединены с выходами кольцевого регистра 3 сдвига в соответствии с порядком следования, выходы подключены ко входам накапливающего сумматора 2 минимального кода, выход которого является информационным выходом 6 преобразователя. Синхровход 4 преобразователя подключен к синхровходам накапливающего сумматора 2 минимального кода и кольцевого регистра 3 сдвига.

Накапливающий сумматор 2 срабатывает по фронту синхроимпульса и функционирует в минимальной форме кода. Количество разрядов кольцевого регистра 3 сдвига, который срабатывает по спаду синхроимпульса, соответствует разрядности входного представления - n.

Таким образом, введенные элементы - накапливающий сумматор 2 минимального кода и кольцевой регистр 3 сдвига, а также новые связи, заключающиеся в соединении вторых входов элементов 1.1, ..., 1.n И с выходами регистра 3 сдвига, выходов - с входами накапливающего сумматора 2 минимального кода, выхода 6 преобразователя с выходом накапливающего сумматора 2 минимального кода, синхровхода кольцевого регистра 3 сдвига с синхровходом 4 преобразователя, соответствуют признакам "существенные отличия" и обеспечивают достижение положительного эффекта.

В избыточных позиционных системах счисления числа могут быть представлены с помощью разных кодовых форм (А.В. Ткаченко. Представление, коррекция и обработка избыточных счислений // АиТ, 1991 г. 12, с. 138-148, А.В. Ткаченко, О. А. Финько. Синтез и преобразование сложных структурных кодов // АиТ, 1995 г., 5, с.183-189).

Известны минимальная, максимальная, оптимальная, пакетная и др. кодовые формы. Теоретически, при снятии ограничений на избыточность счисления, количество кодовых форм бесконечно. Однако только в минимальной форме представление числа имеет минимальный "вес" (количество единичных символов).

Поэтому для преобразования представления числа в любой кодовой форме достаточно разложить это представление на несколько слагаемых так, чтобы их представления имели меньший "вес" и удовлетворяли требованиям минимальной формы, которые, в свою очередь, суммируются по правилам минимальной формы.

Устройство работает следующим образом. Действие преобразователя рассмотрим на примере преобразования числа, представленного в оптимальном коде (между двумя единичными символами следует не менее одного и не более двух нулевых символов) t = 1 - счисления (табл. 1).

В исходном состоянии, в момент времени t0, накапливающий сумматор 2 минимального кода обнулен, на входах 5 преобразователя установлены потенциалы, соответствующие значениям разрядных цифр a(i), i=0,..., n-1 преобразуемого кода. В кольцевой регистр 3 сдвига занесен код b(i), i=0,..., n-1, представляющий собой последовательность единиц, разделенных количеством нулей, обусловленным минимальной формой данного кода (для t=1 - счисления - не менее 4 нулевых символов, для р-кода Фибоначчи - не менее р - нулевых символов). На информационные входы накапливающего сумматора 2 минимального кода поступит d(i), i=0,..., n-1, где d(i) = a(i)b(i). Легко видеть, что какая бы кодовая комбинация не поступила бы на вход 5 преобразователя, на информационных входах накапливающего сумматора 2 минимального кода код всегда удовлетворяет требованиям минимальной формы.

В момент времени, соответствующий началу преобразования по синхровходу 4, поступает первый тактовый импульс. При этом по фронту импульса в сумматор 2 заносится код d(i), i=0,..., n-1, а по спаду тактового импульса содержание регистра 3 сдвигается на один разряд. На входах накапливающего сумматора 2 минимального кода устанавливается код d(i), i=0,..., n-1 для момента времени t1. После поступления второго тактового импульса в сумматоре 2 образуется минимальная форма арифметической суммы чисел, представленных кодом d(i) для t0 и d(i) для t1. Содержимое кольцевого регистра 3 сдвигается на один разряд и т.д. После поступления 4-го тактового импульса в накапливающем сумматоре 2 минимального кода образуется минимальная форма представления числа, соответствующая преобразуемому числу. Преобразование на этом закончено.

Таким образом, предложенное устройство позволяет преобразовывать любую форму представления числа в избыточной позиционной системе счисления в минимальную форму этой же системы счисления, в то же время известное устройство позволяет преобразовывать только пакетную форму исходного числа.

Более широкие функциональные возможности выгодно отличают предлагаемое устройство от прототипа.

Claims (1)

  1. Преобразователь формы кода, содержащий n элементов И, первые входы которых являются входами преобразователя, отличающийся тем, что введены накапливающий сумматор минимального кода и кольцевой регистр сдвига, причем вторые входы n элементов И соединены с выходами кольцевого регистра сдвига, а выходы подключены ко входам накапливающего сумматора минимального кода, выход которого является выходом преобразователя, а синхровход соединен с синхровходом кольцевого регистра сдвига и является синхровходом преобразователя.
RU99108646A 1999-04-21 1999-04-21 Преобразователь формы кода RU2190928C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU99108646A RU2190928C2 (ru) 1999-04-21 1999-04-21 Преобразователь формы кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU99108646A RU2190928C2 (ru) 1999-04-21 1999-04-21 Преобразователь формы кода

Publications (2)

Publication Number Publication Date
RU99108646A true RU99108646A (ru) 2001-03-10
RU2190928C2 true RU2190928C2 (ru) 2002-10-10

Family

ID=20219046

Family Applications (1)

Application Number Title Priority Date Filing Date
RU99108646A RU2190928C2 (ru) 1999-04-21 1999-04-21 Преобразователь формы кода

Country Status (1)

Country Link
RU (1) RU2190928C2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ТКАЧЕНКО А.В. представление, коррекция и обработка избыточных счислений. Автоматика и телемеханика, 1991, №12, с.138-148. *

Similar Documents

Publication Publication Date Title
US4593393A (en) Quasi parallel cyclic redundancy checker
US5978827A (en) Arithmetic processing
US4163211A (en) Tree-type combinatorial logic circuit
US4190893A (en) Modular modulo 3 module
Born et al. Transformation of switching functions to completely symmetric switching functions
US3241114A (en) Comparator systems
US4740993A (en) Digital companding circuit
US3882483A (en) Code converter system and method
US3449555A (en) Parallel binary to binary coded decimal and binary coded decimal to binary converter utilizing cascaded logic blocks
US3691554A (en) Code converters
US5920496A (en) High speed correlator using up/down counter
US4325056A (en) BCD To binary converter
US3890496A (en) Variable 8421 BCD multiplier
US6785343B1 (en) Rectangular-to-polar conversion angle quantizer
US3753230A (en) Methods and apparatus for unit-distance counting and error-detection
KR100200489B1 (ko) 데이타 인터페이스 장치
RU2130200C1 (ru) Аналоговый логический элемент "запрет минимального и максимального значений информационной переменной"
JP3083532B2 (ja) 情報信号復号装置