RU2124804C1 - Synchronous detector - Google Patents
Synchronous detector Download PDFInfo
- Publication number
- RU2124804C1 RU2124804C1 RU97102770A RU97102770A RU2124804C1 RU 2124804 C1 RU2124804 C1 RU 2124804C1 RU 97102770 A RU97102770 A RU 97102770A RU 97102770 A RU97102770 A RU 97102770A RU 2124804 C1 RU2124804 C1 RU 2124804C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- counter
- signal
- phase
- Prior art date
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Изобретение относится к области радиотехники, в частности к радиоприемным устройствам, и может быть использовано в устройствах цифровой обработки радиосигналов для оценки фазы высокочастотного заполнения с одновременным выделением огибающей узкополосных сигналов. The invention relates to the field of radio engineering, in particular to radio receivers, and can be used in devices for digital processing of radio signals to estimate the phase of high-frequency filling with simultaneous separation of the envelope of narrow-band signals.
Известны цифровые детекторы огибающей сигнала (см., например, "Цифровой пиковый детектор" по А. С. СССР N 1118926, "Синхронный детектор" по А.С. СССР N 1272470, "Синхронный детектор" по А.С. СССР N 1706005 и др. В известных устройствах решается только задача получения значений огибающей узкополосных сигналов в цифровой форме. Digital envelope signal detectors are known (see, for example, “Digital Peak Detector” according to AS USSR N 1118926, “Synchronous Detector” according to AS USSR N 1272470, “Synchronous Detector” according to AS USSR N 1706005 etc. In known devices, only the problem of obtaining the envelope values of narrowband signals in digital form is solved.
Однако, в современных цифровых радиоприемных системах, реализующих адаптивную обработку сигналов, способных адаптивно менять режим и вид работы, осуществляющих, например, обработку полезного сигнала с компенсацией помех, сведений только об огибающей или только о фазе сигнала недостаточно. Для вынесения окончательного решения о принятом сигнале в них часто необходимо одновременно использовать и ту и другую информацию. However, in modern digital radio receiving systems that implement adaptive signal processing, are able to adaptively change the mode and type of work, for example, they process a useful signal with interference compensation, there is not enough information about the envelope or only about the phase of the signal. To make a final decision on the received signal, it is often necessary to use both of these information at the same time.
Недостаточные функциональные возможности известных синхронных детекторов обусловливают их узкую область применения. В радиоприемных системах они могут использоваться только при построении схем, реализующих некогерентный прием по огибающей. Их возможностей недостаточно для осуществления квадратурной обработки, обработки с компенсацией помех и т.д. The lack of functionality of known synchronous detectors determine their narrow scope. In radio receiving systems, they can be used only when constructing circuits that implement incoherent envelope reception. Their capabilities are not enough for quadrature processing, processing with interference compensation, etc.
Наиболее близким по своей технической сущности к заявляемому является синхронный детектор по А.С. СССР N 1706005, кл. H 03 D 3/02, 3/18, 1989 г., который выбран в качестве прототипа. The closest in technical essence to the claimed is a synchronous detector according to A.S. USSR N 1706005, class H 03
Устройство прототип содержит аналого-цифровой преобразователь последовательного приближения (АЦП) и компаратор, сигнальные входы которых объединены и служат сигнальным входом устройства, последовательно соединенные первый RS-триггер, S-вход которого является входом "Запуск" устройства, первый элемент И и инвертор, последовательно соединенные генератор тактовых импульсов (ГТИ), счетчик, дешифратор, второй RS-триггер и второй элемент И, выход которого соединен с тактовым входом АЦП, а второй вход объединен со счетным входом счетчика и подключен к выходу ГТИ, причем вход R счетчика соединен с выходом инвертора, управляющий вход V счетчика соединен с выходом первого RS-триггера и входом "Запуск" АЦП, выход которого "Готовность данных" подключен к R-входу первого RS-триггера, а выход компаратора соединен с первым входом первого элемента И, кроме того АЦП имеет выход "А" отсчетов огибающей амплитуды входного сигнала в цифровой форме, являющийся выходом устройства. The prototype device contains an analog-to-digital converter for sequential approximation (ADC) and a comparator, the signal inputs of which are combined and serve as the signal input of the device, the first RS-trigger connected in series, the S-input of which is the “Start” input of the device, the first element And and the inverter, in series connected clock generator (GTI), counter, decoder, second RS-flip-flop and the second element And, the output of which is connected to the clock input of the ADC, and the second input is combined with the counting input of the counter and connect it is connected to the GTI output, with the counter input R connected to the inverter output, the counter V control input connected to the output of the first RS-trigger and the “Start” input of the ADC, the output of which “Data Ready” is connected to the R-input of the first RS-trigger, and the output the comparator is connected to the first input of the first element And, in addition, the ADC has an output "A" samples of the envelope of the amplitude of the input signal in digital form, which is the output of the device.
Достоинствами устройства-прототипа в сравнении с указанными аналогами является наличие в его составе узлов, формирующих напряжения, на основе которых может решаться задача измерения фазы. The advantages of the prototype device in comparison with these analogues is the presence in its composition of nodes that form voltage, on the basis of which the phase measurement problem can be solved.
Недостатком устройства прототипа является узкая область его применения. The disadvantage of the prototype is the narrow scope of its application.
Целью изобретения является расширение области применения синхронного детектора за счет обеспечения возможности измерения в нем фазы входного сигнала с одновременным выделением его огибающей. The aim of the invention is to expand the scope of the synchronous detector by providing the possibility of measuring in it the phase of the input signal with the simultaneous selection of its envelope.
Поставленная цель достигается тем, что в известном синхронном детекторе, содержащем аналого-цифровой преобразователь последовательного приближения и компаратор, сигнальные входы которых объединены и служат сигнальным входом устройства, последовательно соединенные первый RS- триггер, S-вход которого является входом "Запуск" устройства, первый элемент И и инвертор, последовательно соединенные генератор тактовых импульсов, счетчик, дешифратор, второй RS-триггер и второй элемент И, выход которого соединен с тактовым входом аналого-цифрового преобразователя, а второй вход объединен со счетным входом счетчика и подключен к выходу генератора тактовых импульсов, причем вход R счетчика соединен с выходом инвертора, управляющий вход V счетчика соединен с выходом первого RS-триггера и входом "Запуск" аналого-цифрового преобразователя, выход которого "Готовность данных" подключен к R-входу первого RS-триггера, а выход компаратора соединен с первым входом первого элемента И, кроме того аналого-цифровой преобразователь последовательного приближения имеет выход "А" отсчетов огибающей амплитуды входного сигнала в цифровой форме, дополнительно введены блок согласования, синтезатор частоты, умножитель частоты и блок измерения фазы, выход которого является цифровым выходом "φ" значения фазы, причем первый вход блока согласования соединен с входом "Запуск" детектора, второй вход соединен с выходом компаратора, выходы "Пуск" и "Начало измерения φ" подключены к одноименным входам блока измерения фазы, вход которого "Опорная частота" соединен с выходом синтезатора частоты, а вход "Счетные импульсы" - с выходом умножителя частоты, входы синтезатора частоты и умножителя частоты объединены и подключены к выходу генератора тактовых импульсов. This goal is achieved by the fact that in the well-known synchronous detector containing an analog-to-digital converter of sequential approximation and a comparator, the signal inputs of which are combined and serve as the signal input of the device, the first RS-trigger is connected in series, the S-input of which is the “Start” input of the device, the first an And element and an inverter connected in series with a clock generator, a counter, a decoder, a second RS-trigger and a second And element, the output of which is connected to a clock input of analog-digital the converter, and the second input is combined with the counter counter input and connected to the output of the clock pulse generator, with the counter input R connected to the inverter output, the counter control input V connected to the output of the first RS-trigger and the “Start” input of the analog-to-digital converter, the output of which The “data readiness” is connected to the R-input of the first RS-flip-flop, and the comparator output is connected to the first input of the first element And, in addition, the analog-to-digital converter of sequential approximation has the output “A” of the envelope samples the input signal plates in digital form, an additional matching unit, a frequency synthesizer, a frequency multiplier and a phase measuring unit are introduced, the output of which is the digital output “φ” of the phase value, the first input of the matching unit connected to the “Start” input of the detector, the second input connected to the output of the comparator, the outputs "Start" and "Start of measurement φ" are connected to the same inputs of the phase measuring unit, the input of which "Reference frequency" is connected to the output of the frequency synthesizer, and the input "Counted pulses" is connected to the output of the frequency multiplier, in the strokes of the frequency synthesizer and frequency multiplier are combined and connected to the output of the clock generator.
Существо предложения по расширению области возможного применения по сравнению с прототипом основывается на одновременном выполнении измерений амплитуды и фазы входного сигнала и формирование результатов измерений в цифровом виде. Заявляемое устройство поясняется чертежами
Фиг. 1 - Схема заявляемого устройства.The essence of the proposal to expand the scope of possible applications compared to the prototype is based on the simultaneous measurement of the amplitude and phase of the input signal and the formation of the measurement results in digital form. The inventive device is illustrated by drawings.
FIG. 1 - Scheme of the claimed device.
Фиг. 2 - Компаратор 1. FIG. 2 -
Фиг. 3 - Блок согласования 11. FIG. 3 -
Фиг. 4 - Блок измерения фазы 14. FIG. 4 -
Фиг. 5 - Временные диаграммы сигналов, поясняющие принцип работы заявляемого устройства. FIG. 5 - Timing diagrams of signals explaining the principle of operation of the inventive device.
Синхронный детектор, показанный на фиг. 1, содержит компаратор 1, первый логический элемент И 2, второй логический элемент И 3, первый RS-триггер 4, второй RS-триггер 5, счетчик 6, аналого-цифровой преобразователь последовательного приближения (АЦП) 7, дешифратор 8, генератор тактовых импульсов (ГТИ) 9, инвертор 10, блок согласования 11, синтезатор частот (СЧ) 12, умножитель частоты (УЧ) 13, блок измерения фазы (БИФ) 14. Сигнальные входы компаратора 1 и АЦП 7 объединены и служат сигнальным входом устройства. Выход компаратора 1 соединен с первым входом первого элемента И 2 и вторым входом блока согласования 11, выходы которого "Пуск" и "Начало измерения φ" подключены к одноименным входам БИФ 14. Второй вход первого элемента И 2 соединен с входом V (управляющим входом) счетчика 6, входом "Запуск" АЦП 7 и подключен к выходу первого RS-триггера 4, R-вход (обнуляющий вход) которого соединен с выходом "Готовность данных" АЦП 7. Выход элемента И 2 через инвертор 10 соединен с обнуляющим R-входом счетчика 6, выходы которого подключены к дешифратору 8. Счетный вход счетчика 6 соединен с вторым входом второго элемента И 3, входом умножителя 13, входом синтезатора частоты 12 и подключен к выходу ГТИ 9. Первый и второй выходы дешифратора 8 соединены с S и R входами второго RS-триггера 5 соответственно. Выход RS-триггера 5 подключен к первому входу второго элемента И 3. Выход второго элемента И 3 соединен с входом тактовых импульсов (вх.ТИ) АЦП 7. Выход СЧ 12 подключен к входу "Опорная частота" БИФ 14. Выход умножителя частоты 13 соединен с входом счетных импульсов БИФ 14. Информационный выход АЦП 7 является выходом "А" синхронного детектора, на котором формируется цифровое значение амплитуды входного сигнала. Вход S первого RS-триггера 4 и вход "Пуск" блока согласования 11 объединены и являются входом "Запуск" синхронного детектора. Выход БИФ 14 является выходом "φ" синхронного детектора, на котором формируются цифровые значения фазы входного сигнала. The synchronous detector shown in FIG. 1, contains a
На фиг. 2 показана схема компаратора 1, предназначенного для выделения моментов пересечения входным сигналом нулевого уровня. Схема содержит последовательно соединенные 3 усилители 1.1 - 1.3 и собственно компаратор 1.4. Вход первого усилителя 1.1 является входом компаратора 1. Выход компаратора 1.4 является выходом блока 1. Усилители 1.1-1.3 могут быть выполнены на интегральных микросхемах 435УН1 с дифференциальным входом, которые хорошо работают в качестве усилителей-ограничителей, см., например, книгу "Функциональные устройства на интегральных микросхемах дифференциального усиления". Под ред. В.3. Найдерова.- М.: Сов. радио, 1977, с. 37. Компаратор 1.4 обеспечивает наиболее резкое переключение уровня выходного напряжения за счет весьма высокой скорости нарастания выходного сигнала и очень малого времени восстановления, что обеспечивает хорошее совпадение фронтов напряжения на выходе компаратора с положением пересечения входным сигналом нулевого уровня. Компараторы описаны, например, в книге "Аналоговые и цифровые интегральные микросхемы". Справочное пособие. Под ред. С.В. Якубовского. - 2-е изд. перераб. и доп. - М.: Радио и связь, 1985, на стр. 305-307. Схема использованного компаратора 521 САЗ показана в названной книге на стр. 311 рис. 6.30. In FIG. 2 shows a diagram of a
Схемы логических элементов И 2, 3, RS-триггеры 4, 5 и инвертора 10 известны и описаны, см., например, в книге Шило B.Л. "Популярные цифровые микросхемы" Справочник - М. : Радио и связь, 1987, на стр. 34-44, стр. 74 и стр. 26-27 соответственно. Logic circuits AND 2, 3, RS-
Счетчик 6 и дешифратор 8 предназначены для формирования выходных импульсов, положение которых на временной оси совпадает с положением амплитуды колебания входного сигнала. Такие счетчики и дешифраторы известны, описаны, например, в упомянутой выше книге Шило В. Л. на стр. 239-240. На рис. 2.40 показана схема подобного счетчика с дешифратором. Счетчик 6 и дешифратор 8, в частности, могут быть реализованы на микросхеме 564ИЕ9. The
Аналого-цифровой преобразователь последовательного приближения 7 предназначен для формирования в цифровом коде значения амплитуды входного сигнала. Подобные АЦП известны, описаны, например, в книге "Аналоговые и цифровые интегральные микросхемы". Справочное пособие. Под ред. С.В. Якубовского. - 2-е издание перераб. и дополненное, М.: Радио и связь, 1982, на стр. 361-363. На рис. 6.88 показана схема такого АЦП. АЦП 7, в частности, может быть реализован на интегральной микросхеме К1108ПВ1. The serial-to-analog analog-to-
ГТИ 9 предназначен для выработки опорных тактовых импульсов, на основе которых формируются сигналы, обеспечивающие управление во времени работой блоков заявляемого устройства. В качестве ГТИ 9 могут быть использованы опорные генераторы. Схемы опорных генераторов известны и описаны, например, в книге Павлова К. М. "Радиоприемные устройства магистральной КБ связи". Учебное пособие для техникумов связи. М.: Связь, 1980, стр. 83-84, на рис. 2.30 показана и описана функциональная схема широко распространенного опорного генератора "Гиацинт".
Блок согласования 11 предназначен для согласования сигналов по уровням и во времени в блоке измерения фазы 14 с сигналами, формируемыми в других блоках синхронного детектора. Схема блока согласования 11 показана на фиг. 3. Схема включает: делитель напряжения на сопротивлениях R1 и R2, инвертор 11.1, счетчик 11.2 и два преобразователя уровней 11.3 и 11.4. Средняя точка сопротивлений делителя на R1 и R2 соединена со входом инвертора 11.1, выход которого подключен к входу "С" (счетному входу) счетчика 11.2. Выходы "0" и "1" счетчика 11.2 подключены к входам ПУ 11.3 и ПУ 11.4 соответственно. Выход ПУ 11.3 является выходом "Пуск" блока согласования 11, а выход ПУ 11.4 - с выходом "Начало измерения φ". R-вход (обнуляющий вход) счетчика 11.2 является первым входом блока согласования 11. Вход делителя на сопротивлениях R1 и R2 является вторым входом блока согласования 11. Все эти устройства описаны в упомянутой выше книге Шило B.Л, в частности, преобразователи уровней представлены на стр. 304-305 данной книги. Block matching 11 is designed to match the signals in levels and in time in the
Синтезатор частоты (СЧ) 12 предназначен для формирования двухуровневого опорного сигнала с частотой, равной частоте входного сигнала. Для обеспечения хорошего совпадения частоты опорного сигнала с частотой входного необходим синтезатор частот с мелким шагом сетки частот. Такие синтезаторы описаны, например, в книге "Цифровые радиоприемные системы". Справочник. Под ред. М.И. Жодзижского. - М.: Радио и связь, 1990, стр. 71-74, а на рис. 3.7 стр. 72 показана функциональная схема, по которой, в частности, может быть построен СЧ 11. Синтезатор частоты, построенный по вышеназванной схеме, изготовлен Российским институтом мощного радиостроения, децимальный номер принципиальной схемы EP2 329.008 Э3. Разряды кодового слова (целая часть и дробная часть), управляющего частотой выходного сигнала синтезатора, формируются непосредственно в синтезаторе. Для этого соответствующие разряды кодового слова присоединяются к источнику напряжения, формирующего уровни логических нуля и единицы. A frequency synthesizer (MF) 12 is designed to generate a two-level reference signal with a frequency equal to the frequency of the input signal. To ensure a good match between the frequency of the reference signal and the input frequency, a frequency synthesizer with a fine pitch of the frequency grid is required. Such synthesizers are described, for example, in the book Digital Radio Receiving Systems. Directory. Ed. M.I. Zhodzizhsky. - M.: Radio and Communications, 1990, pp. 71-74, and in Fig. 3.7 p. 72 shows a functional diagram according to which, in particular, midrange 11 can be built. A frequency synthesizer constructed according to the above scheme was manufactured by the Russian Institute of Powerful Radio Engineering, decimal circuit number EP2 329.008 E3. The bits of the code word (integer part and fractional part), which controls the frequency of the synthesizer output signal, are formed directly in the synthesizer. To do this, the corresponding bits of the code word are connected to a voltage source, which forms logical zero and one levels.
Умножитель частоты 13 предназначен для формирования счетных импульсов, используемых в блоке измерения фазы 14 для оценки рассогласования входного колебания и опорного. Умножители частоты известны, они описаны, например, в книге "Функциональные устройства на интегральных микросхемах дифференциального усиления". Под ред. В. З. Найдерова.- М.: Сов. радио, 1977, стр. 61-66. В частности, умножитель частоты 13 может быть реализован по схеме, показанной на рис. 3.6 стр. 65 вышеназванной книги. The frequency multiplier 13 is designed to generate counting pulses used in the
Блок измерения фазы (БИФ) 14 показан на фиг. 4 и предназначен для измерения в цифровом коде временного промежутка между моментами пересечения нулевого уровня положительным фронтом входного сигнала и опорного сигнала. БИФ 14 содержит сдвоенный D-триггер 14.1, счетчики 14.2 и 14.2а, два преобразователя уровней 14.3 и 14.4. Выход ПУ 14.4 через дифференциальную цепь C1, R1 соединен с тактовым входом СЕ2 D-триггера 14.1, информационный вход D2 и управляющий вход S1 которого соединены с собственным выходом Q1, а также с управляющими входами S2 счетчиков 14.2 и 14.2а. Выход Q2 D-триггера 14.1 подключен к управляющим входам S1 счетчиков 14.2 и 14.2а, счетные входы "С" которых объединены и подключены к выходу ПУ 14.3. Выход переноса "С" счетчика 14.2 соединен с входом Свх счетчика 14.2а. Обнуляющие входы R1 и R2 сдвоенного D-триггера 14.1 объединены и являются входом "Пуск" БИФ 14. Вход "Начало измерения φ" соединен с входом информационным входом D1 D-триггера 14.1. Вход ПУ 14.4 является входом "Опорная частота" БИФ 14. Вход ПУ 14.3 является входом "Счетные импульсы" БИФ 14. Выходы Q0, Q1, Q2, Q3 счетчиков 14.2, 14.2а образуют выход "φ" цифрового кода фазы. Для получения высокого быстродействия в схеме БИФ 14 наиболее целесообразно использовать микросхемы эмиттерно-связанной логики (ЭСЛ), требующие внешних нагрузочных резисторов, которые могут быть выбраны в широких пределах (300 Ом - 30 кОм), в схеме БИФ 14 эти сопротивления выбраны по 560 Ом. Такие схемы описаны в упоминавшейся уже книге Шило В.Л. на стр. 291-330, в частности сдвоенный D-триггер описан на стр. 309-310, рис. 3.19, счетчик на стр. 313-314, рис. 3.23 а), преобразователи уровней - на стр. 305 рис. 3.14.The phase measurement unit (FIF) 14 is shown in FIG. 4 and is designed to measure in the digital code the time interval between the moments of intersection of the zero level with the positive edge of the input signal and the reference signal.
Заявляемое устройство работает следующим образом. The inventive device operates as follows.
Детектируемый сигнал, см. фиг. 5а, поступает на вход компаратора 1, где в результате усиления и ограничения входное синусоидальное колебание преобразуется в напряжение прямоугольной формы, см. фиг. 5б, которое поступает на первый вход первого логического элемента И 2 и второй вход блока согласования 11. Импульс запуска (см. фиг. 5в) поступает на S-вход первого RS-триггера 4 и первый вход блока согласования 11. При поступлении импульса запуска RS-триггер 4 срабатывает и на его выходе формируется потенциал, поступающий на второй вход первого элемента И 2, на вход управления (вход V) счетчика 6 и на вход "Запуск" АЦП 7, подготавливая работу блоков детектора, связанную с формированием отсчета амплитуды входного сигнала. Работа устройства в этой части в точности соответствует описанию синхронного детектора A.C. N 1706005 (см. описание изобретения и временные диаграммы на фиг. 5а - 5м). Detected signal, see FIG. 5a, is fed to the input of the
Как указано в описании известного синхронного детектора, он предназначен для использования в устройствах обработки узкополосных сигналов, для которых характерно медленное по сравнению с периодом высокочастотного заполнения изменение огибающей и фазы. См., например, книгу И.О. Гоноровского "Радиотехнические цепи и сигналы". ч.II - М.: Советское радио, 1967, стр. 184-187. На интервале нескольких периодов колебания огибающая и фаза входного узкополосного сигнала практически не изменяются. Это позволяет получить приемлемую точность оценки фазы входного сигнала путем измерения временного промежутка между моментами пересечения нулевого уровня входным и опорным сигналами. Цифровые отсчеты фазы формируются путем непосредственного счета импульсов, которые могут быть пропущены за упомянутый выше временной промежуток на вход счетчика. As indicated in the description of the known synchronous detector, it is intended for use in devices for processing narrow-band signals, which are characterized by a slow envelope and phase change compared to the period of high-frequency filling. See, for example, the book of I.O. Gonorovsky "Radio engineering circuits and signals." Part II - M .: Soviet Radio, 1967, pp. 184-187. Over an interval of several periods of oscillation, the envelope and phase of the input narrowband signal are practically unchanged. This allows you to get an acceptable accuracy of the estimation of the phase of the input signal by measuring the time interval between the moments of crossing the zero level of the input and reference signals. Digital phase readings are formed by directly counting pulses, which can be skipped for the time period mentioned above at the counter input.
Выбор частоты следования счетных импульсов зависит от требуемой точности измерения фазы, частота счетных импульсов должна быть по крайней мере на порядок выше частоты входного колебания. The choice of the frequency of the counting pulses depends on the required accuracy of the phase measurement, the frequency of the counting pulses should be at least an order of magnitude higher than the frequency of the input oscillation.
Положение пересечений входным сигналом нулевого уровня весьма точно задаются положениями фронтов сигнала на выходе компаратора 1. The position of the intersections with the input signal of the zero level is very accurately set by the positions of the edges of the signal at the output of the
В качестве опорного сигнала использован двухуровневый сигнал с выхода синтезатора частоты 12. Счетные импульсы имеют частоту 60 МГц и сформированы в умножителе частоты 13 путем умножения на 12 частоты опорного колебания с выхода ГТИ 9, равной 5 МГц. Для узкополосного сигнала, обрабатываемого на промежуточной частоте, например, 300 КГц, такое соотношение частоты счетных импульсов и частоты входного сигнала позволяет получить точность измерения фазы примерно 1,8o. Самое большое значение цифрового кода фазы - 11000111, которое соответствует 358,2o.A two-level signal from the output of the
Сигнал "Запуск", поступающий на первый вход блока согласования 11, см. фиг. 3 и фиг. 5в, подается на обнуляющий вход R счетчика 11.2 и устанавливает его в исходное положение. При этом на нулевом выходе счетчика 11.2 формируется напряжение логической единицы, которое через преобразователь уровня 11.3 (от ТТЛ к ЭСЛ) передается на выход "Пуск" блока согласования 11 и далее на соответствующий вход "Пуск" блока измерения фазы 14, см. фиг. 5р. The Start signal arriving at the first input of matching
Входной сигнал поступает на блок измерения фазы 14, пройдя компаратор 1 и блок согласования 11. Сигнал с выхода компаратора 1, сохраняющий полностью информацию о фазе входного сигнала (см. фиг .1 и фиг. 5б), поступает на второй вход блока согласования 11 (см. фиг. 3). В блоке согласования 11 входной сигнал поступает на делитель напряжения на сопротивлениях R1, R2 и далее через инвертор 11.1 - на счетный вход счетчика 11.2. Первый положительный фронт входного сигнала, который поступит после импульса "Запуск", переводит счетчик 11.2 в положение, при котором формируется сигнал на первом выходе счетчика (на нулевом выходе счетчика 11.2 сигнал при этом пропадает). Сигнал на первом выходе счетчика 11.2 несет в себе информацию о моменте пересечения нулевого уровня положительным фронтом входного сигнала. После преобразования уровня сигнала (во втором преобразователе 11.4) при полном сохранении информации о фазе этот сигнал поступает через выход "Начало измерения φ" блока 11 на одноименный вход блока измерения фазы 14. The input signal is fed to the
Процесс формирования цифрового значения амплитуды в описываемом синхронном детекторе занимает несколько периодов колебаний входного сигнала (см. а. с. N 1706005). Измерение фазы осуществляется за время, не превышающее длительности одного периода входного сигнала. Благодаря элементам блока согласования 11 измерение фазы в блоке 14 происходит один раз после поступления на синхронный детектор импульса "Запуск", а не по каждому положительному фронту входного сигнала. После окончания действия импульса "Запуск" поступающие на счетный вход счетчика 11.2 импульсы, формируемые по положительному фронту входного сигнала, переводят счетчик последовательно в состояния, при которых выходное напряжение появляется на первом, втором, третьем,..., седьмом его выходах. Сигнал о начале измерения фазы формируется только при прохождении первого после импульса "Запуск" положительного фронта входного сигнала, а после прохождения седьмого (в нашем случае) положительного фронта счетчик 11.2 переводится в состояние, при котором счетные импульсы вообще не будут восприниматься им до тех пор, пока на обнуляющий вход R счетчика не поступит импульс сброса - новый импульс "Запуск". Таким образом, блок согласования 11 осуществляет согласование работы во времени, согласование по уровням осуществляется с помощью делителя напряжения и преобразователей уровня. The process of generating a digital amplitude value in the described synchronous detector takes several periods of oscillation of the input signal (see A. p. N 1706005). The phase measurement is carried out for a time not exceeding the duration of one period of the input signal. Thanks to the elements of the
В БИФ 14 сигнал "Пуск" поступает на обнуляющие входы R1 и R2 сдвоенного D-триггера 14.1, последний при этом устанавливается в положение, когда на его обоих выходах Q1 и Q2 устанавливается уровень логической единицы (низкий уровень для ЭСЛ микросхем). Следовательно, такой же низкий уровень устанавливается на подключенных к выходам Q1 и Q2 D-триггера 14.1 управляющих входах S1 и S2 счетчиков 14.2 и 14.2а, см. фиг. 5т и 5у. In
При низком уровне на обоих управляющих входах S1 и S2 счетчики 14.2 и 14.2а ставятся в режим предварительной установки, при котором в случае отсутствия низкого уровня на информационных входах D на выходах счетчиков устанавливается уровень логического нуля. Таким образом, БИФ 14 переводится в состояние предварительной установки. В этом состоянии первый положительный фронт входного сигнала, пересекающий нулевой уровень, фиксирует начало временного промежутка, с помощью которого измеряется фаза входного колебания. По первому положительному фронту сигнала с выхода компаратора 1, поступившему на второй вход блока согласования (БС) 11, переключается счетчик 11.2 (см. фиг. 3): напряжение логической единицы на нулевом выходе счетчика 11.2 снимается и устанавливается на его первом выходе, и как следствие, на выходе преобразователя уровня 11.4, то есть на выходе "Начало измерения φ" блока согласования 11, см. временную диаграмму на фиг. 5с. Сигнал "Начало измерения φ" (смена потенциала с низкого на высокий) с выхода БС 11 поступает на соответствующий вход БИФ 14, а в нем - на информационный вход D1 D-триггера 14.1 (см. фиг. 4). Работа БИФ 14 строго синхронизирована счетными импульсами, поступающими на его счетный вход от умножителя частоты 13. По первому положительному перепаду счетных импульсов, которые в БИФ 14 проходят через преобразователь уровня 14.3 и поступают на тактовый вход СЕ1 D-триггера, происходит перенос уровня с информационного входа D1 D-триггера на его выход Q1. На выходе Q1 устанавливается высокий уровень, этот же уровень устанавливается на информационном входе D2 D-триггера 14.1 и на управляющих входах S2 счетчиков 14.2 и 14.2а (см. фиг. 5т). При высоком уровне на S2 и низком уровне на S1 для счетчиков 14.2 и 14.2а устанавливается режим счета на увеличение. At a low level, at both control inputs S1 and S2, the counters 14.2 and 14.2a are put into the preset mode, in which, if there is no low level at the information inputs D, the logic outputs are set to logic zero. Thus, the
Окончание временного промежутка измерения фазы фиксируется по первому моменту пересечения нулевого уровня положительным фронтом опорного напряжения (см. временную диаграмму фиг.5п), поступающего на вход "Опорная частота" БИФ 14 от СЧ 12. The end of the time period for measuring the phase is fixed at the first moment of crossing the zero level by the positive front of the reference voltage (see the timing diagram of fig.5p), which is supplied to the input "Reference frequency"
Опорное напряжение прямоугольной формы, вырабатываемое СЧ 12 и поступающее на вход "Опорная частота" БИФ 14, после преобразования уровня в преобразователе 14.4 дифференцируется на цепи С1, R1. Импульс, формируемый по первому положительному перепаду опорного напряжения, поступает на вход тактовый вход СЕ2 D- триггера 14.1, по нему переносится на выход Q2 высокий уровень с информационного входа D2, который был установлен в момент начала времени измерения фазы. В результате на управляющих входах S1 счетчиков 14.2 и 14.2а также устанавливается высокий уровень, см. фиг. 5п и 5у. С этого момента прекращается работа счетчиков 14.2 и 14.2а, а на его выходах (Q0, Q1, Q2, Q3) сформировано 8-разрядное кодовое слово, соответствующее величине фазового сдвига входного сигнала по отношению к опорному. The rectangular voltage reference generated by the midrange 12 and fed to the input "Reference frequency" of the
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU97102770A RU2124804C1 (en) | 1997-02-24 | 1997-02-24 | Synchronous detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU97102770A RU2124804C1 (en) | 1997-02-24 | 1997-02-24 | Synchronous detector |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2124804C1 true RU2124804C1 (en) | 1999-01-10 |
RU97102770A RU97102770A (en) | 1999-03-10 |
Family
ID=20190157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97102770A RU2124804C1 (en) | 1997-02-24 | 1997-02-24 | Synchronous detector |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2124804C1 (en) |
-
1997
- 1997-02-24 RU RU97102770A patent/RU2124804C1/en active
Non-Patent Citations (1)
Title |
---|
Елизаров А.С. Электрорадиоизмерения.-Минск, Высшая школа, 1986, с.156, рис.6, 13а, 6, 14б. Домрачев В.Г. и др. Схемотехника цифровых преобразователей перемещений: Справочное пособие.-М.: Энергоатомиздат, 1987, с.76, рис.5.2. Кукуш В.Д. Электрорадиоизмерения.-М.: Радио и связь, 1985, с.215, рис.8.13. Измерения в электронике: Справочник./Под ред. В.А.Кузнецова.-М.: Энергоатомиздат, 1987, с.330. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6448757B2 (en) | Precise digital frequency detection | |
US4704574A (en) | Phase difference measurement apparatus and method | |
CN110515292B (en) | TDC circuit based on bidirectional running annular carry chain and measuring method | |
US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
US5920211A (en) | Fully digital clock synthesizer | |
RU2124804C1 (en) | Synchronous detector | |
EP2499741A1 (en) | Time-to-digital converter with successive measurements | |
US8686756B2 (en) | Time-to-digital converter and digital-controlled clock generator and all-digital clock generator | |
JPH05264723A (en) | Range finder | |
NO155556B (en) | SETTING CIRCUIT. | |
RU2225012C2 (en) | Phase-meter | |
JPH07506476A (en) | digitally controlled phase shifter | |
US4066952A (en) | Phase measuring apparatus | |
RU2007881C1 (en) | Device for detection of clock rate oscillations | |
SU790303A1 (en) | Two-channel harmonic signal switching device | |
SU815862A1 (en) | Frequency discriminator | |
RU2202853C2 (en) | Device for automatic scanning of radio station signals | |
SU815888A1 (en) | Method of discriminating pulse signal | |
SU729523A2 (en) | Device for measuring panoramic radio receiver input frequency | |
SU1430908A1 (en) | Converter of impedance components | |
RU2115230C1 (en) | Time internal-to-code converter | |
SU1109913A1 (en) | Digital frequency synthesizer | |
SU822077A1 (en) | Radio signal phase measuring device | |
SU771683A1 (en) | Trigonometric function generator | |
SU938196A1 (en) | Phase-shifting device |