RU2045095C1 - Process of optimum formation of visible image - Google Patents

Process of optimum formation of visible image

Info

Publication number
RU2045095C1
RU2045095C1 RU94033708A RU94033708A RU2045095C1 RU 2045095 C1 RU2045095 C1 RU 2045095C1 RU 94033708 A RU94033708 A RU 94033708A RU 94033708 A RU94033708 A RU 94033708A RU 2045095 C1 RU2045095 C1 RU 2045095C1
Authority
RU
Grant status
Grant
Patent type
Prior art keywords
number
processors
processor
cost
process
Prior art date
Application number
RU94033708A
Other languages
Russian (ru)
Other versions
RU94033708A (en )
Inventor
Виталий Оскарович Гроппен
Александр Витальевич Гницевич
Сун Хюк Хон
Original Assignee
Виталий Оскарович Гроппен
Александр Витальевич Гницевич
Сун Хюк Хон
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Abstract

FIELD: computer engineering. SUBSTANCE: process consists in continuous reconstruction of pixel array forming preassigned sequence of frames with the aid of isotropic processors which number n is chosen in agreement with expression
Figure 00000002
, where k if number of frames per second, p is number of pixels in frame; t0 is time of reconstruction (processing) of one pixel by one processor; C0 is cost of components of circuit used collectively; C1 is cost of one processor and equipment used by this processor. Description gives example of realization of process by device built on principle of parallel input of information while processing pixels which includes external storage, control unit, input commutator, channel commutators with keys, two buffer storages, isotropic processors, screen storage. EFFECT: increased speed of response, minimized cost of equipment expenditures for its realization. 2 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и предназначено для цифрового оптимального синтеза и воспроизведения изображений, звукового сопровождения и других восприятий в реальном времени с возможностью записи на носитель (видеолента, диск) или вывода на экран. The invention relates to computer engineering and is intended for the digital synthesis and optimum image reproduction, sound and other perceptions in real time with the possibility of recording medium (video tape, disk) or display.

Из технического решения [1] известен способ параллельной обработки видеоинформации, в котором в кадре выбирают нечетное число пикселей: число пикселей по горизонтали (2k+1) и вертикали (2L+1), в результате чего образуется решетка прямоугольных пикселей; From the technical solution [1] discloses a method for parallel processing of video information, wherein the frame is selected odd number of pixels: the number of horizontal pixels (2k + 1) and vertical (2L + 1), thereby forming a lattice of rectangular pixels; вычислению подвергается пиксел, находящийся в центре этой решетки (картины). the calculation is subject to a pixel at the center of the lattice (picture). Для производства вычислений требуется (2L+1)(2k+1) вычислительных блоков (процессоров). For the production of calculations required (2L + 1) (2k + 1) computing units (CPUs).

Недостатком данного способа является не оптимальные с точки зрения минимизации аппаратные затраты на его реализацию, так как число процессоров однозначно определяется площадью обрабатываемой картины, в центре которой расположена искомая точка, но размеры самой картины не оптимизируются, а выбираются произвольно. The disadvantage of this method is not optimal in terms of minimizing hardware costs for its implementation, since the number of processors is uniquely determined by the area of ​​processed pictures, in the center of which is the desired point, but the size of the picture itself is not optimized, but are chosen at random.

Из технического решения [2] являющегося ближайшим аналогом, известен способ построения визуального изображения (геометрических фигур) на экране компьютера, включающий непрерывное восстановление массива пикселей и образование заданной последовательности кадров с помощью однородных процессоров. From the technical solutions [2] being the closest analogue, a method of constructing a visual image (geometric shapes) on a computer screen, comprising continuously restoring the pixel array and the formation of a predetermined sequence of frames using homogeneous processors.

Недостатком данного способа является следующее: The disadvantage of this method is the following:
1. Способ может создавать на экране только изображения геометрических фигур, построенных отрезками прямых линий, но не в состоянии создавать изображения, содержащие естественные компоненты (фото, видеофильмы и т.д.). 1. The method may create the image on the screen only geometric shapes built by segments of straight lines, but unable to produce images containing natural ingredients (photos, movies, etc.).

2. Способ не гарантирует использование всех ресурсов схемы при построении изображения: распараллеливание вычислений достигается в нем разбиением экрана на квадраты, каждый из которых обслуживается своим процессором, и если в каком-то квадрате отсутствует соответствующий элемент геометрической фигуры, то процессор, отвечающий за этот квадрат, простаивает. 2. The method does not guarantee the use of all resources of the scheme in the construction of the image: parallelization is achieved in it screen division into squares, each of which is serviced by its processor, and if in some square there is no corresponding element of a geometric figure, the processor is responsible for this square , idle.

3. Способ не гарантирует минимизации затрат на его аппаратную реализацию, т.к. 3. The process does not guarantee to minimize its hardware implementation costs, because число разбиений экрана на квадраты ничем не определяeтся. the number of partitions of the screen into squares no opredelyaetsya.

Целью изобретения является повышение быстродействия построения изображения, минимизация стоимости аппаратных затрат при его реализации и расширение его возможностей. The aim of the invention is to increase the speed of construction of the image, minimizing the cost of the hardware costs for its implementation and the expansion of its capabilities.

Это достигается тем, что в способе построения визуального изображения, заключающемся в непрерывном восстановлении массива пикселей, образующих заданную последовательность кадров, с помощью однородных процессоров, число процессоров выбирают, исхoдя из условия: This is achieved in that the method of constructing a visual image, which consists in restoring the continuous array of pixels constituting a predetermined sequence of frames by means of homogeneous processors, number of processors selected from iskhodya conditions:
kpt kpt

Figure 00000003
≅ n ≅ ≅ n ≅
Figure 00000004
, где n число процессоров, Where n the number of processors,
k число кадров в 1 с; k number of frames in 1 s;
р число пикселей в кадре, p the number of pixels in the frame,
t 0 время восстановления (обработки) одного пиксела одним процессором, Recovery time t 0 (processing) of one pixel of a single processor,
С 0 стоимость коллективно используемых компонентов схемы; C 0 value collectively used circuit components;
С 1 стоимость одного процессора и используемого только им оборудования. With 1, the cost of one processor and used only their equipment.

Выбор значения верхней и нижней границ, определяющих выбор оптимального числа процессоров, основывается на следующих посылках. Selecting the upper and lower boundaries, determining selection of the optimal number of processors, based on the following assumptions.

Конечным результатом реализации способа, как указывалось выше, является минимизация стоимости схемы, реализующей способ, при гарантии достижения заданного параметрами k и р качества изображения и достижения минимальной стоимости единицы времени работы схемы при гарантии сохранения качества изображения. The end result of the process as mentioned above, is to minimize the cost of the circuit realizing the method, with the guarantee of achieving predetermined parameters k and p in image quality and achieve a minimum value of a unit time of the circuit while ensuring the conservation of image quality.

В обоих случаях инструментом оптимизации является число процессоров n. In both cases, the optimization tool is the number n of processors.

Время обработки одного кадра обратно пропорционально числу процессоров, но не может быть меньше времени вычисления параметра одного пиксела одним процессором. a frame processing time is inversely proportional to the number of processors, but can not be less than the time of one pixel parameter calculating one processor. Тогда справедливо равенство: Then the equality:
a+ a +

Figure 00000005
Figure 00000006
, (1) где а и b коэффициенты, определяемые как: (1) where a and b coefficients are defined as:
Figure 00000007
(a + b/n) t 0 , откуда а t 0 . (a + b / n) t 0, where t 0 and.

При n 1, 1/k pt 0 , откуда следует When n is 1, 1 / k pt 0, which implies
b + t 0 pt 0 или b + t 0 pt 0 or
b (p 1)t 0 , где t 0 время обработки одного пикселя. b (p 1) t 0, t 0 wherein the processing time of one pixel.

Учитывая, что р > > 1 и приняв а t 0 (1) можно записать в виде Given that p>> 1, and taking as t 0 (1) can be written as
t 0 + t 0 +

Figure 00000008
Figure 00000009
, откуда следует , Which implies
n kpt 0 n kpt 0
Figure 00000010
(2) (2)
Так как правая часть равенства (2) содержит произведение kp, определяющее качество изображения, уменьшение величины n по отношению к условию, задаваемому (2), приведет к нарушению качества изображения, что не допустимо. Since the right side of equation (2) contains the product kp, determines the picture quality, decrease of n with respect to the conditions specified (2), lead to a violation of the image quality, which is not acceptable. Таким образом, допустимым является такое число процессоров n, для которого справедливо: Thus, acceptable is a number n of processors, for which holds:
n≥ kpt o n≥ kpt o
Figure 00000011
(3) (3)
Как отмечалось выше, время формирования одного кадра определяется выражением t As noted above, the formation of one frame is given by t
Figure 00000012
. . Если положить, что стоимость единицы времени прибора линейно зависит от числа используемых процеcсоров n и определяется зависимостью вида С 0 + С 1 n 1 , то стоимость Q формирования одного кадра устройством, содержащим n однородных процессоров, равна: Assuming that the unit time unit value is linearly dependent on the number of protsecsorov n and defined by the relationship of the form C 1 + C 0 n 1, then the Q value of one frame forming device comprising a homogeneous n processors is:
Q qt 0 (C 0 + C 1 n)(1 + p/n), (4) где q коэффициент пропорциональности. Q qt 0 (C 0 + C 1 n) (1 + p / n), (4) where q proportionality coefficient.

Приравнивая нулю производную dQ/dn, получим точку экстремума, которая соответствует условию: Equating to zero the derivative dQ / dn, we obtain extremum point which meets the condition:
C 1 - C 1 -

Figure 00000013
0, откуда следует 0, which implies
n n
Figure 00000014
(5) (5)
Так как при любых значениях n вторая производная Since the n second derivative values ​​for any
Figure 00000015
> 0 0, значение n, определяемое (4), соответствует минимальному значению Q. > 0 0, n value is determined (4) corresponds to the minimum value of Q.

Так как увеличение числа процессоров тогда ведет к росту Q, справедливо неравенство: Since the increase in the number of processors then leads to an increase in Q, the following inequality holds:
n≅ n≅

Figure 00000016
(6) (6)
Сочетание (3) и (6) приводит к уcтановлению значений нижней и верхней границ выбора оптимального числа n. Combining (3) and (6) leads to values ​​set down by the upper and lower optimum number n selection boundaries.

В случае, если в результате реализации неравенств число n не окажется целым, а дробным, то оно округляется до ближайшего большего целого. If as a result of inequalities of the number n is not a whole will, as a fraction, it is rounded up to the nearest integer.

Кроме того, целое число n можно получить, осуществляя формирование числа процессоров пошагово в соответствии со следующим условием: Furthermore, the integer n can be prepared by forming the number of processors in steps in accordance with the following condition:
n n1 + n2 (7) где n1 entier(N) n n1 + n2 (7) where n1 entier (N)
n2 signum(N) n2 signum (N)
N kpt N kpt

Figure 00000017

Пример реализации изобретения показан на чертеже. An example of the invention shown in the drawing.

Устройство, реализующее способ, содержит входной коммутатора 1; The device realizing the method, comprising an input switch 1; канальные коммутаторы 2, 3, 4, управляющие соответственно, ключами 2.1-2.n, 3.1-3. channel switches 2, 3, 4, respectively control, 2.1-2.n keys, 3.1-3. n, 4.1-4.n; n, 4.1-4.n; внешнюю память 5, систему управления 6, буферную память N1: блоки 7.1.11-7.n.21; external memory 5, control system 6, the buffer memory N1: blocks 7.1.11-7.n.21; процессоры 8.1-8.n; Processors 8.1-8.n; буферную память N2; buffer memory N2; блоки 9.1.12-9.n. blocks 9.1.12-9.n. 22; 22; память 10 экрана и связи, показанные на этом рисунке. Screen memory 10 and the connection shown in this figure.

Входящие в структуру устройства выполняют стандартные функции и реализуются с использованием стандартной элементной базы, например, блоки 1, 2, 3, 4, 6 могут быть выполнены на основе сходных по функции блоков из авт.св. Included in the device structure and perform standard functions are implemented using the standard base element, e.g., blocks 1, 2, 3, 4, 6 may be made on the basis of similar function blocks of the SU, [1] т.е. [1] i.e. новых средств для своего осуществления предлагаемый способ не требует. new tools for its implementation, a method is not required.

Пошаговый алгоритм работы этого устройства осуществляется следующим образом. Stepwise algorithm of this device is as follows.

Шаг 1. Параметру j (номер кадра) присваивается значение, равное единице. Step 1: The parameter j (block number) is set equal to one.

Шаг 2. Если j 2entier(j/2), т.е. Step 2. If j 2entier (j / 2), i.e. если j четно, то перейти к шагу 4, если же j нечетно то к шагу 3. If j is even, then go to step 4, if j is odd then to step 3.

Шаг 3. Параметру d присвоить значение, равное нулю, и перейти к шагу 5. Step 3. The parameter d set to a value equal to zero, and proceed to step 5.

Шаг 4. d 1. Step 4. d 1.

Шаг 5. Система управления устанавливает все коммутаторы следующим образом: Step 5. The control system sets all the switches as follows:
5.1. 5.1. Коммутатор (1) разрешает чтение информации из внешней памяти и запись ее в буферную память N1, причем в те блоки, которые имеют номера i(2-d)1, где i 1,2.n. Switch (1) to enable reading of information from the external memory and its entry into the buffer memory N1, and in those blocks that are numbered i (2-d) 1, where i 1,2.n. Запись в блоки с номерами i(d+1)1, i1, 2,n, запрещена. Entry blocks with indices i (d + 1) 1, i1, 2, n, is prohibited.

5.2. 5.2. Коммутатор 2 с помощью ключей 2i разрешает чтение информации из блоков буферной памяти N1 с номерами i(d+1)1, i 1,2,3,n, причем информация из i(d+1)1-го блока поступает в i-й процессор и, одновременно, запрещает чтение из блоков с номерами i(2-d)1, i 1,2,n. The switch 2 via 2i keys to enable reading of information from the buffer memory blocks N1 numbers i (d + 1) 1, i 1,2,3, n, and the information of i (d + 1) th unit 1 enters the i- second processor and simultaneously prohibits reading of the blocks with indices i (2-d) 1, i 1,2, n.

5.3. 5.3. Коммутатор 3 с помощью ключей 3.i разрешает запись информации в блоки буферной памяти N2 с номерами i(2-d)2, i 1,2,n, поступающeй из i-го процессора, и одновременно запрещает запись в блоки буферной памяти N2 с номерами i(d+1)2, i 1,2,n. The switch 3 via 3.i key information allows recording in the buffer memory blocks N2 numbers i (2-d) 2, i 1,2, n, postupayuschey of the i-th processor, and simultaneously prohibits recording in the buffer memory blocks with N2 numbers i (d + 1) 2, i 1,2, n.

5.4. 5.4. Коммутатор 4 с помощью ключей 4.i разрешает чтение информации из блоков буферной памяти N2 с номерами i(d+1)2, i 1,2,n и пересылку ее в соответствующие ячейки памяти экрана и, одновременно запрещает чтение из блоков буферной памяти N2 c номерами i(2-d)2. The switch 4 via 4.i keys to enable reading of information from the buffer memory blocks N2 numbers i (d + 1) 2, i 1,2, n and its forwarding to the corresponding memory location of the screen and, at the same time prohibits the reading from the buffer memory blocks N2 numbers c i (2-d) 2.

Шаг 6. По открытым коммутаторами 1-4 каналам: Step 6. Open switches 1-4 channels:
а) информация о j-ом кадре считывается блоком "система управления" из блока "внешняя память" и распределяется между блоками буферной памяти N1 c номерами i(2-d)1, i 1,2,n. a) Information on the j-th unit block is read "control system" of the block "external memory" and is distributed between the buffer memory numbers of blocks N1 c i (2-d) 1, i 1,2, n.

б) информация, содеpжавшаяся в блоке буферной памяти N1 c номером i(d+1)1, i 1,2,n, поступает в i-ый процессор (i 1,2,n) и после обработки записывается в блок буферной памяти N2 номером i (2-d)2; b) information sodepzhat N1 in the buffer memory unit number c i (d + 1) 1, i 1,2, n, enters the i-th processor (i 1,2, n) and recorded after processing in the buffer memory block N2 number i (2-d) 2;
в) информация, содержащаяcя в блоке i(d+1)2, i 1,2,n, переписывается в соответствующие ячейки памяти 10 экрана, формируя таким образом информацию для отображения (j-1)-го кадра. c) information soderzhaschayacya in block i (d + 1) 2, i 1,2, n, is rewritten to the corresponding memory cell 10 of the screen, thus forming information to be displayed (j-1) -th frame.

Шаг 7. Величина j увеличивается на единицу. Step 7. The value of j is incremented.

Шаг 8. Если j превосходит максимальное допустимое значение, то перейти к шагу 9, в противном случае к шагу 2. Step 8. If j exceeds the maximum allowable value, then go to Step 9, otherwise to step 2.

Шаг 9. Конец алгоритма. Step 9. End algorithm.

Таким образом, указанный технический результат достигается в изобретении за счет распаpаллеливания вычислений путем рассредоточения процессоров по экрану так, что каждый обрабатывает свою группу пикселей, и выбора оптимального их числа. Thus, the specified technical result is achieved in the invention due raspapallelivaniya computing processors by dispersal across the screen so that each pixel group our processes, and selecting the optimal number of them.

Claims (2)

  1. 1. СПОСОБ ОПТИМАЛЬНОГО ФОРМИРОВАНИЯ ВИЗУАЛЬНОГО ИЗОБРАЖЕНИЯ путем непрерывного восстановления массива пикселей, образующего заданную последовательность кадров, с помощью однородных процессоров, отличающийся тем, что число однородных процессоров выбирают из условия 1. METHOD OF FORMING OPTIMUM visual images by continuous pixel array recovery, frames forming a predetermined sequence by a homogeneous processors, wherein the number of homogeneous processors selected from the condition
    Figure 00000018

    где n число однородных процессоров; wherein n number of homogeneous processors;
    k число кадров в секунду; k number of frames per second;
    p число пикселей в кадре; p the number of pixels in a frame;
    t 0 время восстановления одного пикселя одним процессором; t 0 recovery time of one pixel by one processor;
    C o стоимость коллективного использования компонентов; C o value of collective use components;
    C i стоимость одного процессора и используемого им оборудования. C i the cost of one processor and the equipment used to them.
  2. 2. Способ по п. 1, отличающийся тем, что определение числа однородных процессоров осуществляют в соответствии с условием 2. The method of claim. 1, characterized in that the determination of the number of homogeneous processors is carried out in accordance with the condition
    n=n 1 +n 2 , n = n 1 + n 2,
    где n 1 =entier(N), 1 where n = entier (N),
    n 2 =signum(N), n 2 = signum (N),
    Figure 00000019
RU94033708A 1994-09-14 1994-09-14 Process of optimum formation of visible image RU2045095C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU94033708A RU2045095C1 (en) 1994-09-14 1994-09-14 Process of optimum formation of visible image

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
RU94033708A RU2045095C1 (en) 1994-09-14 1994-09-14 Process of optimum formation of visible image
PCT/RU1995/000203 WO1996008789A1 (en) 1994-09-14 1995-09-14 Method of optimizing the structure of a visual image

Publications (2)

Publication Number Publication Date
RU2045095C1 true RU2045095C1 (en) 1995-09-27
RU94033708A true RU94033708A (en) 1996-07-20

Family

ID=20160495

Family Applications (1)

Application Number Title Priority Date Filing Date
RU94033708A RU2045095C1 (en) 1994-09-14 1994-09-14 Process of optimum formation of visible image

Country Status (2)

Country Link
RU (1) RU2045095C1 (en)
WO (1) WO1996008789A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095375A1 (en) * 2003-04-21 2004-11-04 Obschestvo S Ogranichennoy Otvetstvennostyu 'r.T.S.-Servis' Method for encoding co-ordinates of a video image moving along the display of a computing device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809347A (en) * 1986-07-18 1989-02-28 Hughes Aircraft Company Computer vision architecture
US4908751A (en) * 1987-10-15 1990-03-13 Smith Harry F Parallel data processor
WO1993008525A3 (en) * 1991-10-24 1993-06-24 Intel Corp Data processing system
GB9206126D0 (en) * 1992-03-20 1992-05-06 Maxys Circuit Technology Limit Parallel vector processor architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР N 1651299, кл.G 06F 15/66, 1991. *
2. Авторское свидетельство СССР N 1522240, кл. G 06F 15/62, 1989. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095375A1 (en) * 2003-04-21 2004-11-04 Obschestvo S Ogranichennoy Otvetstvennostyu 'r.T.S.-Servis' Method for encoding co-ordinates of a video image moving along the display of a computing device

Also Published As

Publication number Publication date Type
WO1996008789A1 (en) 1996-03-21 application
RU94033708A (en) 1996-07-20 application

Similar Documents

Publication Publication Date Title
US5654771A (en) Video compression system using a dense motion vector field and a triangular patch mesh overlay model
Minami et al. An optimization approach for removing blocking effects in transform coding
US5369735A (en) Method for controlling a 3D patch-driven special effects system
US4504860A (en) Method and process for transmitting an image
US5990934A (en) Method and system for panoramic viewing
US5793379A (en) Method and apparatus for scaling images having a plurality of scan lines of pixel data
US6950473B2 (en) Hybrid technique for reducing blocking and ringing artifacts in low-bit-rate coding
Segall et al. High-resolution images from low-resolution compressed video
US6885376B2 (en) System, method, and computer program product for near-real time load balancing across multiple rendering pipelines
US6954223B2 (en) Stereoscopic image generating apparatus and game apparatus
US5592399A (en) Pipelined video encoder architecture
US4661987A (en) Video processor
US5719594A (en) Method and system in a data processing system for improved video image resolution when enlarging a video sequence
US20040036763A1 (en) Intelligent method and system for producing and displaying stereoscopically-multiplexed images of three-dimensional objects for use in realistic stereoscopic viewing thereof in interactive virtual reality display environments
US6996176B1 (en) Motion estimation process and system using sparse search block-matching and integral protection
US20100086216A1 (en) Apparatus and method for ultra-high resolution video processing
US5386233A (en) Method for efficient memory use
US6011581A (en) Intelligent method and system for producing and displaying stereoscopically-multiplexed images of three-dimensional objects for use in realistic stereoscopic viewing thereof in interactive virtual reality display environments
US6847686B2 (en) Video encoding device
US5329318A (en) Method for optimizing image motion estimation
US6223193B1 (en) Macroblock variance estimator for MPEG-2 video encoder
US6747610B1 (en) Stereoscopic image display apparatus capable of selectively displaying desired stereoscopic image
US6137916A (en) Method and system for improved digital video data processing using 8-point discrete cosine transforms
US20040148640A1 (en) Moving-picture processing method and moving-picture processing apparatus
JP2005073013A (en) Device and method for stereo image display, program for making computer execute the method, and recording medium recording the program