RU2019044C1 - Device for transmission and reception of discrete information with selective interrogation for errors - Google Patents
Device for transmission and reception of discrete information with selective interrogation for errors Download PDFInfo
- Publication number
- RU2019044C1 RU2019044C1 SU4919843A RU2019044C1 RU 2019044 C1 RU2019044 C1 RU 2019044C1 SU 4919843 A SU4919843 A SU 4919843A RU 2019044 C1 RU2019044 C1 RU 2019044C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- address
- decoder
- combinations
- Prior art date
Links
Images
Abstract
Description
Изобретение относится к технике связи и вычислительной технике и может быть использовано при создании новой и модернизации существующей аппаратуры передачи данных. The invention relates to communications and computer technology and can be used to create new and modernize existing data transmission equipment.
Известно устройство для передачи и приема дискретной информации с адресным запросом ошибок, содержащее в прямом канале последовательно соединенные блок управления, источник информации, накопитель адресов искаженных комбинаций, выход и другой вход которого соединены соответственно с адресным входом и с управляющим входом накопителя, который соединен с вторым выходом блока управления, третий выход которого соединен с входом датчика служебных комбинаций, причем выход кодера и вход декодера являются соответственно входом прямого канала связи, а на приемной стороне - последовательно соединенные декодер, вход синхронизации которого соединен с выходом дешифратора служебных комбинаций, накопитель приема и потребитель информации, а также последовательно соединенные накопитель адресов принимаемых комбинаций и кодер, причем контрольный выход декодера соединен с входом накопителя адресов принимаемых комбинаций, причем вход дешифратора служебных комбинаций и выход кодера являются соответственно выходом прямого канала связи и входом обратного канала связи. A device for transmitting and receiving discrete information with an address error request, containing in a direct channel a series-connected control unit, an information source, an address accumulator of distorted combinations, the output and other input of which are connected respectively to the address input and to the control input of the drive, which is connected to the second the output of the control unit, the third output of which is connected to the input of the sensor service combinations, and the output of the encoder and the input of the decoder are respectively the input of the direct channel communication, and on the receiving side, a sequentially connected decoder, the synchronization input of which is connected to the output of the service combination decoder, a reception drive and an information consumer, as well as a successively connected address storage device of the received combinations and an encoder, the control output of the decoder connected to the input of the address storage device of the received combinations, moreover, the input of the decoder of service combinations and the output of the encoder are respectively the output of the forward communication channel and the input of the reverse communication channel.
Однако известное устройство обладает недостаточной помехоустойчивостью. However, the known device has insufficient noise immunity.
Цель изобретения - повышение помехоустойчивости. The purpose of the invention is to increase noise immunity.
Цель достигается тем, что в устройство для передачи и приема дискретной информации с селективным запросом ошибок, содержащее на передающей стороне последовательно соединенные блок управления, источник информации, накопитель и кодер, датчик служебных комбинаций, последовательно соединенные декодер и накопитель адресов искаженных комбинаций, выход и другой вход которого соединены соответственно с адресным входом и с управляющим входом накопителя, который соединен с вторым выходом блока управления, третий выход которого соединен с входом датчика служебных комбинаций, причем выход кодера и вход декодера являются соответственно входом прямого канала связи и выходом обратного канала связи, а на приемной стороне - последовательно соединенные декодер, вход синхронизации которого соединен с выходом дешифратора служебных комбинаций, накопитель приема и потребитель информации, а также последовательно соединенные накопитель адресов принимаемых комбинаций и кодер, причем контрольный выход декодера соединен с входом накопителя адресов принимаемых комбинаций, причем вход дешифратора служебных комбинаций и выход кодера являются соответственно выходом прямого канала связи и входом обратного канала связи, введены последовательно соединенные формирователь адресной маски и сумматор по модулю два, включенный между выходом кодера и входом прямого канала связи, причем адресный вход формирователя адресной маски соединен с выходом накопителя адресов искаженных комбинаций, выход датчика служебных комбинаций подключен к другому входу кодера, а вход синхронизации формирователя адресной маски является входом синхронизации устройства, а на приемной стороне сведены последовательно соединенные формирователь адресной маски и сумматор по модулю два, другой вход и выход которого соединены соответственно с входом дешифратора служебных комбинаций и с информационным входом декодера, а выход накопителя адресов принимаемых комбинаций соединен с адресным входом формирователя адресной маски, вход синхронизации которого является входом синхронизации устройства. The goal is achieved in that in a device for transmitting and receiving discrete information with a selective error request, containing on the transmitting side a series-connected control unit, an information source, a drive and an encoder, a service combination sensor, a serial decoder and an address store of distorted combinations, an output, and another the input of which is connected respectively with the address input and with the control input of the drive, which is connected to the second output of the control unit, the third output of which is connected to the input ohm of the service combination sensor, wherein the encoder output and decoder input are respectively the input of the forward communication channel and the output of the reverse communication channel, and on the receiving side there are serially connected decoder, the synchronization input of which is connected to the output of the service combination decoder, the reception drive and the information consumer, as well serially connected drive addresses of received combinations and an encoder, and the control output of the decoder is connected to the input drive addresses of the received combinations, and the input is the service combination encoder and the encoder output are respectively the output of the direct communication channel and the input of the reverse communication channel, the address mask driver and the adder modulo two are connected in series, connected between the encoder output and the direct communication channel input, and the address input of the address mask driver is connected to the drive output addresses of distorted combinations, the output of the service combination sensor is connected to another input of the encoder, and the synchronization input of the address mask driver is the sync input device, and on the receiving side, the address mask shaper and the adder are connected in series two modulo, the other input and output of which are connected respectively to the input of the service combination decoder and the decoder information input, and the output of the address storage device of the received combinations is connected to the address input of the address mask shaper whose sync input is the device sync input.
Кроме того, формирователи адресной маски на передающей и приемной сторонах выполнены идентично в виде m-разрядного регистра, вход записи которого является адресным входом формирователя адресной маски, а выходы разрядов m-разрядного регистра сдвига через соответствующие элементы И соединены с входами элемента ИЛИ, выход которого является выходом формирователя адресной маски, входом синхронизации которого являются вторые входы m элементов И. In addition, the shapers of the address mask on the transmitting and receiving sides are made identically in the form of an m-bit register, the recording input of which is the address input of the shaper of the address mask, and the outputs of the bits of the m-bit shift register through the corresponding AND elements are connected to the inputs of the OR element, the output of which is the output of the address mask shaper, the synchronization input of which is the second inputs of m elements I.
На фиг.1 представлена функциональная схема предложенного устройства; на фиг.2 - функциональная схема формирователя адресной маски. Figure 1 presents the functional diagram of the proposed device; figure 2 is a functional diagram of the shaper of the address mask.
Устройство для передачи и приема дискретной информации с селективным запросом ошибок содержит на передающей стороне последовательно соединенные блок 1 управления, источник 2 информации, накопитель 3 и кодер 4, датчик 5 служебных комбинаций, последовательно соединенные декодер 6 и накопитель 7 адресов искаженных комбинаций, выход и другой вход которого соединены соответственно с адресным входом и с управляющим входом накопителя, который соединен с вторым выходом блока 1 управления, третий выход которого соединен с входом датчика 5 служебных комбинаций, причем выход кодера 4 и вход декодера 6 являются соответственно входом 8 прямого канала 9 связи и выходом 10 обратного канала 11 связи, а на приемной стороне - последовательно соединенные декодер 12, вход синхронизации которого соединен с выходом дешифратора 13 служебных комбинаций, накопитель 14 приема и потребитель 15 информации, а также последовательно соединенные накопитель 16 адресов принимаемых комбинаций и кодер 17, причем контрольный выход декодера 12 соединен с входом накопителя 16 адресов принимаемых комбинаций, причем вход дешифратора 13 служебных комбинаций и выход кодера 17 являются соответственно выходом 18 прямого канала 9 связи и входом 19 обратного канала 11 связи. На передающей стороне устройство содержит последовательно соединенные формирователь 20 адресной маски и сумматор 21 по модулю два, включенный между выходом кодера 4 и входом 8 прямого канала 9 связи. Адресный вход формирователя 20 адресной маски соединен с выходом накопителя 7 адресов искаженных комбинаций, выход датчика 5 служебных комбинаций подключен к другому входу кодера 4, а вход синхронизации формирователя 20 адресной маски является входом 22 синхронизации устройства. На приемной стороне устройство содержит также последовательно соединенные формирователь 23 адресной маски и сумматор 24 по модулю два, другой вход и выход которого соединены соответственно с входом дешифратора 13 служебных комбинаций и с информационным входом декодера 12, а выход накопителя 16 адресов принимаемых комбинаций соединен с адресным входом формирователя 23 адресной маски, вход синхронизации которого является входом 25 синхронизации устройства. Формирователи 20 и 23 адресной маски на передающей и приемной сторонах выполнены идентично в виде m-разрядного сдвига, вход записи которого является адресным входом формирователя адресной маски, а выходы разрядов m-разрядного регистра через соответствующие элементы И 27 соединены с входами элемента ИЛИ 28, выход которого является выходом формирователя адресной маски, входом синхронизации которого являются вторые входы m элементов И. A device for transmitting and receiving discrete information with selective error request contains, on the transmitting side, a
Устройство работает следующим образом. The device operates as follows.
По запросу блока 1 управления источник 2 информации выдает в накопитель 3 блок информации, состоящей из mk-разрядных комбинаций. После заполнения накопителя 3 датчик 5 служебных комбинаций по команде блока 1 управления посылает через кодер 4 по прямому каналу 9 служебную комбинацию начала сообщений. После этого из накопителя 3 информация k-разрядными комбинациями вводится в кодер 4, где они дополняются nk-проверочными разрядами, и через сумматор 21 по модулю 2 передается по прямому каналу 9. По получении комбинации начала сообщения дешифратором 13 служебных комбинаций приемная сторона входит в цикловую фазу, после чего приходящие затем из канала связи 9 через сумматор 24 по модулю два комбинации (n, k) линейного или циклического кода проверяются декодером 12 на наличие ошибок. At the request of the
Информационные разряды кодовых комбинаций, в которых декодер 12 не обнаружил ошибок, записываются в регистры накопителя 14 приема, соответствующие порядковому номеру комбинации в данном блоке. Кодовые комбинации, в которых декодер 12 обнаружил ошибки, стираются в накопителе этого блока и в накопитель 14 приема не переписываются. В накопителе 16 адресов принимаемых комбинаций формируется m-разрядная комбинация адресов (номеров позиций) искаженных комбинаций, содержащая "единицы" в тех разрядах, которые соответствуют номерам позиций искаженных комбинаций в принимаемом блоке. Information bits of code combinations, in which the
По окончании приема сообщения комбинация адресов искаженных комбинаций через кодер 17, обратный канал 11, декодер 6 поступает в накопитель 7 адресов искаженных комбинаций, а также запоминается формирователем 23 адресной маски. Принятая адресная комбинация записывается в формирователь 20 адресной маски и подается на адресный вход накопителя 3. Upon completion of the message, the combination of addresses of the distorted combinations through the
В этом режиме сумматор 21 по модулю два осуществляет поразрядное сложение по модулю два m младших (m ≅ n-k) проверочных разрядов повторно передаваемых комбинаций с принятой m-разрядной комбинацией адресов, последовательно выдаваемой формирователем 20 адресной маски. При этом адреса (номера позиций) повторяемых комбинаций могут не совпадать с их адресами при первоначальной передаче. In this mode, the
На приемной стороне после получения комбинации начала сообщения повторно передаваемые кодовые комбинации из прямого канала 9 связи поступают на сумматор 24 по модулю два, который осуществляет поразрядное сложение по модулю два m младших проверочных разрядов каждой из них с запрошенной m-разрядной комбинацией адресов, последовательно выдаваемой формирователем 23 адресной маски. On the receiving side, after receiving the message start combination, the retransmitted code combinations from the direct communication channel 9 arrive at the
Очевидно, что если принятая по обратному каналу 11 связи комбинация адресов не совпадает с запрашиваемой, то декодер 12 повторно зафиксирует прием с ошибками всех повторяемых комбинаций. В накопителе 16 формируется идентичная комбинация запрашиваемых адресов, которая передается по обратному каналу 11 связи на передающую сторону, а также запоминается формирователем 23 адресной маски. Далее цикл переспроса повторяется. Obviously, if the combination of addresses received on the
Если же адресная маска формирователя 20 совпадает с адресной маской формирователя 23, то информационные части кодовых комбинаций, принятых без ошибок, записываются в соответствующие регистры накопителя 14 приема. Искаженные комбинации стираются в накопителе декодера 12, в накопителе 16 формируется новая комбинация адресов, которая передается по обратному каналу 11 связи на передающую сторону и, кроме того, запоминается формирователем 23 приемной стороны. Процесс переспроса повторяется до тех пор, пока не будет правильно принята последняя комбинация сообщения. If the address mask of the
В этом случае принятый блок информации из накопителя 14 приема выдается потребителю 15 информации, в накопителе 16 адресов принимаемых комбинаций формируется нулевая адресная комбинация, которая передается по обратному каналу 11 связи и запоминается формирователем 23. На приемной стороне нулевая адресная часть запросной комбинации записывается в формирователь 20 и через адресный вход - в схему управления накопителя 3. Устройство переходит в исходное состояние и готово к передаче очередного блока информации. In this case, the received block of information from the
Формирователь 20 (23) адресной маски содержит регистр 26 сдвига, вход записи которого является адресным входом формирователя, выходы 1,2,...,m-го разрядов регистра 26 через соответствующие элементы И 27 образуют m входов синхронизации. Shaper 20 (23) of the address mask contains a
Входы синхронизации формирователя 20 (23) подключены к соответствующим m входам распределителя передачи (приема), единичные сигналы на которых соответствуют моментам передачи (приема) m младших проверочных разрядов кодовых комбинаций. The synchronization inputs of the shaper 20 (23) are connected to the corresponding m inputs of the transmission (reception) distributor, the single signals on which correspond to the moments of transmission (reception) of the m lower check bits of code combinations.
В исходном состоянии в регистр 26 записана нулевая комбинация адресов и сигналы на выходе формирователя 20 (23) отсутствуют. In the initial state, a zero combination of addresses is recorded in the
При обнаружении ошибок в регистр 26 заносится комбинация адресов, содержащая "единицы" в тех из m разрядов, номера которых соответствуют номерам искаженных комбинаций. Комбинация адресов, хранящаяся в регистре 26 весь цикл переспроса, образует адресную маску, которая по сигналам входа синхронизации в последовательном коде выдается на выход формирователя. When errors are detected, a combination of addresses containing "units" in those of m digits whose numbers correspond to numbers of distorted combinations is entered into
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4919843 RU2019044C1 (en) | 1991-03-18 | 1991-03-18 | Device for transmission and reception of discrete information with selective interrogation for errors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4919843 RU2019044C1 (en) | 1991-03-18 | 1991-03-18 | Device for transmission and reception of discrete information with selective interrogation for errors |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2019044C1 true RU2019044C1 (en) | 1994-08-30 |
Family
ID=21565412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4919843 RU2019044C1 (en) | 1991-03-18 | 1991-03-18 | Device for transmission and reception of discrete information with selective interrogation for errors |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2019044C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8767839B2 (en) | 2007-01-22 | 2014-07-01 | Qualcomm Incorporated | Error filter to differentiate between reverse link and forward link video data errors |
-
1991
- 1991-03-18 RU SU4919843 patent/RU2019044C1/en active
Non-Patent Citations (1)
Title |
---|
Шварцман Б.О. и Емельянов Г.А. Теория передачи дискретной информации. М.: Связь, 1979, с.362-368. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8767839B2 (en) | 2007-01-22 | 2014-07-01 | Qualcomm Incorporated | Error filter to differentiate between reverse link and forward link video data errors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4105999A (en) | Parallel-processing error correction system | |
CN1132368C (en) | Transmitter, receiver and method in a telecommunication system for generating PN squences for a purality of user channels | |
RU2019044C1 (en) | Device for transmission and reception of discrete information with selective interrogation for errors | |
GB1477614A (en) | Transmitting station and receiving station for operating with a systematic recurrent code | |
SU1578825A2 (en) | Device for transmission and reception of discrete information with error correction | |
SU866764A1 (en) | Transmitting device of system with control feedback | |
JPS5720049A (en) | Data transmission system | |
SU809615A1 (en) | Devise for transmitting and receiving discrete information with error correction | |
SU1405118A1 (en) | Linear code decoder | |
US6169773B1 (en) | System for synchronizing a block counter in a radio-data-system (RDS) receiver | |
SU1372367A1 (en) | Device for detecting and correcting errors | |
SU403105A1 (en) | DEVICE CYCLIC SYNCHRONIZATION | |
SU1633500A2 (en) | Error correcting device | |
SU1372366A1 (en) | Device for detecting and correcting errors | |
SU391749A1 (en) | P-U6. -K INVENTIONS | |
SU750749A1 (en) | Code combination shaper | |
SU467486A1 (en) | Data communication system with decisive communication | |
SU438036A1 (en) | Device for detecting errors in discrete information transfer systems with decision feedback | |
SU794756A1 (en) | Device for correcting error packets | |
SU1091228A1 (en) | Storage with self-check | |
SU1056275A1 (en) | Logical storage | |
SU1425757A1 (en) | Information transceiving device with error-checking | |
SU1159166A1 (en) | Regenerator for coding and decoding digital information | |
SU1481828A1 (en) | Telemetering data transmitter | |
HU208772B (en) | Circuit arrangement and method for establishilng time-sharing multiplex communication system |