RU2004131609A - Таблицы теневых страниц для управления преобразованием адресов - Google Patents
Таблицы теневых страниц для управления преобразованием адресов Download PDFInfo
- Publication number
- RU2004131609A RU2004131609A RU2004131609/09A RU2004131609A RU2004131609A RU 2004131609 A RU2004131609 A RU 2004131609A RU 2004131609/09 A RU2004131609/09 A RU 2004131609/09A RU 2004131609 A RU2004131609 A RU 2004131609A RU 2004131609 A RU2004131609 A RU 2004131609A
- Authority
- RU
- Russia
- Prior art keywords
- page
- shadow
- pages
- directory
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/651—Multi-level translation tables
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Claims (24)
1. Считываемый компьютером носитель, имеющий закодированные на нем выполнимые компьютером команды для реализации способа создания теневых страниц для карты преобразования адресов, причем карта преобразования адресов содержит каталог страниц и множество таблиц страниц, причем каталог страниц содержит ссылки на множество таблиц страниц, а каждая из таблиц страниц содержит ссылки на множество страниц данных, при этом каталог страниц и таблицы страниц каждые сохраняются в одной из страниц данных, содержащий этапы: создают первую таблицу теневых страниц для по меньшей мере одной из множества таблиц страниц на основании упомянутой одной из множества таблиц страниц, при этом упомянутая первая таблица теневых страниц отличается от упомянутой первой одной из множества таблиц страниц по меньшей мере одним из следующих аспектов: по меньшей мере одна запись в упомянутой первой таблице теневых страниц ссылается на отличную страницу данных, чем эта соответствующая ссылки в записи в упомянутой первой одной из множества таблиц страниц, и упомянутая первая таблица теневых страниц содержит одну или более ссылок только для считывания, чьи соответствующие ссылки в упомянутой первой одной из множества таблиц страниц являются ссылками для считывания/записи, и создают каталог теневых страниц на основании каталога страниц, причем каталог страниц содержит ссылку на упомянутую одну из множества таблиц страниц, упомянутый каталог теневых страниц содержит ссылку на упомянутую таблицу теневых страниц вместо ссылки на упомянутую одну из упомянутого множества таблиц страниц.
2. Считываемый компьютером носитель по п.1, в котором политика управляет доступом к памяти, при этом обращение к упомянутой памяти, основанное на упомянутой карте преобразования адресов, примененной к упомянутому виртуальному адресу, приводит к нарушению упомянутой политики и причем обращение к упомянутой памяти, основанное на упомянутом каталоге теневых страниц и упомянутой первой таблице теневых страниц, примененное к упомянутому виртуальному адресу, не приводит к нарушению упомянутой политики.
3. Считываемый компьютером носитель по п.1, в котором каждая из страниц данных сохранена в конкретном блоке памяти, причем упомянутый каталог страниц сохранен в первом блоке, а способ дополнительно содержит этапы: поддерживают копию упомянутого каталога страниц во втором блоке, отличном от упомянутого первого блока, и сохраняют каталог теневых страниц в упомянутом первом блоке.
4. Считываемый компьютером носитель по п.1, в котором упомянутый каталог страниц содержит ссылку на страницу первого размера, причем упомянутая страница первого размера содержит множество страниц второго размера и способ дополнительно содержит этап:
создают вторую таблицу теневых страниц, которая содержит ссылки на упомянутое множество страниц второго размера, причем упомянутый каталог теневых страниц содержит ссылку на упомянутую вторую таблицу теневых страниц.
5. Система для управления использованием памяти, содержащая память, содержащую множество индивидуально адресуемых компонентов, которые могут быть считаны и записаны, при этом каждый из индивидуально адресуемых компонентов имеет физический адрес, связаны с ним, структуру данных преобразования адресов, которая задает преобразование между виртуальными адресами и физическими адресами индивидуально адресуемых компонентов, администратор памяти, который принимает запрос на обращение к первому одному из индивидуально адресуемых компонентов, причем упомянутый запрос идентифицирует упомянутый первый один из индивидуально адресуемых компонентов на основании виртуального адреса, при этом упомянутый администратор памяти преобразует упомянутый виртуальный адрес в физический адрес упомянутого первого одного из индивидуально доступных компонентов на основании данных, которые содержат теневое представление упомянутой структуры преобразования адресов.
6. Система по п.5, в которой упомянутая память имеет множество страниц, упомянутый первый один из индивидуально адресуемых компонентов располагается в одной из упомянутого множества страниц, причем упомянутая структура преобразования адресов содержит (1) множество таблиц страниц, которые содержат ссылки на упомянутое множество страниц, и (2) каталог страниц, который содержит ссылки на упомянутое множество таблиц страниц, и при этом упомянутое теневое представление упомянутой структуры преобразования адресов отличается от упомянутой структуры преобразования адресов по меньшей мере одной ссылкой.
7. Система по п.6, в которой каждая из ссылок, содержащихся в упомянутом каталоге страниц и упомянутой таблице страниц, содержит один или более атрибутов и причем по меньшей мере одна ссылка в упомянутом теневом представлении отличается от соответствующей ссылки в упомянутой структуре преобразования адресов по меньшей мере одним атрибутом.
8. Система по п.6, в которой каталог страниц и каждая из таблиц страниц сохранена в одной из упомянутого множества страниц, причем каждая из страниц имеет дескриптор физического местоположения, связанный с ней, и каждая из ссылок в каталоге страниц и таблицах страниц идентифицирует одну из страниц на основании дескриптора физического местоположения.
9. Система по п.8, в которой упомянутое теневое представление включает в себя альтернативную версию по меньшей мере одного из упомянутого каталога страниц или одной из упомянутых таблиц страниц и причем упомянутая альтернативная версия сохранена в странице, имеющей дескриптор физического местоположения, отличный от страницы, на которой основана альтернативная версия.
10. Система по п.5, в которой политика управляет доступностью памяти, причем структура преобразования адресов подвергает память нарушению стратегии, при этом система дополнительно содержит администратор управления доступом к памяти, который создает теневое представление на основании структуры преобразования адресов и гарантирует, что теневое представление, если оно используется для обращения к памяти, на основании виртуальных адресов, не приводит к нарушению упомянутой политики.
11. Система по п.10, в которой политика определяет часть памяти как недоступную, причем администратор управления доступом к памяти гарантирует, что теневое представление не предоставляет виртуальный адрес для упомянутой части памяти.
12. Система по п.10, в которой политика определяет часть памяти как считываемую, но не перезаписываемую и при этом администратор управления доступом к памяти гарантирует, что теневое представление содержит один или более атрибутов, которые помечают часть памяти как предназначенную только для считывания.
13. Система по п.10, в которой администратор управления доступом к памяти гарантирует, что теневое представление содержит один или более атрибутов, которые помечают как только для считывания те части памяти, которые хранят по меньшей мере одно из (1) структуру преобразования адресов и (2) теневое представление.
14. Способ выполнения запроса доступа к памяти, содержащий этапы: принимают запрос на считывание или запись в модуль памяти, причем упомянутый запрос идентифицирует упомянутый модуль упомянутой памяти на основании виртуального адреса, осуществляют доступ к упомянутому модулю памяти на основании представления карты, которая определяет отношения между виртуальными адресами и физическими адресами, при этом упомянутая карта хранится в одной или более страниц упомянутой памяти, упомянутое представление упомянутой карты содержит по меньшей мере одну теневую страницу, которая основана на первой одной из упомянутых одной или более страниц, причем упомянутая карта содержит по меньшей мере один аспект, который, если используется для обращения к упомянутой памяти на основании на упомянутого виртуального адреса, может привести к нарушению политики доступа к памяти, при этом упомянутая теневая страница отличается от упомянутой первой одной из упомянутых одной или более страниц таким образом, что использование упомянутого представления упомянутой карты для обращения к упомянутой памяти, основанном на упомянутом виртуальном адресе, не нарушает упомянутую политику доступа к памяти, и выполняют считывание или запись, заданные в упомянутом запросе доступа.
15. Способ по п.14, в котором упомянутая политика доступа к памяти определяет часть упомянутой памяти как недоступную, причем упомянутая карта обеспечивает перезаписываемые ссылки в части упомянутой памяти, которые определяют отображения виртуального адреса и при этом упомянутое представление упомянутой карты не предоставляет перезаписываемые ссылки на части упомянутой памяти, которые определяют преобразования виртуального адреса.
16. Способ по п.14, в котором упомянутая карта содержит (1) множество таблиц, которые содержат ссылки на набор из упомянутых одной или более страниц, и (2) каталог, который содержит ссылки на упомянутое множество таблиц, причем упомянутая по меньшей мере одна теневая страница содержит теневой каталог, который отличается от упомянутого каталога по меньшей мере в том отношении, что по меньшей мере одна ссылка в теневом каталоге указывает на таблицу теневых страниц вместо того, чтобы указывать на одну из упомянутого множества таблиц.
17. Способ по п.14, в котором упомянутая карта содержит множество таблиц, которые содержат ссылки на набор упомянутых одной или более страниц, причем упомянутая теневая страница содержит представление, основанное на одной из упомянутых таблиц, и при этом упомянутая теневая страница содержит представление первой ссылки, которая существует в упомянутой одной из упомянутых таблиц, причем упомянутая первая ссылка является ссылкой для считывания/записи в упомянутой одной из упомянутых таблиц и причем упомянутая теневая страница отличается от упомянутой одной из таблиц тем, что представление упомянутой теневой страницы упомянутой первой ссылки отмечено как предназначенное только для считывания.
18. Способ по п.14, в котором упомянутая теневая страница содержит каталог, причем упомянутый модуль памяти охватывается страницей первого размера, которая содержит множество страниц второго размера, причем упомянутая карта содержит каталог, который содержит ссылку на упомянутую страницу первого размера, причем упомянутая теневая страница основана на упомянутом каталоге и при этом упомянутая теневая страница отличается от упомянутого каталога тем, что упомянутая теневая страница содержит ссылку на таблицу вместо ссылки на упомянутую страницу первого размера, при этом упомянутая таблица содержит ссылки на страницы второго размера, которые включены в упомянутую страницу первого размера.
19. Считываемый компьютером носитель, имеющий закодированную на нем структуру данных, которая является представлением карты преобразования адресов, причем карта преобразования адресов содержит каталог страниц, при этом каталог содержит ссылки на множество таблиц страниц, причем каждая из таблиц страниц сохранена в конкретном блоке в упомянутом считываемом компьютером носителе, при этом каждая из таблиц страниц содержит ссылки на множество страниц упомянутого считываемого компьютером носителя, причем структура данных содержит таблицу теневых страниц, которая основана на первой одной из множества таблиц страниц, каталог теневых страниц, который основан на каталоге страниц, при этом каталог страниц содержит первую запись, которая содержит ссылку на упомянутую первую одну из множества таблиц страниц, упомянутая таблица теневых страниц содержит вторую запись, которая соответствует первой записи, упомянутая вторая запись содержит ссылку на упомянутую таблицу теневых страниц вместо ссылки на упомянутую первую одну из множества таблиц страниц.
20. Считываемый компьютером носитель по п.19, в котором упомянутая первая из множества таблиц страниц сохранена в первом блоке, при этом таблица теневых страниц сохранена во втором блоке и при этом каталог теневых страниц отличается от каталога страниц тем, что ссылка в каталоге страниц содержит идентификатор упомянутого первого блока и соответствующая ссылка в каталоге теневых страниц содержит идентификатор упомянутой второй структуры.
21. Считываемый компьютером носитель по п.19, в котором упомянутая первая из упомянутого множества таблиц страниц содержат ссылку на первую одну из страниц, причем упомянутая таблица теневых страниц содержит ссылку на представление, основанное на упомянутой первой одной из страниц вместо ссылки на первую одну из страниц, при этом упомянутое представление, основанное на упомянутой первой одной из страниц, сохраняется в блоке, отличном от упомянутой первой одной из страниц.
22. Считываемый компьютером носитель по п.21, в котором упомянутая первая одна из множества страниц хранит или каталог страниц или упомянутую первую одну из множества таблиц страниц.
23. Считываемый компьютером носитель по п.22, в котором упомянутая первая одна из множества таблиц страниц содержат ссылку, которая определяет упомянутую первую одну из множества страниц как страницу, которая является считываемой и перезаписываемой, и причем соответствующая ссылка в упомянутой таблице теневых страниц задает упомянутую первую одну из множества страниц которые как страницу, которая является только считываемой.
24. Считываемый компьютером носитель по п.19, в котором каталог страниц и упомянутая первая одна из множества таблиц страниц содержат по меньшей мере один признак такой, что при использовании обращения к памяти на основании виртуального адреса, приведет к нарушению политики доступа к памяти и причем каталог теневых страниц и таблица теневых страниц содержат данные такие, что доступ к памяти посредством упомянутого каталога теневых страниц и упомянутой таблицы теневых страниц на основании упомянутого виртуального адреса не приведет к нарушению упомянутой политики доступа к памяти.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/697,197 | 2003-10-30 | ||
US10/697,197 US7310721B2 (en) | 2003-10-30 | 2003-10-30 | Shadow page tables for address translation control |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2004131609A true RU2004131609A (ru) | 2006-04-10 |
RU2373566C2 RU2373566C2 (ru) | 2009-11-20 |
Family
ID=34423388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2004131609/09A RU2373566C2 (ru) | 2003-10-30 | 2004-10-29 | Таблицы теневых страниц для управления преобразованием адресов |
Country Status (10)
Country | Link |
---|---|
US (1) | US7310721B2 (ru) |
EP (1) | EP1528474B1 (ru) |
JP (1) | JP4928721B2 (ru) |
KR (1) | KR101150079B1 (ru) |
CN (1) | CN1612112B (ru) |
AU (1) | AU2004218602B2 (ru) |
BR (1) | BRPI0404279A (ru) |
CA (1) | CA2482872C (ru) |
MX (1) | MXPA04009350A (ru) |
RU (1) | RU2373566C2 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2491616C2 (ru) * | 2009-03-31 | 2013-08-27 | Интел Корпорейшн | Устройство, способ и система управления матрицами |
US9632557B2 (en) | 2011-09-30 | 2017-04-25 | Intel Corporation | Active state power management (ASPM) to reduce power consumption by PCI express components |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7546319B1 (en) * | 2003-04-28 | 2009-06-09 | Ibrix, Inc. | File system consistency checking in a distributed segmented file system |
WO2004107130A2 (en) | 2003-05-28 | 2004-12-09 | Caymas Systems, Inc. | Multilayer access control security system |
TWI249670B (en) * | 2004-04-29 | 2006-02-21 | Mediatek Inc | System and method capable of sequentially writing a flash memory |
US7395405B2 (en) * | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
US7721094B2 (en) * | 2005-05-06 | 2010-05-18 | Microsoft Corporation | Systems and methods for determining if applications executing on a computer system are trusted |
US7299337B2 (en) * | 2005-05-12 | 2007-11-20 | Traut Eric P | Enhanced shadow page table algorithms |
JP5261661B2 (ja) * | 2005-05-24 | 2013-08-14 | ストラタス・テクノロジーズ・バミューダ・リミテッド | 対称型マルチプロセッサ・フォルトトレラントコンピュータシステム |
US7657725B2 (en) | 2005-06-24 | 2010-02-02 | Sigmatel, Inc. | Integrated circuit with memory-less page table |
US7814287B2 (en) * | 2005-07-15 | 2010-10-12 | Xensource, Inc. | Using writeable page tables for memory address translation in a hypervisor environment |
US7681200B2 (en) * | 2005-07-22 | 2010-03-16 | Microsoft Corporation | Secure hardware desktop buffer composition |
AU2006320203B2 (en) | 2005-12-02 | 2011-12-01 | Citrix Systems, Inc. | Method and apparatus for providing authentication credentials from a proxy server to a virtualized computing environment to access a remote resource |
US7870411B2 (en) * | 2006-07-17 | 2011-01-11 | Xensource, Inc. | Tracking current time on multiprocessor hosts and virtual machines |
US7739466B2 (en) * | 2006-08-11 | 2010-06-15 | Intel Corporation | Method and apparatus for supporting immutable memory |
GB2442495B (en) | 2006-10-02 | 2009-04-01 | Transitive Ltd | Method and apparatus for handling dynamically linked function cells with respect to program code conversion |
US7885932B2 (en) * | 2006-11-01 | 2011-02-08 | Ab Initio Technology Llc | Managing storage of individually accessible data units |
US7853679B2 (en) | 2007-03-12 | 2010-12-14 | Citrix Systems, Inc. | Systems and methods for configuring handling of undefined policy events |
US7870277B2 (en) | 2007-03-12 | 2011-01-11 | Citrix Systems, Inc. | Systems and methods for using object oriented expressions to configure application security policies |
US7865589B2 (en) | 2007-03-12 | 2011-01-04 | Citrix Systems, Inc. | Systems and methods for providing structured policy expressions to represent unstructured data in a network appliance |
US8490148B2 (en) | 2007-03-12 | 2013-07-16 | Citrix Systems, Inc | Systems and methods for managing application security profiles |
US8631147B2 (en) | 2007-03-12 | 2014-01-14 | Citrix Systems, Inc. | Systems and methods for configuring policy bank invocations |
US7853678B2 (en) | 2007-03-12 | 2010-12-14 | Citrix Systems, Inc. | Systems and methods for configuring flow control of policy expressions |
JP4897578B2 (ja) * | 2007-06-06 | 2012-03-14 | 株式会社日立製作所 | 仮想計算機の制御プログラムおよび仮想計算機システム |
JP5260081B2 (ja) * | 2008-02-25 | 2013-08-14 | パナソニック株式会社 | 情報処理装置及びその制御方法 |
US8578483B2 (en) * | 2008-07-31 | 2013-11-05 | Carnegie Mellon University | Systems and methods for preventing unauthorized modification of an operating system |
US8024546B2 (en) * | 2008-10-23 | 2011-09-20 | Microsoft Corporation | Opportunistic page largification |
US8301863B2 (en) * | 2008-11-17 | 2012-10-30 | International Business Machines Corporation | Recursive logical partition real memory map |
US8135937B2 (en) * | 2008-11-17 | 2012-03-13 | International Business Machines Corporation | Logical partition memory |
US10255463B2 (en) | 2008-11-17 | 2019-04-09 | International Business Machines Corporation | Secure computer architecture |
US20100262722A1 (en) * | 2009-04-10 | 2010-10-14 | Christophe Vauthier | Dynamic Assignment of Graphics Processing Unit to a Virtual Machine |
JP4915756B2 (ja) * | 2009-12-16 | 2012-04-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アドレス変換を高速化する方法及びシステム |
US8812907B1 (en) | 2010-07-19 | 2014-08-19 | Marathon Technologies Corporation | Fault tolerant computing systems using checkpoints |
US8954697B2 (en) * | 2010-08-05 | 2015-02-10 | Red Hat, Inc. | Access to shared memory segments by multiple application processes |
US8364932B2 (en) * | 2010-10-29 | 2013-01-29 | Vmware, Inc. | System and method to prioritize large memory page allocation in virtualized systems |
US9606936B2 (en) * | 2010-12-16 | 2017-03-28 | Advanced Micro Devices, Inc. | Generalized control registers |
US20130013605A1 (en) | 2011-07-08 | 2013-01-10 | Stanfill Craig W | Managing Storage of Data for Range-Based Searching |
US9116793B2 (en) * | 2012-06-12 | 2015-08-25 | International Business Machines Corporation | Maintaining versions of data in solid state memory |
US9135161B2 (en) | 2012-06-12 | 2015-09-15 | International Business Machines Corporation | Flash translation layer system for maintaining data versions in solid state memory |
US9122581B2 (en) * | 2012-06-12 | 2015-09-01 | International Business Machines Corporation | Data versioning in solid state memory |
US9122582B2 (en) * | 2012-06-12 | 2015-09-01 | International Business Machines Corporation | File system for maintaining data versions in solid state memory |
ES2837801T3 (es) * | 2012-08-07 | 2021-07-01 | Nokia Technologies Oy | Control de acceso para memoria inalámbrica |
US9251002B2 (en) | 2013-01-15 | 2016-02-02 | Stratus Technologies Bermuda Ltd. | System and method for writing checkpointing data |
US9436844B2 (en) | 2013-08-29 | 2016-09-06 | Microsoft Technology Licensing, Llc | Access enablement security circuit |
US9716708B2 (en) | 2013-09-13 | 2017-07-25 | Microsoft Technology Licensing, Llc | Security certificates for system-on-chip security |
WO2015102874A2 (en) | 2013-12-30 | 2015-07-09 | Stratus Technologies Bermuda Ltd. | Method of delaying checkpoints by inspecting network packets |
WO2015102875A1 (en) | 2013-12-30 | 2015-07-09 | Stratus Technologies Bermuda Ltd. | Checkpointing systems and methods of using data forwarding |
JP6518672B2 (ja) | 2013-12-30 | 2019-05-22 | ストラタス・テクノロジーズ・バミューダ・リミテッド | 動的チェックポインティングシステムおよび方法 |
US9805194B2 (en) | 2015-03-27 | 2017-10-31 | Intel Corporation | Memory scanning methods and apparatus |
US9836410B2 (en) * | 2015-04-15 | 2017-12-05 | Qualcomm Incorporated | Burst translation look-aside buffer |
US10387325B2 (en) | 2017-11-28 | 2019-08-20 | International Business Machines Corporation | Dynamic address translation for a virtual machine |
CN109388524B (zh) * | 2018-10-09 | 2021-10-01 | 郑州云海信息技术有限公司 | 虚拟磁盘格式的寻址方法和计算机可读存储介质 |
CN111290714B (zh) * | 2020-02-06 | 2023-09-05 | 北京百度网讯科技有限公司 | 数据读取方法和装置 |
CN112988508B (zh) * | 2021-03-04 | 2022-03-18 | 浙江中控研究院有限公司 | 一种基于内存隔离的可信plc嵌入式系统 |
CN117851290B (zh) * | 2024-03-07 | 2024-06-21 | 北京象帝先计算技术有限公司 | 页表管理方法、系统、电子组件及电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6299844A (ja) * | 1985-10-28 | 1987-05-09 | Hitachi Ltd | アドレス変換装置 |
JP3102495B2 (ja) * | 1989-12-28 | 2000-10-23 | 株式会社日立製作所 | 仮想記憶管理方法 |
US5892900A (en) | 1996-08-30 | 1999-04-06 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
CN100452072C (zh) | 1995-02-13 | 2009-01-14 | 英特特拉斯特技术公司 | 用于管理在第一装置和第二装置之间的数字文档的分布的方法 |
US5960463A (en) * | 1996-05-16 | 1999-09-28 | Advanced Micro Devices, Inc. | Cache controller with table walk logic tightly coupled to second level access logic |
JPH10312338A (ja) * | 1997-05-13 | 1998-11-24 | Toshiba Corp | メモリ制御装置、及びメモリ制御方法 |
US6105103A (en) * | 1997-12-19 | 2000-08-15 | Lsi Logic Corporation | Method for mapping in dynamically addressed storage subsystems |
US6233668B1 (en) * | 1999-10-27 | 2001-05-15 | Compaq Computer Corporation | Concurrent page tables |
US6889296B2 (en) | 2001-02-20 | 2005-05-03 | International Business Machines Corporation | Memory management method for preventing an operating system from writing into user memory space |
JP2003256278A (ja) * | 2002-02-28 | 2003-09-10 | Hitachi Ltd | 情報保護方法及びその実施装置並びにその処理プログラム |
US7003702B2 (en) * | 2002-03-18 | 2006-02-21 | Emc Corporation | End-to-end checksumming for read operations |
US7565509B2 (en) | 2002-04-17 | 2009-07-21 | Microsoft Corporation | Using limits on address translation to control access to an addressable entity |
US7058768B2 (en) | 2002-04-17 | 2006-06-06 | Microsoft Corporation | Memory isolation through address translation data edit control |
US7478235B2 (en) | 2002-06-28 | 2009-01-13 | Microsoft Corporation | Methods and systems for protecting data in USB systems |
-
2003
- 2003-10-30 US US10/697,197 patent/US7310721B2/en not_active Expired - Fee Related
-
2004
- 2004-08-06 EP EP04018744.5A patent/EP1528474B1/en not_active Not-in-force
- 2004-09-10 KR KR1020040072560A patent/KR101150079B1/ko active IP Right Grant
- 2004-09-17 BR BR0404279-4A patent/BRPI0404279A/pt not_active Application Discontinuation
- 2004-09-24 MX MXPA04009350A patent/MXPA04009350A/es active IP Right Grant
- 2004-09-28 CN CN2004100831088A patent/CN1612112B/zh not_active Expired - Fee Related
- 2004-09-29 CA CA2482872A patent/CA2482872C/en not_active Expired - Fee Related
- 2004-09-30 JP JP2004289030A patent/JP4928721B2/ja not_active Expired - Fee Related
- 2004-10-20 AU AU2004218602A patent/AU2004218602B2/en not_active Ceased
- 2004-10-29 RU RU2004131609/09A patent/RU2373566C2/ru not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2491616C2 (ru) * | 2009-03-31 | 2013-08-27 | Интел Корпорейшн | Устройство, способ и система управления матрицами |
US8819388B2 (en) | 2009-03-31 | 2014-08-26 | Intel Corporation | Control of on-die system fabric blocks |
US9632557B2 (en) | 2011-09-30 | 2017-04-25 | Intel Corporation | Active state power management (ASPM) to reduce power consumption by PCI express components |
Also Published As
Publication number | Publication date |
---|---|
BRPI0404279A (pt) | 2005-06-21 |
CA2482872C (en) | 2013-07-30 |
US7310721B2 (en) | 2007-12-18 |
EP1528474A2 (en) | 2005-05-04 |
KR101150079B1 (ko) | 2012-06-01 |
JP4928721B2 (ja) | 2012-05-09 |
AU2004218602A8 (en) | 2010-01-07 |
CN1612112B (zh) | 2011-09-28 |
AU2004218602A1 (en) | 2005-05-19 |
RU2373566C2 (ru) | 2009-11-20 |
US20050097298A1 (en) | 2005-05-05 |
AU2004218602B2 (en) | 2010-01-21 |
EP1528474B1 (en) | 2017-11-15 |
CN1612112A (zh) | 2005-05-04 |
KR20050041868A (ko) | 2005-05-04 |
CA2482872A1 (en) | 2005-04-30 |
EP1528474A3 (en) | 2008-07-02 |
MXPA04009350A (es) | 2005-05-04 |
JP2005135396A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2004131609A (ru) | Таблицы теневых страниц для управления преобразованием адресов | |
US9785370B2 (en) | Method and system for automatically preserving persistent storage | |
US8650442B2 (en) | Programming in a simultaneous multi-threaded processor environment | |
AU734996B2 (en) | Object and method for providing efficient multi-user access to shared operating system kernal code using instancing | |
US7421562B2 (en) | Database system providing methodology for extended memory support | |
JP2986075B2 (ja) | ローカル・オブジェクト・アドレス及びグローバル・オブジェクト識別子を結合して単一オブジェクト・ポインタにするためのシステム | |
US20040117594A1 (en) | Memory management method | |
US6598143B1 (en) | Method to increase performance of acquiring free memory pages | |
KR950033840A (ko) | 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리 | |
ATE254778T1 (de) | Nachschlagtabelle und verfahren zur datenspeicherung darin | |
US8281321B2 (en) | Method, system and storage medium for implementing a message board cache system | |
KR920001333A (ko) | 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법 | |
US8151076B2 (en) | Mapping memory segments in a translation lookaside buffer | |
TWI273431B (en) | Apparatus for the plurality of hosts to share a collection of memory sectors, and method and program storage device for managing memory sectors used by a host | |
US8352709B1 (en) | Direct memory access techniques that include caching segmentation data | |
JP2002123424A (ja) | コンピュータ・システムにおいてメモリを動的に再割当てするシステムおよび方法 | |
US20040268084A1 (en) | Protected RAM filesystem | |
US5875487A (en) | System and method for providing efficient shared memory in a virtual memory system | |
US8347064B1 (en) | Memory access techniques in an aperture mapped memory space | |
US5940869A (en) | System and method for providing shared memory using shared virtual segment identification in a computer system | |
RU2003136262A (ru) | Использование контекстного идентификатора в кэш-памяти | |
US6212533B1 (en) | Hyper-media document management system having navigation mechanism | |
Cranor | Design and Implementation of the UVM Virtual Memory System | |
GB2403316A (en) | Accessing files within different directory hierarchies | |
US10353821B2 (en) | System, method, and recording medium for common memory programming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PC41 | Official registration of the transfer of exclusive right |
Effective date: 20150526 |
|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20191030 |