Claims (10)
1. Схема генератора, предназначенная для выработки синхронизирующего сигнала, содержащего серию тактовых импульсов, содержащая: (a) средство опорного напряжения, предназначенное для вырабатывания опорного напряжения; (b) по меньшей мере два конденсатора, причем каждый конденсатор находится либо в заряженном состоянии, либо разряженном состоянии относительно опорного напряжения, напряжение, соответствующее разряженному состоянию, меньше, чем опорное напряжение, и такой конденсатор обозначается как разряженный конденсатор, и напряжение, соответствующее заряженному состоянию, превышает опорное напряжение, и такой конденсатор обозначается как заряженный конденсатор; (c) средство зарядки, предназначенное для зарядки разряженного конденсатора до заряженного состояния; (d) средство разрядки, предназначенное для разрядки заряженного конденсатора, обозначаемого как заряженный рабочий конденсатор, до разряженного состояния; (e) устройство сравнения, предназначенное для вырабатывания внутреннего сигнала каждый раз, когда заряженный рабочий конденсатор переходит в разряженное состояние; (f) средство переключения, предназначенное для отсоединения разряженного конденсатора от средства разрядки и присоединения заряженного конденсатора к средству зарядки и отсоединения заряженного конденсатора от средства зарядки и присоединения заряженного конденсатора к средству разрядки; и (g) фиксатор, предназначенный для выработки тактового импульса в соответствии с внутренними сигналами.1. A generator circuit designed to generate a clock signal comprising a series of clock pulses, comprising: (a) a voltage reference means for generating a voltage reference; (b) at least two capacitors, each capacitor being either in a charged state or a discharged state with respect to the reference voltage, the voltage corresponding to the discharged state is less than the reference voltage, and such a capacitor is referred to as a discharged capacitor, and the voltage corresponding to the charged state exceeds the reference voltage, and such a capacitor is referred to as a charged capacitor; (c) charging means for charging a discharged capacitor to a charged state; (d) discharge means for discharging a charged capacitor, designated as a charged working capacitor, to a discharged state; (e) a comparator designed to generate an internal signal each time a charged working capacitor goes into a discharged state; (f) switching means for disconnecting the discharged capacitor from the discharge means and attaching the charged capacitor to the charging means and disconnecting the charged capacitor from the charging means and attaching the charged capacitor to the discharge means; and (g) a latch designed to generate a clock in accordance with internal signals.
2. Схема генератора по п.1, отличающаяся тем, что средство переключения управляется фиксатором для выполнения переключения в соответствии с тактовыми импульсами, вырабатываемыми фиксатором. 2. The generator circuit according to claim 1, characterized in that the switching means is controlled by the latch to perform switching in accordance with the clock pulses generated by the latch.
3. Программируемая схема электронного таймера, предназначенная для вырабатывания выходного сигнала таймера после того, как истечет запрограммированное время замедления, отсчет которого начинается после приема электрического инициирующего сигнала, содержащая: (a) схему генератора, предназначенную для вырабатывания синхронизирующего сигнала в ответ на сигнал включения тактовых импульсов, причем синхронизирующий сигнал содержит серию тактовых импульсов; (b) схему выработки сигнала сброса, предназначенную для вырабатывания сигнала сброса при подаче напряжения питания RESET; (c) инициируемый счетчик со сквозным переносом, выполненный с возможностью подсчитывания тактовых импульсов и вырабатывания выходного сигнала таймера, при достижении заранее заданной величины подсчета, причем счетчик со сквозным переносом содержит множество расположенных последовательно каскадов счетчика, каждый из которых может принимать состояние единицы и нуля, и содержит вход установки в единицу, с помощью которого состояние каскада счетчика может быть установлено в единицу, и вход установки в ноль, с помощью которого состояние каскада счетчика может быть установлено в ноль, и каждый из каскадов счетчика дополнительно содержит, по меньшей мере, один выход, предназначенный для вывода сигнала каскада счетчика, который индицирует состояние каскада счетчика; (d) группу программирования, содержащую схему установки в единицу и схему установки в ноль, связанные с каждым из каскадов счетчика, причем каждая схема установки в единицу выполнена с возможностью подачи сигнала установки в единицу на вход установки в единицу соответствующего каскада счетчика в соответствии с сигналом загрузки счетчика, поступающим со схемы управления, и каждая схема установки в ноль выполнена с возможностью подачи сигнала установки в ноль на вход установки в ноль каскада счетчика в соответствии с одним из сигналов загрузки счетчика и сигналом сброса при включении напряжения питания RESET, причем схема установки в ноль выполнена с возможностью вырабатывания сигнала конечной длительности, а схема установки в единицу выполнена с возможностью вырабатывания сигнала, имеющего одну из двух различных конечных длительностей, одна из которых превышает длительность сигнала схемы установки в ноль, и соответствующий каскад счетчика выполнен с возможностью принимать сигнал от схемы установки в единицу и от схемы установки в ноль одновременно, и определять исходное состояние каскада счетчика в соответствии с более длительным сигналом; и (е) схему управления, выполненную с возможностью вырабатывания сигнала загрузки счетчика и сигнала включения тактовых импульсов в ответ на сигнал сброса при включении питания RESET и электрический инициирующий сигнал. 3. A programmable electronic timer circuit designed to generate an output timer signal after a programmed deceleration time has elapsed, the countdown of which begins after receiving the electrical initiating signal, comprising: (a) a generator circuit designed to generate a clock signal in response to a clock enable signal pulses, and the clock signal contains a series of clock pulses; (b) a reset signal generating circuit for generating a reset signal when a RESET power is applied; (c) an initiated counter with end-to-end transfer, configured to count clock pulses and generate an output signal of the timer, when a predetermined count has been reached, and the counter with end-to-end transfer contains many consecutive counter stages, each of which can take a state of one and zero, and contains the installation input to unity, with which the state of the cascade of the counter can be set to one, and the installation input to zero, with which the state of the the counter slope can be set to zero, and each of the counter stages further comprises at least one output for outputting a signal of the counter stage, which indicates the state of the counter stage; (d) a programming group comprising a unit installation scheme and a zero installation scheme associated with each of the counter stages, each installation unit being configured to supply a unit signal to the unit input to the unit input of the corresponding counter stage in accordance with the signal loading the counter coming from the control circuit, and each zero-setting circuit is configured to supply the zero-signal to the installation input to the zero of the counter cascade in accordance with one of the load signals the counter is narrow with a reset signal when the RESET power supply is turned on, and the zero-setting circuit is capable of generating a signal of finite duration, and the unit-setting circuit is configured to generate a signal having one of two different final durations, one of which exceeds the duration of the circuit signal set to zero, and the corresponding cascade of the counter is configured to receive a signal from the installation scheme to one and from the installation scheme to zero at the same time, and to determine initially state of the counter stage in accordance with a longer signal; and (e) a control circuit configured to generate a counter load signal and a clock enable signal in response to a reset signal upon power-up of a RESET and an electrical trigger signal.
4. Схема таймера по п.3, отличающаяся тем, что каждая установочная схема содержит средство программирования, не зависящее от напряжения питания, при установке которого в единицу установочная схема вырабатывает сигнал большей длительности, чем сигнал схемы установки в ноль. 4. The timer circuit according to claim 3, characterized in that each installation circuit contains software that is independent of the supply voltage, when installed in a unit, the installation circuit generates a signal of longer duration than the signal of the installation circuit to zero.
5. Схема таймера по п.4, отличающаяся тем, что каждая из схем установки в единицу содержит вход программирования и информационный вход, и состояние средства программирования, не зависящего от напряжения питания, определяется информационным сигналом, когда сигнал программирования поступает на вход включения программирования. 5. The timer circuit according to claim 4, characterized in that each of the installation schemes into a unit contains a programming input and an information input, and the state of the programming tool independent of the supply voltage is determined by the information signal when the programming signal is supplied to the programming enable input.
6. Схема таймера по п.4 или п.5, отличающаяся тем, что средство программирования, не зависящее от напряжения питания, содержит ячейку электронно перепрограммируемой постоянной памяти EEPROM. 6. The timer circuit according to claim 4 or claim 5, characterized in that the software, independent of the supply voltage, contains a cell of electronically reprogrammable read-only memory EEPROM.
7. Схема таймера по п.5, отличающаяся тем, что выходы каскада счетчика соединены со входом программирования соответствующей схемы установки в единицу, что позволяет каждому каскаду счетчика подавать сигнал данных на соответствующую схему установки в единицу. 7. The timer circuit according to claim 5, characterized in that the outputs of the counter cascade are connected to the programming input of the corresponding installation circuit into one, which allows each counter cascade to supply a data signal to the corresponding installation circuit into one.
8. Схема электронного таймера, с блокировкой, питание которого осуществляется от источника напряжения, предназначенная для вырабатывания выходного сигнала схемы таймера по истечении запрограммированного времени замедления, отсчитываемого поело приема электрического инициирующего сигнала, содержащая: (a) схему генератора, выполненную с возможностью вырабатывания, по меньшей мере, одного сигнала опорной тактовой частоты, содержащего серию опорныx тактовых импульсов в ответ на прием сигнала сброса RESET; (b) счетчик со сквозным переносом, выполненный с возможностью подсчитывания опорных тактовых импульсов и вырабатывания выходного сигнала таймера, при достижении заранее заданной величины подсчета; (c) логическую схему тактовых импульсов, через которую счетчик со сквозным переносом принимает опорные тактовые импульсы, когда логическая схема тактовых импульсов принимает сигнал включения тактовых импульсов CLKEN; и (d) схему управления, содержащую управляющую группу, содержащую три управляющих каскада, соединенных с обеспечением сквозного переноса, содержащих блокирующий управляющий каскад, управляющий каскад загрузки счетчика и управляющий каскад включения тактовых импульсов, причем каждый управляющий каскад выполнен с возможностью принимать состояние единицы и состояние нуля, и в ответ на сигнал сброса RESET каждый управляющий каскад принимать состояние нуля, и каждый управляющий каскад имеет выход, на который поступает сигнал, указывающий состояние управляющего каскада; причем схема управления дополнительно содержит логическую управляющую схему, предназначенную для вырабатывания сигнала включения тактовых импульсов CLKEN, когда управляющий каскад, включающий импульсы тактовой частоты, вырабатывает сигнал установки в единицу, и дополнительно содержит программируемую, не зависящую от напряжения питания, блокирующую переключающую схему, которая может принимать состояние единицы и состояние нуля, причем эта блокирующая переключающая схема переводится в состояние единицы в ответ на выходной сигнал, поступающий от блокирующего управляющего каскада, и устанавливается в состояние ноль в ответ на, по меньшей мере, один сигнал программирования, и блокирующая переключающая схема имеет выход, соединенный с логическим входом блокирующего управляющего каскада, причем этот блокирующий управляющий каскад выполнен с возможностью передавать сигнал на логический вход блокирующего управляющего каскада только в случае, если блокирующая переключающая схема будет установлена в состояние ноль, когда она принимает инициирующий сигнал, включающий, таким образом, управляющий каскад загрузки счетчика, и, каскад включения тактовых импульсов, и выполнено с возможностью передачи сигнала на блокирующую переключающую схему, чтобы предотвратить повторное инициирование блокирующей переключающей схемой управляющей группы до тех пор, пока блокирующая переключающая схема не будет повторно сброшена. 8. The circuit of the electronic timer, with blocking, the power of which is supplied from the voltage source, designed to generate the output signal of the timer circuit after the programmed deceleration time, counted down by the reception of the electric initiating signal, containing: (a) a generator circuit configured to generate, according to at least one reference clock signal comprising a series of reference clock pulses in response to receiving a reset signal RESET; (b) an end-to-end counter configured to count reference clock pulses and generate a timer output when a predetermined count is reached; (c) a clock logic circuitry through which the pass-through counter receives reference clock pulses when the clock circuitry receives a CLKEN clock enable signal; and (d) a control circuit comprising a control group comprising three control cascades connected to provide end-to-end transfer, comprising a blocking control cascade, a control counter loading cascade, and a clock switching control cascade, each control cascade configured to accept a unit state and a state zero, and in response to the RESET signal, each control stage accepts a zero state, and each control stage has an output that receives a signal indicating oyanie control stage; moreover, the control circuit further comprises a logical control circuit designed to generate a CLKEN clock enable signal, when the control stage including the clock pulses generates a setting signal of one, and further comprises a programmable, voltage-independent, blocking switching circuit that can take the state of the unit and the state of zero, and this blocking switching circuit is converted to the state of the unit in response to the output signal, post falling from the blocking control stage, and is set to zero in response to at least one programming signal, and the blocking switching circuit has an output connected to the logic input of the blocking control stage, and this blocking control stage is configured to transmit a signal to a logical the input of the blocking control stage only if the blocking switching circuit is set to zero when it receives an initiating signal including m, the counter load control stage, and the clock enable stage, and adapted to transmit a blocking signal to the switch circuit to prevent re-initiation of the locking control switch circuit group as long as the blocking switch circuit is re reset.
9. Блок схемы преобразователя, содержащий: модуль преобразователя, предназначенный для преобразования импульса ударной волны в импульс электрической энергии; электронный модуль, подключенный к модулю преобразователя, причем этот электронный модуль содержит: схему замедления, содержащую (i) средство накопления, присоединенное к модулю преобразователя, предназначенное для приема и накопления электрической энергии от модуля преобразователя; (ii) переключающую схему, соединяющую средство накопления с инициирующим элементом для освобождения энергии, накопленной в средстве накопления на этот инициирующий элемент в ответ на сигнал, поступающий со схемы таймера; и (iii) часть замедления, содержащую схему таймера, которая функционально соединена со схемой переключения для управления выводом энергии, накопленной в средстве накопления на выходные выводы с помощью переключающей схемы; и (b) инициирующий элемент, который функционально соединен со средством накопления через переключающую схему, предназначенный для приема энергии от средства накопления и для выработки выходного инициирующего сигнала в ответ на ее поступление. 9. A converter circuit block comprising: a converter module for converting a shock wave pulse into an electric energy pulse; an electronic module connected to the converter module, the electronic module comprising: a deceleration circuit comprising (i) storage means connected to the converter module for receiving and storing electric energy from the converter module; (ii) a switching circuit connecting the storage means to the triggering element to release energy stored in the storage means to this triggering element in response to a signal from the timer circuit; and (iii) a deceleration part comprising a timer circuit that is operatively connected to a switching circuit for controlling the output of energy stored in the storage means to the output terminals using the switching circuit; and (b) an initiating element that is operatively connected to the storage means via a switching circuit for receiving energy from the storage means and for generating an output initiating signal in response to its receipt.
10. Детонатор, содержащий корпус, имеющий закрытый конец и открытый конец, причем открытый конец имеет такие размеры и конфигурацию, что к нему можно присоединить средстве передачи инициирующего сигнала; средство передачи инициирующего сигнала, установленное в корпусе, предназначенное для подачи электрического инициирующего сигнала на входные выводы схемы замедления; источник питания, предназначенный для обеспечения энергией, необходимой для инициирования выходного инициирующего средства; схему замедления, заключенную в корпус, содержащую (i) входной вывод для приема инициирующего сигнала, (ii) переключающую схему, подключающую средство накопления к выходному выводу для вывода энергии, накопленной в средстве накопления, на выходное средство детонатора в ответ на сигнал, полученный от схемы таймера, и (iii) схему таймера, который функционально соединен с переключающей схемой для управления выводом энергии, накопленной в средстве накопления на выходное средство детонатора с помощью переключающей схемы; и выходное средство детонатора, расположенное в корпусе таким образом, что оно работает совместно с выходным выводом, предназначенное для вырабатывания взрывного выходного сигнала при разряжении средства накопления. 10. A detonator comprising a housing having a closed end and an open end, the open end having such dimensions and configuration that it can be connected to a means for transmitting an initiating signal; means for transmitting the initiating signal installed in the housing, designed to supply an electric initiating signal to the input terminals of the deceleration circuit; a power source designed to provide the energy necessary to initiate an output initiating means; a deceleration circuit enclosed in a housing comprising (i) an input terminal for receiving an initiating signal, (ii) a switching circuit connecting the storage means to an output terminal for outputting energy stored in the storage means to the output means of the detonator in response to a signal received from timer circuits, and (iii) a timer circuit that is operatively connected to a switching circuit for controlling the output of energy stored in the storage means to the output means of the detonator using the switching circuit; and the output means of the detonator located in the housing so that it works in conjunction with the output terminal, designed to generate an explosive output signal when the discharge means accumulation.