RU174149U1

RU174149U1 - Цифровой гетеродин для видеоконвертора

Info

Publication number: RU174149U1
Application number: RU2017115688U
Authority: RU
Inventors: Сергей Александрович Гренков; Николай Ефимович Кольцов
Priority date: 2017-05-03
Filing date: 2017-05-03
Publication date: 2017-10-04

Abstract

Полезная модель относится к радиотехническим устройствам генерации сигналов и предназначена для использования в качестве гетеродина видеоконвертора в радиоастрономических системах преобразования и в другой радиотехнической аппаратуре.Гетеродин относится к генераторам прямого синтеза частот, которые содержат высокостабильный генератор импульсов тактовой частоты F, датчик кода n, определяющий шаг перестройки частоты Δƒ и рабочую частоту ƒ=nΔƒ, суммирующий накопитель кодов фаз гетеродинного сигнала и банк кодов гетеродинных сигналов, записанных для N=F/Δƒ значений фаз в пределах одного периода гармонического сигнала. Известные генераторы работают только при определенных отношениях тактовой частоты и шага перестройки, а именно при F/Δƒ=2, где m - целое положительное число.Целью полезной модели является обеспечение работы при любых целочисленных отношениях F/Δƒ и возможности независимого выбора F и Δƒ.Эта цель достигается тем, что введены компаратор, соединенный одним входом с выходом упомянутого суммирующего накопителя кодов, а другим входом - с датчиком разностного кода, и коммутатор, выход которого соединен со входом упомянутого суммирующего накопителя кодов, первый вход - с упомянутым датчиком кода частоты, второй вход подключен через инвертор знака к выходу датчика разностного кода, а установочный вход соединен с выходом упомянутого генератора меандра тактовой частоты через последовательно соединенные инвертор меандра и ключ, управляющий вход которого соединен с выходом компаратора, причем тактирующий вход компаратора соединен с выходом упомянутого меандра тактовой частоты, а установочный вход датчика разностного кода - с упомянутым процессором управления.

Description

Полезная модель относится к радиотехническим устройствам генерации сигналов и предназначена для использования в качестве гетеродина видеоконвертора в радиоастрономических системах преобразования и в другой радиотехнической аппаратуре.

В современных СПРС используются по 14-16 видеоконверторов с перестраиваемыми гетеродинами на аналоговых дискретных элементах (статьи «Цифровая радиоинтерферометрическая система преобразования сигналов» / С.А. Гренков, Е.В. Носов, Л.В. Федотов, Н.Е. Кольцов // Приборы и техника эксперимента №5, 2010, с. 60-66 или «The Very Long Baseline Array» / P.J. Napier, D.S. Bagri and etc. // Proceedings of the IEEE, Volume 82, Issue 5, 2002, pp. 658-672). СПРС, содержащие большое число видеоконверторов с аналоговыми гетеродинами, имеют большие габариты и массу, из-за чего они устанавливаются в наземных помещениях и соединяются с приемниками, установленными на подвижной антенне, кабельными линиями передачи широкополосных шумовых сигналов. Это увеличивает искажения сигналов, снижает надежность и стабильность параметров аппаратуры, повышает эксплуатационные расходы.

На новых радиотелескопах с небольшими быстроповоротными антеннами цифровые системы преобразования и форматирования (ЦСПФ), которые преобразуют в цифровую форму шумовой сигнал с широким (до 512 или до 1024 МГц) спектром, устанавливаются рядом с приемниками в антенной кабине, откуда потоки данных передаются по цифровым волоконно-оптическим линиям (патент на полезную модель № 122810 «Система преобразования и регистрации сигналов для радиоастрономического интерферометра», опубл. 10.12.2012, Бюл. № 34 или статью «Цифровая система преобразования сигналов для астрономических радиоинтерферометров» / Кольцов Н.Е., Маршалов Д.А. и др. // Известия вузов России. Радиоэлектроника, 2014. № 1, с. 34-40). Но эти радиотелескопы не могут работать в составе радиоинтерферометров с большинством радиотелескопов, так как там применяются традиционные СПРС, регистрирующие сравнительно узкополосные (обычно 8 или 16 МГц) видеосигналы. Чтобы на перспективных радиотелескопах с ЦСПФ обеспечить возможность выделения и регистрации видеосигналов, нужны цифровые видеоконверторы с перестраиваемыми цифровыми гетеродинами в микроминиатюрном исполнении, например, на программируемой логической интегральной схеме (ПЛИС).

Наиболее близким к заявляемой модели является цифровой синтезатор частот, описание схемы и принципа действия которого дано в статье «Прямой цифровой синтез частоты и его применение» (О. Стариков // Инженерная практика, № 3, 2002. с. 56-64). Этот синтезатор (прототип) содержит соединенные датчик кода n, определяющего рабочую частоту ƒ генерируемого сигнала, сумматор со строго определенным числом разрядов, суммирующий накопитель кодов и банк кодов гармонического сигнала. В банке хранятся коды гармонического сигнала, записанные для N значений фаз ψ в пределах одного периода гармонического колебания. При изменении фаз ψ с шагом n банки формируют гетеродинные сигналы A cos(2πƒt) и A sin(2πƒt) с частотой ƒ=nF/N, где t - текущее время, задаваемое тактовой частотой F, А - амплитуда. Циклическое (в пределах 2π) изменение фаз с требуемым шагом обеспечивается сумматором с ограниченной разрядностью и накопителем кодов.

В этом устройстве шаг Δƒ перестройки частоты всегда связан с тактовой частотой F соотношением F/Δƒ=2^m, где m - целое положительное число. Для гетеродинов видеоконверторов радиоастрономических систем это условие недопустимо, так как здесь аналого-цифровые преобразователи шумовых сигналов, цифровые фильтры и другие элементы работают с тактовыми частотами в мегагерцах, всегда кратными целым степеням двух (например, 2⁵ МГц, 2⁹ МГц, 2¹⁰ МГц). С такими же тактовыми частотами на смесители (перемножители) цифровых видеоконверторов должны поступать гетеродинные сигналы. Но при этом гетеродины должны перестраиваться с шагом 0,01 МГц, так как рабочие частоты гетеродинов обычно смещают на 0,01 МГц от целочисленных значений, чтобы в полосе пропускания видеоконвертора не было сигналов фазовой калибровки с кратными частотами. Прототип этого не обеспечивает.

Целью заявляемой модели является получение гетеродинных сигналов, частоты которых можно устанавливать с шагом, не зависящим от тактовой частоты, т.е. при произвольном соотношении значений Δƒ и F.

Эта цель достигается тем, что в гетеродин, содержащий датчик кода частоты, соединенный установочным входом с процессором управления, суммирующий накопитель кодов, соединенный по выходу с адресными входами банка кодов синусного сигнала и банка кодов косинусного сигнала, и генератор меандра тактовой частоты, соединенный с тактирующими входами суммирующего накопителя и обоих банков кодов, введены компаратор, соединенный одним входом с выходом упомянутого суммирующего накопителя кодов, а другим входом - с датчиком разностного кода, и коммутатор, выход которого соединен со входом упомянутого суммирующего накопителя кодов, первый вход - с упомянутым датчиком кода частоты, второй вход подключен через инвертор знака к выходу датчика разностного кода, а установочный вход соединен с выходом упомянутого генератора меандра тактовой частоты через последовательно соединенные инвертор меандра и ключ, управляющий вход которого соединен с выходом компаратора, причем тактирующий вход компаратора соединен с выходом упомянутого меандра тактовой частоты, а установочный вход датчика разностного кода - с упомянутым процессором управления.

По заданному шагу частотной перестройки Δƒ и коду частоты n устанавливается рабочая частота гетеродина ƒ=n Δƒ=nF/N.

Необходимое число отсчетов фаз в банках кодов гармонических сигналов здесь определяется отношением N=F/Δƒ тактовой частоты к шагу перестройки. Рабочие частоты гетеродина определяются аналогично прототипу, но шаг перестройки частоты выбирается независимо от F.

Гетеродин может перестраиваться в диапазоне частот от ƒ_min=Δƒ (при n=1) до ƒ_max (при n=n_max). Значение ƒ_max должно быть меньше, чем 0,5F, и, соответственно, n_max<0,5N, так как гетеродинный сигнал должен быть представлен не менее чем двумя выборками за один период колебаний.

Структурная схема полезной модели показана на рисунке, где обозначено:

1 - датчик кода частоты n;

2 - коммутатор;

3 - суммирующий накопитель кодов фаз;

4 - банк кодов синусного сигнала;

5 - выход кодов синусного сигнала;

6 - банк кодов косинусного сигнала;

7 - банк кодов косинусного сигнала;

8 - выход кодов косинусного сигнала;

9 - датчик разностного кода (N-n);

10 - инвертор знака разностного кода;

11 - ключ;

12 - генератор меандра тактовой частоты F;

13 - инвертор меандра;

14 - процессор управления.

Датчик кода частоты 1 соединен с первым входом коммутатора 2, выход которого соединен со входом накопителя кодов 3. Выход накопителя 3 соединен с адресными входами банков кодов 4 и 6 и с первым входом компаратора 8. Датчик разностного кода 9 соединен со вторым входом компаратора 8 и через инвертор знака 10 со вторым входом коммутатора 2. Установочные входы датчиков 1 и 9 соединены с процессором управления 14. Выход генератора меандра 12 соединен с тактирующими входами накопителя 3, банков кодов 4 и 6 и компаратора 8, а через инвертор 13 он соединен со входом ключа 11, выход которого соединен с установочным входом коммутатора 2. Установочный вход ключа 11 соединен с выходом компаратора 8. Выход 5 банка 4 и выход 7 банка 6 являются выходами генерируемых гетеродинных сигналов.

При включении гетеродина процессор 14 вводит в память датчика 1 код n, определяющий шаг изменений фаз ψ гетеродинных сигналов и, соответственно, их частоту ƒ=nF/N, а в память датчика 9 - код разности (N-n). В исходном состоянии накопитель кодов 3 обнулен, коммутатор 2 соединяет его с датчиком 1, а на выходе компаратора 8 нулевой потенциал, при котором ключ 11 разомкнут. С выхода генератора 12 поступает основной меандр тактовой частоты F, передними фронтами которого тактируется работа всех узлов гетеродина, а с выхода инвертора 13 поступает инвертированный меандр той же частоты, который смещен на полпериода относительно основного меандра.

На каждом такте код в накопителе 3, определяющий текущие значения фаз ψ гетеродинных сигналов, увеличивается на величину n. Соответственно меняются фазы ψ и коды гетеродинных сигналов на выходах 5 и 7. Так продолжается до того такта, на котором набранный накопителем 3 код станет равным значению (N-n) или превышающим его. В результате отработки операций этого такта на выходе компаратора 8, сравнивающего выходные коды накопителя 3 со значением (N-n), появляется потенциал, при котором ключ 11 переводится в замкнутое состояние. Ближайший после этого момента импульс инверсированного меандра проходит через ключ 11 и переключает коммутатор 2 на второй вход, куда с инвертора 10 подается код (n-N). На следующем такте вычислений этот код суммируется в накопителе 3 с ранее набранным кодом, в результате чего суммарный код уменьшается на N, и в накопителе 3 фиксируется только остаток, который может находиться в пределах от 0 до n-1 включительно. Этот остаток всегда меньше чем N-n. Поэтому выходной потенциал компаратора 8 обнуляется, вследствие чего ключ 11 переводится в исходное (разомкнутое) состояние, и коммутатор 2 также возвращается в исходное состояние, когда он по первому входу транслирует код частоты n. С приходом следующего тактового импульса начинается очередной цикл накопления кодов, протекающий аналогично предыдущему. Значения фаз гетеродинных сигналов меняются с заданным постоянным шагом циклически, оставаясь в пределах 2π. Это гарантирует формирование кодов гетеродинных сигналов заданной частоты.

Заявляемая модель проверена экспериментально. В макете на базе ПЛИС типа ХС7К325Т были сформированы 16 цифровых видеоконверторов с заявляемыми гетеродинами, которые работали с тактовой частотой 128 МГц и перестраивались в диапазоне частот 8…56 МГц с шагом 10 кГц.

Claims

Цифровой гетеродин для видеоконвертора, содержащий датчик кода частоты, соединенный установочным входом с процессором управления, суммирующий накопитель кодов, соединенный по выходу с адресными входами банка кодов синусного сигнала и банка кодов косинусного сигнала, и генератор меандра тактовой частоты, соединенный с тактирующими входами суммирующего накопителя и обоих банков кодов, отличающийся тем, что введены компаратор, соединенный одним входом с выходом упомянутого суммирующего накопителя кодов, а другим входом - с датчиком разностного кода, и коммутатор, выход которого соединен со входом упомянутого суммирующего накопителя кодов, первый вход - с упомянутым датчиком кода частоты, второй вход подключен через инвертор знака к выходу датчика разностного кода, а установочный вход соединен с выходом упомянутого генератора меандра тактовой частоты через последовательно соединенные инвертор меандра и ключ, управляющий вход которого соединен с выходом компаратора, причем тактирующий вход компаратора соединен с выходом упомянутого меандра тактовой частоты, а установочный вход датчика разностного кода - с упомянутым процессором управления.