RU108702U1 - Pseudorandom Sequence Generator - Google Patents
Pseudorandom Sequence Generator Download PDFInfo
- Publication number
- RU108702U1 RU108702U1 RU2011113222/08U RU2011113222U RU108702U1 RU 108702 U1 RU108702 U1 RU 108702U1 RU 2011113222/08 U RU2011113222/08 U RU 2011113222/08U RU 2011113222 U RU2011113222 U RU 2011113222U RU 108702 U1 RU108702 U1 RU 108702U1
- Authority
- RU
- Russia
- Prior art keywords
- output
- trigger
- input
- shift register
- modulo
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Генератор псевдослучайной последовательности, содержащий генератор тактовых импульсов, блок триггеров, сумматор по модулю два, элемент И, введены: три элемента НЕ, четыре сумматора по модулю два, из которых три сумматора по модулю два имеют по два входа и одному выходу каждый и один сумматор по модулю два имеет шесть входов и один выход, причем элемент И имеет десять входов и один выход, а существующий блок триггеров состоит из десяти триггеров с начальным состоянием «0101110111», объединенных в сдвиговый регистр, причем выход элемента И соединен с первыми входами первого, второго, третьего, четвертого сумматоров по модулю два, выход первого сумматора по модулю два соединен с входом первого триггера регистра сдвига, выход первого триггера регистра сдвига соединен с первым входом элемента И, а также с первым входом пятого сумматора по модуля два, а также с вторым триггером регистра сдвига, выход второго триггера соединен с вторым входом элемента И, также выход второго триггера соединен с вторым входом второго сумматора по модулю два, выход второго сумматора по модулю два соединен с входом третьего триггера регистра сдвига, выход третьего триггера регистра сдвига соединен с третьим входом элемента И, а также выход третьего триггера соединен с входом четвертого триггера регистра сдвига, выход четвертого триггера регистра сдвига соединен с входом первого элемента НЕ, причем выход первого элемента НЕ соединен с четвертым входом элемента И, также выход четвертого триггера соединен с вторым входом третьего сумматора по модулю два, а выход третьего сумматора по модулю два соединен с входом пятого триггера регистра сдви A pseudo-random sequence generator containing a clock, a trigger block, an adder modulo two, an AND element, are introduced: three elements NOT, four adders modulo two, of which three adders modulo two have two inputs and one output each and one adder modulo two has six inputs and one output, and the AND element has ten inputs and one output, and the existing trigger block consists of ten triggers with the initial state “0101110111”, combined into a shift register, and the output of the AND element is connected n with the first inputs of the first, second, third, fourth adders modulo two, the output of the first adder modulo two is connected to the input of the first shift register trigger, the output of the first shift register trigger is connected to the first input of the element And, as well as the first input of the fifth adder module two, as well as with the second trigger of the shift register, the output of the second trigger is connected to the second input of the And element, also the output of the second trigger is connected to the second input of the second adder modulo two, the output of the second adder modulo two is connected to the input of the third trigger of the shift register, the output of the third trigger of the shift register is connected to the third input of the And element, and the output of the third trigger is connected to the input of the fourth trigger of the shift register, the output of the fourth trigger of the shift register is connected to the input of the first element NOT, the output of the first element NOT connected to the fourth input of the And element, also the output of the fourth trigger is connected to the second input of the third adder modulo two, and the output of the third adder modulo two is connected to the input of the fifth trigger of the shift register
Description
Полезная модель относится к области радиотехнике, может использоваться для систем синхронизации.The utility model relates to the field of radio engineering, can be used for synchronization systems.
Известен генератор двадцатиразрядной последовательности вида «10011100011111111100» [1], содержащий генератор тактовых импульсов, блок триггеров, сумматор по модулю, элемент И, шесть элементов НЕ, каждый из которых имеет один вход и один выход, четыре сумматора по модулю два, каждый из которых имеет два входа и один выход, причем элемент И, имеет десять входов и один выход, а существующий блок триггеров, заменяем на блок триггеров, состоящий из десяти триггеров с начальным состоянием «1000111001» объединенных в сдвиговый регистр, причем выход элемента И соединен с первыми входами четырех сумматоров по модулю два, выход первого сумматора по модулю два соединен с входом первого триггера регистра сдвига, выход первого регистра сдвига соединен с входом первого элемента НЕ, причем выход первого элемента НЕ соединен с первым входом элемента И, так же выход первого триггера соединен с входом второго триггера, выход второго триггера соединен с входом второго элемента НЕ, причем выход второго элемента НЕ соединен со вторым входом элемента И, так же выход второго триггера соединен с входом третьего триггера, выход третьего триггера соединен с третьим входом элемента И, так же выход третьего триггера соединен со вторым входом второго сумматора по модулю два, выход этого сумматора по модулю два соединен с входом четвертого триггера, выход четвертого триггера соединен с четвертым входом элемента И, а так же с пятым триггером, выход пятого триггера соединен с пятым входом элемента И, а так же пятый триггер соединен с входом шестого триггера, выход шестого триггера соединен с входом третьего элементом НЕ, выход третьего элемента НЕ соединен с шестым входом элемента И, так же выход шестого триггера соединен со входом пятого сумматора по модулю два, а также выход шестого триггера соединен со вторым входом третьего сумматора по модулю два, выход третьего сумматора по модулю два соединен с седьмым триггером, выход седьмого триггера соединен с входом четвертого элемента НЕ, выход четвертого элемента НЕ соединен с седьмым входом элемента И, так же седьмой триггер соединен с входом восьмого триггера, выход восьмого триггера соединен с входом пятого элемента НЕ, выход пятого элемента НЕ, соединен с восьмым входом элемента И, так же восьмой триггер соединен с входом девятого триггера, выход девятого триггера соединен с входом шестого элемента НЕ, причем выход этого элемента НЕ соединен с девятым входом элемента И, так же выход девятого триггера соединен со вторым входом пятого сумматора по модулю два, так же выход девятого триггера соединен со вторым входом четвертого сумматора по модуля два, вход четвертого сумматора по модулю два соединен с десятым триггером, выход десятого триггера соединен с входом седьмого элемента НЕ, причем выход этого элемента НЕ соединен с десятым входом элемента И, так же выход десятого триггера является выходом генератора.A known twenty-bit sequence generator of the form "10011100011111111100" [1], containing a clock pulse generator, a trigger block, an adder modulo, an And element, six NOT elements, each of which has one input and one output, four adders modulo two, each of which has two inputs and one output, and the And element has ten inputs and one output, and we replace the existing trigger block with a trigger block consisting of ten triggers with the initial state “1000111001” combined into a shift register, and the output of the And element with it is single with the first inputs of four adders modulo two, the output of the first adder modulo two is connected to the input of the first trigger of the shift register, the output of the first shift register is connected to the input of the first element NOT, and the output of the first element is NOT connected to the first input of the AND element, also the output the first trigger is connected to the input of the second trigger, the output of the second trigger is connected to the input of the second element NOT, and the output of the second element is NOT connected to the second input of the element And, the output of the second trigger is connected to the input of the third trigger, the output of the third trigger is connected to the third input of the And element, the output of the third trigger is connected to the second input of the second adder modulo two, the output of this adder modulo two is connected to the input of the fourth trigger, the output of the fourth trigger is connected to the fourth input of the And element, and also with the fifth trigger, the output of the fifth trigger is connected to the fifth input of the And element, as well as the fifth trigger is connected to the input of the sixth trigger, the output of the sixth trigger is connected to the input of the third element NOT, the output of the third element is NOT connected n with the sixth input of AND element, also the output of the sixth trigger is connected to the input of the fifth adder modulo two, and the output of the sixth trigger is connected to the second input of the third adder modulo two, the output of the third adder modulo two is connected to the seventh trigger, the output of the seventh flip-flop connected to the input of the fourth element NOT, the output of the fourth element is NOT connected to the seventh input of the AND element, also the seventh trigger is connected to the input of the eighth trigger, the output of the eighth trigger is connected to the input of the fifth element NOT, the output of the fifth element that is NOT connected to the eighth input of the AND element, also the eighth trigger is connected to the input of the ninth trigger, the output of the ninth trigger is connected to the input of the sixth element NOT, the output of this element is NOT connected to the ninth input of the AND element, also the output of the ninth trigger is connected to the second the input of the fifth adder modulo two, the same output of the ninth trigger is connected to the second input of the fourth adder modulo two, the input of the fourth adder modulo two is connected to the tenth trigger, the output of the tenth trigger is connected to the input of the seventh element It is NOT, and the output of this element is NOT connected to the tenth input of the AND element, also the output of the tenth trigger is the output of the generator.
Однако данное устройство не обеспечивает получения двадцатиразрядной последовательности вида «11101110100001100101».However, this device does not provide a twenty-bit sequence of the form "11101110100001100101".
Наиболее близким к предполагаемой полезной модели по технической сущности является генератор псевдослучайных последовательностей [2], содержащий генератор тактовых импульсов, два счетчика импульсов и блок триггеров, блок формирования кодов, два блока сравнения, два элемента ИЛИ, сумматор по модулю два, мультиплексор, элемент И, формирователь импульсов, причем первый вход блока формирования кодов соединен с входом задания модуля, второй вход - с входом задания первообразного элемента, третий вход - с входом запуска, первый выход блока формирования кодов соединен с первым входом элемента И, второй выход - с первыми входами первого и второго элементов ИЛИ, третий выход - с первыми входами блоков сравнения и сумматора по модулю, четвертый выход - с первым входом мультиплексора, пятый выход - с управляющим входом мультиплексора, шестой выход - с информационным входом блока памяти, а седьмой выход - с входом разрешения записи блока памяти, выход генератора тактовых импульсов соединен с вторым входом элемента И, выход которого соединен со счетным входом первого счетчика импульсов и входом формирователя импульсов, выход которого соединен с входом разрешения чтения блока памяти, выход первого счетчика импульсов соединен с вторыми входами сумматора по модулю и первого блока сравнения, выход которого соединен с вторым входом первого элемента ИЛИ и со счетным входом второго счетчика импульсов, выход которого соединен с третьим входом сумматора по модулю и с вторым входом второго блока сравнения, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с обнуляющим входом второго счетчика импульсов, выход первого элемента ИЛИ соединен с обнуляющим входом первого счетчика импульсов, выход сумматора по модулю - с вторым входом мультиплексора, выход которого соединен с адресным входом блока памяти, выход которого является выходом генератора, блок формирования кодов содержит умножитель, три элемента задержки, два элемента ИЛИ, блок сравнения, мультиплексор, формирователь остатка, счетчик импульсов, триггер и элемент И, первый вход блока соединен с первыми входами формирователя остатка и блока сравнения и третьим входом блока, второй вход - с первым входом умножителя, третий вход - с вторым входом блока, с входом установки единичного состояния триггера, с входом установки единичного состояния счетчика импульсов, с входом первого элемента задержки, выход которого соединен с первыми входами первого и второго элемента ИЛИ, с управляющим и первым информационным входами мультиплексора, выход которого соединен с вторым входом умножителя, выход которого соединен с вторым входом формирователя остатка, информационный выход которого соединен с вторым информационным входом мультиплексора и четвертым выходом блока, управляющий выход формирователя остатка соединен с пятым выходом блока, с вторым входом первого элемента ИЛИ, с входом второго элемента задержки, с вторым входом второго элемента ИЛИ, выход которого соединен с седьмым выходом блока, выход первого элемента ИЛИ соединен с входом третьего элемента задержки, выход которого соединен с первым входом элемента И, выход которого соединен с шестым выходом блока и вторым входом блока сравнения, выход которого соединен с обнуляющим входом счетчика импульсов, с входом установки в "0" триггера, прямой выход которого соединен с вторым входом элемента И, а инверсный выход - с первым выходом блока.Closest to the proposed utility model in technical essence is a pseudorandom sequence generator [2], containing a clock pulse generator, two pulse counters and a trigger block, a code generation block, two comparison blocks, two OR elements, an adder modulo two, a multiplexer, an AND element , a pulse shaper, wherein the first input of the code generation unit is connected to the input of the module job, the second input to the input of the antiderivative element job, the third input to the start input, the first output of the form block The code is connected to the first input of the AND element, the second output to the first inputs of the first and second OR elements, the third output to the first inputs of the comparison blocks and the adder modulo, the fourth output to the first input of the multiplexer, the fifth output to the control input of the multiplexer, the sixth output is with the information input of the memory block, and the seventh output is with the recording permission input of the memory block, the output of the clock pulse generator is connected to the second input of the And element, the output of which is connected to the counting input of the first pulse counter and the pulse shaper, the output of which is connected to the read permission input of the memory block, the output of the first pulse counter is connected to the second inputs of the adder modulo and the first comparison block, the output of which is connected to the second input of the first OR element and to the counting input of the second pulse counter, the output of which is connected with the third adder input modulo and with the second input of the second comparison unit, the output of which is connected to the second input of the second OR element, the output of which is connected to the zeroing input of the second counter and pulses, the output of the first OR element is connected to the zeroing input of the first pulse counter, the modulator adder output is connected to the second input of the multiplexer, the output of which is connected to the address input of the memory block, the output of which is the generator output, the code generation block contains a multiplier, three delay elements, two OR element, comparison unit, multiplexer, residual former, pulse counter, trigger and AND element, the first input of the unit is connected to the first inputs of the residual former and the comparison unit and the third input of the unit, the second input is with the first input of the multiplier, the third input is with the second input of the block, with the input of setting the single state of the trigger, with the input of setting the single state of the pulse counter, with the input of the first delay element, the output of which is connected to the first inputs of the first and second OR elements, with control and first information inputs of the multiplexer, the output of which is connected to the second input of the multiplier, the output of which is connected to the second input of the residual shaper, the information output of which is connected to the second information input ohm of the multiplexer and the fourth output of the block, the control output of the residual shaper is connected to the fifth output of the block, to the second input of the first OR element, to the input of the second delay element, to the second input of the second OR element, the output of which is connected to the seventh output of the block, the output of the first OR element is connected with the input of the third delay element, the output of which is connected to the first input of the And element, the output of which is connected to the sixth output of the block and the second input of the comparison unit, the output of which is connected to the zeroing input of the pulse counter owl, with the installation input at “0” of the trigger, the direct output of which is connected to the second input of the AND element, and the inverse output is connected to the first output of the block.
Однако данный генератор не обеспечивает возможность получения последовательности вида «11101110100001100101».However, this generator does not provide the possibility of obtaining a sequence of the form "11101110100001100101".
Цель изобретения - получение двадцатиразрядной последовательности вида «11101110100001100101», обладающей корреляционными характеристиками, близкими по критерию качества к соответствующим характеристикам М-последовательности, со специфической особенностью, выраженной в равенстве нулю боковых лепестков и с «всплеском» в «центре» бокового лепестка автокорреляционной функции сигнала как в периодическом режиме, так и в апериодическом режиме.The purpose of the invention is to obtain a twenty-bit sequence of the form “11101110100001100101” with correlation characteristics similar in quality criterion to the corresponding characteristics of the M-sequence, with a specific feature expressed in the fact that the side lobes are zero and with a “burst” in the “center” of the side lobe of the signal autocorrelation function both in periodic mode and in aperiodic mode.
Эта цель достигается тем, что в устройство - генератор псевдослучайных последовательностей, к существующим элементам: генератору тактовых импульсов, блоку триггеров, сумматору по модулю два, одному элементу И, введены: три элемента НЕ, четыре сумматора по модулю два, из которых три сумматора по модулю два имеют по два входа и одному выходу каждый и один сумматор по модулю два имеет шесть входов и один выход, причем элемент И, имеет десять входов и один выход, а существующий блок триггеров состоит из десяти триггеров с начальным состоянием «0101110111», объединенных в сдвиговый регистр, причем выход элемента И соединен с первыми входами первого, второго, третьего, четвертого сумматоров по модулю два, выход первого сумматора по модулю два соединен с входом первого триггера регистра сдвига, выход первого триггера регистра сдвига соединен с первым входом элемента И, а также с первым входом пятого сумматора по модуля два, а также с вторым триггером регистра сдвига, выход второго триггера соединен с вторым входом элемента И, также выход второго триггера соединен с вторым входом второго сумматора по модулю два, выход второго сумматора по модулю два соединен с входом третьего триггера регистра сдвига, выход третьего триггера регистра сдвига соединен с третье входом элемента И, а также выход третьего триггера соединен с входом четвертого триггера регистра сдвига, выход четвертого триггера регистра сдвига соединен с входом первого элемента НЕ, причем выход первого элемента НЕ соединен с четвертым входом элемента И, также выход четвертого триггера соединен с вторым входом третьего сумматора по модулю два, а выход третьего сумматора по модулю два соединен с входом пятого триггера регистра сдвига, выход пятого триггера регистра сдвига соединен с входом второго элемента НЕ, причем выход второго элемента НЕ соединен с пятым входом элемента И, также выход пятого триггера соединен с вторым входом четвертого сумматора по модулю два, а выход четвертого сумматора по модулю два соединен с входом шестого триггера регистра сдвига, выход шестого триггера соединен с входом третьего элемента НЕ, причем выход третьего элемента НЕ соединен с шестым входом элемента И, также выход шестого триггера соединен с вторым входом пятого сумматора по модулю два, также выход шестого триггера соединен с входом седьмого триггера регистра сдвига, выход седьмого триггера соединен с седьмым входом элемента И, также выход седьмого триггера соединен с третьем входом пятого сумматора по модулю два, также выход седьмого триггера соединен с входом восьмого триггера регистра сдвига, выход восьмого триггера соединен с восьмым входом элемента И, также выход восьмого триггера соединен с четвертым входом пятого сумматора по модулю два, также выход восьмого триггера соединен с входом девятого триггера регистра сдвига, выход девятого триггера соединен с девятым входом элемента И, также выход девятого триггера соединен с пятым входом пятого сумматора по модулю два, также выход девятого триггера соединен с входом десятого триггера регистра сдвига, выход десятого триггера соединен с десятым входом элемента И, также выход десятого триггера соединен с шестым входом пятого сумматора по модулю два, причем выход пятого сумматора по модулю два соединен с вторым входом первого сумматора по модулю два, а также выход десятого триггера является выходом генератора псевдослучайной последовательности.This goal is achieved by the fact that in the device is a pseudo-random sequence generator, to the existing elements: a clock pulse generator, a trigger block, an adder modulo two, one element And, three elements are entered NOT, four adders modulo two, of which three adders are two modules have two inputs and one output each and one adder modulo two has six inputs and one output, and the And element has ten inputs and one output, and the existing trigger block consists of ten triggers with the initial state “0101 110111 ", combined in a shift register, the output of the And element being connected to the first inputs of the first, second, third, fourth adders modulo two, the output of the first adder modulo two connected to the input of the first shift register trigger, the output of the first shift register trigger connected to the first the input of the element And, as well as with the first input of the fifth adder for module two, as well as with the second trigger of the shift register, the output of the second trigger is connected to the second input of the element And, the output of the second trigger is connected to the second input of the second modulo two, the output of the second adder modulo two is connected to the input of the third shift register trigger, the output of the third shift register trigger is connected to the third input of the And element, and the output of the third trigger is connected to the input of the fourth shift register trigger, the output of the fourth shift register trigger is connected with the input of the first element is NOT, and the output of the first element is NOT connected to the fourth input of the element And, also the output of the fourth trigger is connected to the second input of the third adder modulo two, and the output of the third modulator two is connected to the input of the fifth shift register trigger, the output of the fifth shift register trigger is connected to the input of the second element NOT, the output of the second element is NOT connected to the fifth input of the AND element, the output of the fifth trigger is connected to the second input of the fourth adder modulo two, and the output of the fourth adder modulo two is connected to the input of the sixth shift register trigger, the output of the sixth trigger is connected to the input of the third element NOT, and the output of the third element is NOT connected to the sixth input of the AND element, also the output of the sixth trigger is connected to the second input of the fifth adder modulo two, also the output of the sixth trigger is connected to the input of the seventh trigger of the shift register, the output of the seventh trigger is connected to the seventh input of the element And also the output of the seventh trigger is connected to the third input of the fifth adder also modulo the output of the seventh trigger is connected to the input of the eighth shift register trigger, the output of the eighth trigger is connected to the eighth input of And, the output of the eighth trigger is connected to the fourth input of the fifth adder modulo wa, also the output of the eighth trigger is connected to the input of the ninth shift register trigger, the output of the ninth trigger is connected to the ninth input of the And element, also the output of the ninth trigger is connected to the fifth input of the fifth adder modulo two, also the output of the ninth trigger is connected to the input of the tenth shift register trigger, the output of the tenth trigger is connected to the tenth input of the And element, also the output of the tenth trigger is connected to the sixth input of the fifth adder modulo two, and the output of the fifth adder modulo two is connected to the second input of the first about the adder modulo two, and the output of the tenth trigger is the output of the pseudo-random sequence generator.
В связи с тем, что предлагаемое устройство, благодаря введению отличительных от прототипа признаков: трех элементов НЕ, четырех сумматора по модулю два, из которых три сумматора по модулю два имеют по два входа и одному выходу каждый и один сумматор по модулю два имеет шесть входов и один выход, причем элемент И, имеет десять входов и один выход, а существующий блок триггеров заменяем на блок триггеров, состоящий из десяти триггеров с начальным состоянием «0101110111», объединенных в сдвиговый регистр, и соответствующих связей, позволяет получить двадцатиразрядную последовательность вида «11101110100001100101», следовательно, оно (генератор) удовлетворяет критерию «новизна».Due to the fact that the proposed device, due to the introduction of distinctive features from the prototype, there are three elements NOT, four adders modulo two, of which three adders modulo two have two inputs and one output each and one adder modulo two has six inputs and one output, and the And element has ten inputs and one output, and we replace the existing trigger block with a trigger block consisting of ten triggers with the initial state “0101110111” combined into a shift register and the corresponding connections, which allows dvadtsatirazryadnuyu sequence of the form "11101110100001100101", therefore, it (generator) meets the criterion of "novelty".
Веденные в устройство отличительные признаки в совокупности не встречаются в других аналогах и прототипах. Поставленная в предлагаемом устройстве цель достигается только благодаря введению предложенных отличительных признаков, следовательно, данное заявляемое устройство удовлетворяет критерию «существенное отличие».The distinctive features introduced into the device in aggregate are not found in other analogues and prototypes. The goal set in the proposed device is achieved only through the introduction of the proposed distinctive features, therefore, this inventive device meets the criterion of "significant difference".
Промышленная воспроизводимость регистров сдвига, элемента И, элементов НЕ, сумматоров по модулю два обусловлена наличием элементной базы.The industrial reproducibility of the shift registers, the AND element, the NOT elements, the modulo two adders is due to the presence of the element base.
На фиг.1 представлена электрическая структурная схема предлагаемого устройства - генератора псевдослучайной последовательности, на фиг.2 представлена диаграмма состояний работы генератора, на фиг.3 представлен график автокорреляционной функции последовательности вида «11101110100001100101».Figure 1 presents the electrical structural diagram of the proposed device is a pseudo-random sequence generator, figure 2 presents a diagram of the state of operation of the generator, figure 3 shows a graph of the autocorrelation function of the sequence of the form "11101110100001100101".
На фиг.1 обозначено:In figure 1 is indicated:
1 - элемент И;1 - element And;
2 - первый элемент НЕ;2 - the first element is NOT;
3 - второй элемент НЕ;3 - the second element is NOT;
4 - третий элемент НЕ;4 - the third element is NOT;
5 - первый сумматор по модулю два;5 - the first adder modulo two;
6 - второй сумматор по модулю два;6 - the second adder modulo two;
7 - третий сумматор по модулю два;7 - the third adder modulo two;
8 - четвертый сумматор по модулю два;8 - the fourth adder modulo two;
9 - регистр сдвига с начальным состоянием «0101110111»;9 - shift register with the initial state "0101110111";
10 - генератор тактовых импульсов;10 - clock generator;
11 - пятый сумматор по модулю два.11 - the fifth adder modulo two.
В генераторе псевдослучайной последовательности выход 1 элемента И соединен с первыми входами 5 первого сумматора по модулю два, 6 второго сумматора по модулю два, 7 третьего сумматора по модулю два, 8 четвертого сумматоров по модулю два. Выход 5 первого сумматора по модулю два соединен с входом первого триггера 9 регистра сдвига. Выход первого триггера 9 регистра сдвига соединен с первым входом 1 элемента И, а также с первым входом 11 пятого сумматора по модуля два, а также с вторым триггером 9 регистра сдвига. Выход второго триггера 9 регистра сдвига соединен с вторым входом 1 элемента И, также выход второго триггера соединен с вторым входом 6 второго сумматора по модулю два, выход 6 второго сумматора по модулю два соединен с входом третьего триггера 9 регистра сдвига. Выход третьего триггера 9 регистра сдвига соединен с третье входом 1 элемента И, а также выход третьего триггера соединен с входом четвертого триггера 9 регистра сдвига. Выход четвертого триггера 9 регистра сдвига соединен с входом 2 первого элемента НЕ, причем выход первого элемента НЕ соединен с четвертым входом 1 элемента И, также выход четвертого триггера соединен с вторым входом 7 третьего сумматора по модулю два, а выход 7 третьего сумматора по модулю два соединен с входом пятого триггера 9 регистра сдвига. Выход пятого триггера 9 регистра сдвига соединен с входом 3 второго элемента НЕ, причем выход 3 второго элемента НЕ соединен с пятым входом 1 элемента И, также выход пятого триггера 9 регистра сдвига соединен с вторым входом 8 четвертого сумматора по модулю два, а выход 8 четвертого сумматора по модулю два соединен с входом шестого триггера 9 регистра сдвига. Выход шестого триггера 9 регистра сдвига соединен с входом 4 третьего элемента НЕ, причем выход 4 третьего элемента НЕ соединен с шестым входом 1 элемента И, также выход шестого триггера 9 регистра сдвига соединен с вторым входом 11 пятого сумматора по модулю два, также выход шестого триггера 9 регистра сдвига соединен с входом седьмого триггера 9 регистра сдвига. Выход седьмого триггера 9 регистра сдвига соединен с седьмым входом 1 элемента И, также выход седьмого триггера 9 регистра сдвига соединен с третьем входом 11 пятого сумматора по модулю два, также выход седьмого триггера соединен с входом восьмого триггера 9 регистра сдвига. Выход восьмого триггера 9 регистра сдвига соединен с восьмым входом 1 элемента И, также выход восьмого триггера 9 регистра сдвига соединен с четвертым входом 11 пятого сумматора по модулю два, также выход восьмого триггера 9 регистра сдвига соединен с входом девятого триггера 9 регистра сдвига. Выход девятого триггера 9 регистра сдвига триггера соединен с девятым входом 1 элемента И, также выход девятого триггера соединен с пятым входом 11 пятого сумматора по модулю два, также выход девятого триггера 9 регистра сдвига соединен с входом десятого триггера 9 регистра сдвига. Выход десятого триггера 9 регистра сдвига соединен с десятым входом 1 элемента И, также выход десятого триггера соединен с шестым входом 11 пятого сумматора по модулю два, причем выход 11 пятого сумматора по модулю два соединен с вторым входом 5 первого сумматора по модулю два, а также выход десятого триггера 9 регистра сдвига является выходом генератора псевдослучайной последовательности.In the pseudo-random sequence generator, the output of 1 AND element is connected to the first inputs 5 of the first adder modulo two, 6 of the second adder modulo two, 7 of the third adder modulo two, 8 of the fourth adder modulo two. The output 5 of the first adder modulo two is connected to the input of the first trigger 9 of the shift register. The output of the first trigger 9 of the shift register is connected to the first input 1 of the And element, as well as to the first input 11 of the fifth adder in module two, as well as with the second trigger 9 of the shift register. The output of the second trigger 9 of the shift register is connected to the second input 1 of the And element, also the output of the second trigger is connected to the second input 6 of the second adder modulo two, the output 6 of the second adder modulo two is connected to the input of the third trigger 9 of the shift register. The output of the third trigger 9 of the shift register is connected to the third input 1 of the And element, and the output of the third trigger is connected to the input of the fourth trigger 9 of the shift register. The output of the fourth trigger 9 of the shift register is connected to the input 2 of the first element NOT, the output of the first element NOT connected to the fourth input 1 of the element And the output of the fourth trigger is connected to the second input 7 of the third adder modulo two, and the output 7 of the third adder modulo two connected to the input of the fifth trigger 9 of the shift register. The output of the fifth trigger 9 of the shift register is connected to the input 3 of the second element NOT, the output 3 of the second element is NOT connected to the fifth input 1 of the element AND, also the output of the fifth trigger 9 of the shift register is connected to the second input 8 of the fourth adder modulo two, and the output 8 of the fourth modulo two adders connected to the input of the sixth trigger 9 of the shift register. The output of the sixth trigger 9 of the shift register is connected to the input 4 of the third element NOT, the output 4 of the third element is NOT connected to the sixth input 1 of the element AND, also the output of the sixth trigger 9 of the shift register is connected to the second input 11 of the fifth adder modulo two, also the output of the sixth trigger 9 shift register is connected to the input of the seventh trigger 9 of the shift register. The output of the seventh trigger 9 of the shift register is connected to the seventh input 1 of the And element, also the output of the seventh trigger 9 of the shift register is connected to the third input 11 of the fifth adder modulo two, also the output of the seventh trigger is connected to the input of the eighth trigger 9 of the shift register. The output of the eighth shift register trigger 9 is connected to the eighth input 1 of the And element, also the output of the eighth shift register trigger 9 is connected to the fourth input 11 of the fifth adder modulo two, also the output of the eighth shift register trigger 9 is connected to the input of the ninth shift register trigger 9. The output of the ninth trigger 9 of the shift register of the trigger is connected to the ninth input 1 of the And element, also the output of the ninth trigger is connected to the fifth input 11 of the fifth adder modulo two, also the output of the ninth trigger 9 of the shift register is connected to the input of the tenth trigger 9 of the shift register. The output of the tenth trigger 9 of the shift register is connected to the tenth input 1 of the And element, also the output of the tenth trigger is connected to the sixth input 11 of the fifth adder modulo two, and the output 11 of the fifth adder modulo two is connected to the second input 5 of the first adder modulo two, and the output of the tenth trigger 9 of the shift register is the output of the pseudo-random sequence generator.
Предлагаемое устройство - генератор псевдослучайной последовательности работает следующим образом. Для пояснения работы генератора построим диаграмму состояний Q(0), Q(l),…, Q(19), изображенную на фигуре 2. При этом Q(0) - состояние 9 регистра сдвига на нулевом такте работы, Q(l) - состояние 9 регистра сдвига на первом такте работы, Q(19) - состояние 9 регистра сдвига на девятнадцатом такте работы генератора. Состояния триггеров в 9 регистре сдвига обозначаются символом D.The proposed device is a pseudo-random sequence generator operates as follows. To explain the operation of the generator, we construct the state diagram Q (0), Q (l), ..., Q (19), shown in figure 2. Moreover, Q (0) is the state 9 of the shift register at the zero clock cycle, Q (l) - state 9 of the shift register at the first clock cycle, Q (19) - state 9 of the shift register at the nineteenth clock cycle of the generator. Trigger states in shift register 9 are denoted by D.
Начальное состояние 9 регистра сдвига есть Q(0)=«0101110111». На первом такте работы вся последовательность сдвигается вправо на один разряд, а в первый триггер записывается то значение, которое образуется в результате суммирования в 5 первом сумматоре по модулю два значений с 1 элемента И и 11 пятого сумматора по модулю два.The initial state 9 of the shift register is Q (0) = "0101110111". At the first clock cycle, the whole sequence is shifted to the right by one bit, and the first trigger records the value that is formed by summing in the first 5 adder modulo two values from 1 AND element and 11 of the fifth adder modulo two.
Значения с выхода 1 элемента И на первые входы 5 первого сумматора по модулю два, 6 второго сумматора по модулю два, 7 третьего сумматора по модулю два и 8 четвертого сумматора по модулю два, всегда поступает «0», за исключения случая когда состояния триггеров 9 регистра сдвига принимают значения «111000111» это состояние возникает на девятнадцатом такте работы генератора Q(19) т.е. Q(19)=«l11000111». Тогда на первый, второй, третьей входы 1 элемента И поступают «1», на входы 2 первого элемента НЕ, 3 второго элемента НЕ и 4 третьего элемента НЕ поступают «0», где инвертируются, и на четвертый, пятый, шестой входы 1 элемента И поступают «1». На седьмой, восьмой, девятый, десятый входы 1 элемента И поступают «1». В результате с выхода 1 элемента И на первые входы 5 первого сумматора по модулю два, 6 второго сумматора по модулю два, 7 третьего сумматора по модулю два и 8 четвертого сумматора по модулю два поступает «1».The values from the output of the 1 And element to the first inputs 5 of the first adder modulo two, 6 of the second adder modulo two, 7 of the third adder modulo two and 8 of the fourth adder modulo two, always arrive "0", except for the case when the trigger states are 9 the shift register take values "111000111" this state occurs on the nineteenth cycle of the generator Q (19) ie Q (19) = "l11000111". Then, “1” comes to the first, second, third inputs of element 1 AND, inputs 2 of the first element NOT, 3 of the second element NOT and 4 of the third element DO “0”, where they are inverted, and to the fourth, fifth, sixth inputs of 1 element And act "1". On the seventh, eighth, ninth, tenth inputs of 1 element And enter "1". As a result, from the output of 1 AND element, the first inputs 5 of the first adder are modulo two, 6 of the second adder are modulo two, 7 of the third adder are modulo two, and 8 of the fourth adder are modulo two.
Процесс работы генератора по тактам представлен диаграммами состояний, изображенными на фигуре 2.The process of the generator clock is represented by state diagrams depicted in figure 2.
Особенность работы генератора на двадцатом такте работы: на первый вход 11 пятого сумматора по модулю два с первого триггера 9 регистра сдвига поступает «1», на второй вход 11 пятого сумматора по модулю два с шестого триггера 9 регистра сдвига поступает «0», на третий вход 11 пятого сумматора по модулю два с седьмого триггера 9 регистра сдвига поступает «1», на четвертый вход 11 пятого сумматора по модулю два с восьмого триггера 9 регистра сдвига поступает «1», на пятый вход 11 пятого сумматора по модулю два с девятого триггера 9 регистра сдвига поступает «1», на шестой вход 11 пятого сумматора по модулю два с десятого триггера 9 регистра сдвига поступает «1». В результате с выхода 11 пятого сумматора по модулю два на второй вход 5 первого сумматора по модулю два поступает «1».The generator operates at the twentieth cycle of operation: “1” arrives at the first input 11 of the fifth adder modulo two from the first trigger 9 of the shift register, “0” enters the second input 11 of the fifth adder modulo two from the sixth trigger 9 of the shift register input 11 of the fifth adder modulo two from the seventh trigger 9 of the shift register receives "1", the fourth input 11 of the fifth adder modulo two from the eighth trigger 9 of the shift register receives "1", the fifth input 11 of the fifth adder modulo two from the ninth trigger 9 post shift register drops “1”, the sixth input 11 of the fifth adder modulo two from the tenth trigger 9 of the shift register receives “1”. As a result, from the output 11 of the fifth adder modulo two to the second input 5 of the first adder modulo two receives "1".
Тогда 5 первый сумматор по модулю два осуществляет сложение по модулю два «1» поступившей на первый вход с 1 элемента И и «1» поступившей на второй ход с 11 пятого сумматора по модулю два, тогда на двадцатом такте работы в первый триггер 9 регистра сдвига записывается «0».Then 5, the first adder modulo two adds modulo two “1” received on the first input from 1 element And and “1” received on the second move from the 11th fifth adder modulo two, then on the twentieth step in the first trigger 9 shift register "0" is written.
Во второй триггер 9 регистра сдвига записывается «1» поступающая с входа первого триггера 9 регистра сдвига.In the second trigger 9 of the shift register is written "1" coming from the input of the first trigger 9 of the shift register.
В третий триггер 9 регистра сдвига записывается результат сложения по модулю два в 6 втором сумматоре по модулю два: т.е. значение из второго триггера 9 регистра сдвига D2=«l» поступающее на второй вход 6 второго сумматора по модулю два, складывается по модулю два с «1» поступающей из 1 элемента И на первый вход 6 второго сумматора по модулю два, в результате в третий триггер 9 регистра сдвига записывается «1».In the third trigger 9 of the shift register, the result of addition modulo two is recorded in 6 of the second adder modulo two: i.e. the value from the second trigger 9 of the shift register D2 = “l” arriving at the second input 6 of the second adder modulo two, is added modulo two with “1” coming from 1 element And the first input 6 of the second adder modulo two, as a result, into the third trigger 9 shift register is recorded "1".
В четвертый триггер 9 регистра сдвига записывается «1» поступающая с входа третьего триггера 9 регистра сдвига.In the fourth trigger 9 of the shift register is written "1" coming from the input of the third trigger 9 of the shift register.
В пятый триггер 9 регистра сдвига записывается результат сложения по модулю два в 7 третьем сумматоре по модулю два: т.е. значение из четвертого триггера 9 регистра сдвига D4=«0» поступающее на второй вход 7 третьего сумматора по модулю два, складывается по модулю два с «1» поступающей из 1 элемента И на первый вход 7 третьего сумматора по модулю два, в результате в пятый триггер 9 регистра сдвига записывается «1».In the fifth trigger 9 of the shift register, the result of addition modulo two is recorded in the 7th third adder modulo two: i.e. the value from the fourth trigger 9 of the shift register D4 = “0” arriving at the second input 7 of the third adder modulo two, is added modulo two with “1” coming from 1 element And the first input 7 of the third adder modulo two, resulting in the fifth trigger 9 shift register is recorded "1".
В шестой триггер 9 регистра сдвига записывается результат сложения по модулю два в 8 четвертом сумматоре по модулю два: т.е. значение из пятого триггера 9 регистра сдвига D5=«0» поступающее на второй вход 8 четвертого сумматора по модулю два, складывается по модулю два с «1» поступающей из 1 элемента И на первый вход 8 третьего сумматора по модулю два, в результате в шестой триггер 9 регистра сдвига записывается «1».In the sixth trigger 9 of the shift register, the result of addition modulo two is recorded in the 8th fourth adder modulo two: i.e. the value from the fifth trigger 9 of the shift register D5 = “0” arriving at the second input 8 of the fourth adder modulo two, is added modulo two with “1” coming from 1 element And the first input 8 of the third adder modulo two, resulting in the sixth trigger 9 shift register is recorded "1".
В седьмой триггер 9 регистра сдвига записывается «0» поступающий с входа шестого триггера 9 регистра сдвига.In the seventh trigger 9 of the shift register is written "0" coming from the input of the sixth trigger 9 of the shift register.
В восьмой триггер 9 регистра сдвига записывается «1» поступающая с входа седьмого триггера 9 регистра сдвига.In the eighth trigger 9 of the shift register is written “1” coming from the input of the seventh trigger 9 of the shift register.
В девятый триггер 9 регистра сдвига записывается «1» поступающая с входа восьмого триггера 9 регистра сдвига.In the ninth trigger 9 of the shift register is written "1" coming from the input of the eighth trigger 9 of the shift register.
В десятый триггер 9 регистра сдвига записывается «1» поступающая с входа девятого триггера 9 регистра сдвига.In the tenth trigger 9 of the shift register is written “1” coming from the input of the ninth trigger 9 of the shift register.
Следовательно, на двадцатом такте работы генератора имеем следующие состояние триггеров Q(20)=«0101110111», что соответствует начальному состоянию генератора, т.е. Q(20)=Q(0) это видно из диаграммы состояний работы генератора.Therefore, on the twentieth clock cycle of the generator, we have the following trigger state Q (20) = “0101110111”, which corresponds to the initial state of the generator, i.e. Q (20) = Q (0) this can be seen from the state diagram of the generator.
Таким образом, синтезированный генератор полностью соответствует своей диаграмме состояний, изображенной на фигуре 2, имеет период последовательности 20 при начальном состоянии генератора «0101110111», воспроизводит последовательность вида «11101110100001100101».Thus, the synthesized generator is fully consistent with its state diagram depicted in figure 2, has a sequence period of 20 with the initial state of the generator "0101110111", reproduces a sequence of the form "11101110100001100101".
В системах радиосвязи, функционирующих в условиях помех, для повышения помехозащищенности передачи информации используют широкополосные сигналы. Такие системы связи называются системами с расширенным спектром [3]. Одним из основных требований, определяющим качество сигналов с расширенным спектром, является близость нулю боковых лепестков автокорреляционной функции сигнала как в периодическом режиме, так и в апериодическом режиме [4]. Наиболее близкими свойствами к перечисленным обладают М- последовательности. К тому же М- последовательность достаточно легко генерируется. Поэтому, в настоящее время они получили широкое распространение в системах связи. Проблема применения М- последовательностей состоит в том, что их число ограничено и последовательности данного класса имеют фиксированные длины N=2k-1 для любого целого к=2, 3, 4,… Поэтому встает проблема поиска последовательностей, корреляционные характеристики которых были близки по критериям качества к соответствующим характеристикам М- последовательностей и имели бы больший спектр периодов (длин), чем у М- последовательности. Доказано [3], что псевдослучайных последовательностей, которые обеспечивали бы выполнение требований по равенству нулю боковых лепестков автокорреляционной функции (АКФ) нет, поэтому поиск нетрадиционных последовательностей и исследование их АКФ являются важной задачей, решение которой позволит совершенствовать существующие системы связи. Поиск последовательностей, полученных на основе иррациональных чисел, и исследование их АКФ, показал, что существуют указанные последовательности. В ходе проведенных исследований качества АКФ последовательностей заданной длины N, полученных на основе преобразования сегментов иррациональных чисел в последовательность двоичных символов стало ясно, что наиболее интересные последовательности, с точки зрения качества АКФ, имеют длину 20. Осуществляя поиск последовательностей длиной N=20 с минимальными боковыми пиками периодической АКФ (ПАКФ), были получены последовательности с одинаковыми ПАКФ, имеющими минимальное значение математического ожидания боковых пиков, одной из таких последовательностей является «11101110100001100101».In radio communication systems operating in the conditions of interference, broadband signals are used to increase the noise immunity of information transmission. Such communication systems are called spread spectrum systems [3]. One of the main requirements determining the quality of spread spectrum signals is the proximity to zero of the side lobes of the autocorrelation function of the signal both in the periodic mode and in the aperiodic mode [4]. The closest properties to the listed possess M-sequences. In addition, the M-sequence is quite easily generated. Therefore, at present they are widely used in communication systems. The problem of using M-sequences is that their number is limited and the sequences of this class have fixed lengths N = 2 k -1 for any integer k = 2, 3, 4, ... Therefore, the problem arises of finding sequences whose correlation characteristics were close in quality criteria to the corresponding characteristics of the M-sequences and would have a larger spectrum of periods (lengths) than that of the M-sequence. It was proved [3] that there are no pseudo-random sequences that would satisfy the requirements for the side lobes of the autocorrelation function (ACF) to be zero, therefore, the search for unconventional sequences and the study of their ACF are an important task, the solution of which will improve the existing communication systems. The search for sequences obtained on the basis of irrational numbers, and the study of their ACF, showed that these sequences exist. In the course of studies of the quality of ACF sequences of a given length N, obtained by converting segments of irrational numbers into a sequence of binary characters, it became clear that the most interesting sequences, from the point of view of quality of ACF, have a length of 20. When searching for sequences of length N = 20 with minimal side peaks of periodic ACF (PACF), sequences were obtained with the same PACF having a minimum value of the mathematical expectation of the side peaks, one of them after of the sequences is "11101110100001100101".
Введение в прототип новых отличительных признаков - трех элементов НЕ, четырех сумматора по модулю два, из которых три сумматора по модулю два имеют по два входа и одному выходу каждый и один сумматор по модулю два имеет шесть входов и один выход, причем элемент И, имеет десять входов и один выход, а существующий блок триггеров заменяем на блок триггеров, состоящий из десяти триггеров с начальным состоянием «0101110111», объединенных в сдвиговый регистр, и соответствующих связей, позволяет получить двадцатиразрядную последовательность вида «11101110100001100101».Introduction to the prototype of new distinguishing features - three elements NOT, four adders modulo two, of which three adders modulo two have two inputs and one output each and one adder modulo two has six inputs and one output, and the element And has ten inputs and one output, and replace the existing trigger block with a trigger block consisting of ten triggers with the initial state “0101110111”, combined into a shift register, and the corresponding links, allows you to get a twenty-bit sequence of the form “11101 110100001100101 ".
Достоинством генератора двадцатиразрядной последовательности является возможность получения последовательности вида «11101110100001100101», обладающей корреляционными характеристиками, близкими по критерию качества к соответствующим характеристикам М- последовательности, со специфической особенностью, выраженной в равенстве нулю боковых лепестков и с «всплеском» в «центре» бокового лепестка автокорреляционной функции сигнала (Фиг.3) как в периодическом режиме, так и в апериодическом режиме, и дальнейшим использовании генератора для создания и совершенствования систем синхронизации существующих и перспективных систем связи.The advantage of a twenty-bit sequence generator is the ability to obtain a sequence of the form “11101110100001100101” with correlation characteristics similar in quality criteria to the corresponding characteristics of the M-sequence, with a specific feature expressed in the fact that the side lobes are equal to zero and with a “burst” in the center of the side lobe of the autocorrelation signal functions (Figure 3) both in the periodic mode and in the aperiodic mode, and further use of the generator to create tions and improvement of systems of synchronization of existing and future communication systems.
Литература:Literature:
1. Патент РФ 94737, МПК Н04В 7/00 (аналог).1. RF patent 94737, IPC Н04В 7/00 (analogue).
2. Патент РФ 2032268, МПК Н03К 3/84 (прототип).2. RF patent 2032268, IPC Н03К 3/84 (prototype).
3. Варакин Л.Е. Системы связи с шумоподобными сигналами. - М.: Радио и связь, 1985.-384 с.3. Varakin L.E. Communication systems with noise-like signals. - M.: Radio and Communications, 1985.-384 p.
4. Семенов A.M. Широкополосная радиосвязь. - М.: Воениздат, 1970. - 191 с.4. Semenov A.M. Broadband radio. - M .: Military Publishing, 1970 .-- 191 p.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011113222/08U RU108702U1 (en) | 2011-04-05 | 2011-04-05 | Pseudorandom Sequence Generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011113222/08U RU108702U1 (en) | 2011-04-05 | 2011-04-05 | Pseudorandom Sequence Generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU108702U1 true RU108702U1 (en) | 2011-09-20 |
Family
ID=44759285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011113222/08U RU108702U1 (en) | 2011-04-05 | 2011-04-05 | Pseudorandom Sequence Generator |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU108702U1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2699259C1 (en) * | 2019-01-10 | 2019-09-04 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Pseudorandom sequence generator |
| RU2712827C1 (en) * | 2019-04-17 | 2020-01-31 | Акционерное общество Московский научно-производственный комплекс "Авионика" имени О.В. Успенского (АО МНПК "Авионика") | Method of forming a pseudorandom binary sequence for single-coordinate displacement sensors |
| RU2802371C2 (en) * | 2021-09-06 | 2023-08-28 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Pseudo-random sequence generator |
-
2011
- 2011-04-05 RU RU2011113222/08U patent/RU108702U1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2699259C1 (en) * | 2019-01-10 | 2019-09-04 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Pseudorandom sequence generator |
| RU2712827C1 (en) * | 2019-04-17 | 2020-01-31 | Акционерное общество Московский научно-производственный комплекс "Авионика" имени О.В. Успенского (АО МНПК "Авионика") | Method of forming a pseudorandom binary sequence for single-coordinate displacement sensors |
| RU2802371C2 (en) * | 2021-09-06 | 2023-08-28 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | Pseudo-random sequence generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU108702U1 (en) | Pseudorandom Sequence Generator | |
| CN109039522B (en) | Chaos sequence-based method for optimizing balance of spreading codes | |
| US6757323B1 (en) | Rapid signal acquisition by spread spectrum transceivers | |
| Mow | Sequence design for spread spectrum | |
| CN103441813B (en) | A kind of low associated binary sequence set creation method for cdma system | |
| RU193623U1 (en) | AGREED FILTER | |
| Tang et al. | A new family of nonbinary sequences with three-level correlation property and large linear span | |
| CN102736892A (en) | Nonlinear pseudorandom sequence generator | |
| Kuznetsov et al. | Generators of pseudorandom sequence with multilevel function of correlation | |
| RU193622U1 (en) | AGREED FILTER | |
| Fatima et al. | New chaotic binary sequences with good correlation property using logistic maps | |
| RU94737U1 (en) | GENERATOR OF TWO-DISCONNECT SEQUENCE OF TYPE "10011100011111111100" | |
| RU2514133C2 (en) | Method for faster search of broadband signals and device for realising said method | |
| RU2446444C1 (en) | Pseudorandom sequence generator | |
| RU2566333C1 (en) | Differential measuring transmitter | |
| RU2284655C1 (en) | Parallel counter of singular signals | |
| CN202649995U (en) | Non-linear pseudorandom sequence generator | |
| RU2081450C1 (en) | Generator of n-bit random sequence | |
| CN107911208B (en) | Chaotic sequence generation method and generator | |
| RU2009112944A (en) | DEVICE FOR FORMING CODE DICTIONARIES OF NONLINEAR RECURRENT SEQUENCES | |
| RU151948U1 (en) | NONLINEAR Pseudorandom Sequence Generator | |
| SU634329A1 (en) | Pseudorandom number generator | |
| CN103577151A (en) | Multi-path pseudorandom sequence generation chip | |
| RU2223593C1 (en) | Pseudorandom sequence generator | |
| Liu et al. | High Precision Laser Coding Method Based on Time Feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20120406 |