NO802649L - Grafisk bildesystem. - Google Patents
Grafisk bildesystem.Info
- Publication number
- NO802649L NO802649L NO802649A NO802649A NO802649L NO 802649 L NO802649 L NO 802649L NO 802649 A NO802649 A NO 802649A NO 802649 A NO802649 A NO 802649A NO 802649 L NO802649 L NO 802649L
- Authority
- NO
- Norway
- Prior art keywords
- data
- address
- memory
- circuit
- monitor
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 76
- 239000003086 colorant Substances 0.000 claims description 6
- 230000006870 function Effects 0.000 description 24
- 239000000872 buffer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 5
- 230000008520 organization Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 210000000941 bile Anatomy 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Closed-Circuit Television Systems (AREA)
- Image Generation (AREA)
- Processing Of Color Television Signals (AREA)
Description
Foreliggende oppfinnelse vedrører generelt grafiske bildesyste-;
mer, nærmere bestemt høyhastighets-reell tid-fargedatabehandlings-instrumenter som kan drives under styring av en hoved-datamas-
kin for å avbilde grafisk informasjon i farge på en katodestråle-rørmonitor eller en spesielt tilpasset fargefjernsynsmonitor.
Ved tilkomsten av billig digital behandling har den rasteravsø-kende datamaskingrafikk blitt teknisk utførbar. Avhengig av oppløsningen og antallet farger kan et eneste bilde på en fjern-synsskjerm inneholde opp til 500 00 informasjonsbiter, som kan oppdateres inntil 30 ganger/s. En populær teknikk for å behandle slike store informasjonsmengder er å utnyttte et raster avsøking. I USA er TV-rasterstandarden 525 horisontale linjer, hvilke av-søkes i et ulikt og et jevnt interfoliert linjemønster. Avsøk-ingspunktet beveger seg horisontalt over vekslende linjer mens det trinnforskyves nedover på skjermen også vender tilbake til toppen og avsøker de gjenstående linjene for å fullbyrde ett billedfelt. ^
Selvdm ulike nivåer av X-Y bildeoppløsningen er mulige ved anvendelse av en vanlig farge-CRT-monitor, eksempelvis 480x640
eller 512x512 adresserbare bildeelementer (pixels), tilsikter foreliggende oppfinnelse et system som anvender et bildeminne med 256x256 bildeelementer. Hvert bildeelement består fortrinnsvis av 4 biter av binærkodet fargeinformasjon eller 4-bits bildeelementord..
I betraktning av de ovennevnte.er det åpenbart at det er nødven-dig å tilveiebringe av størrelsesorden, 64 000 4-bits bildeelementord i et bildeminne for å behandle bildeinformasjonen ut til CRT-monitoren. Tidligere var det vanlig å anvende statiske minner, med høy hastighet som har en tetthet på omkring 1 0 00 minnesbiter pr. integrerte kretskapsel. Det har således vært nødvendig å anvende 256 slike statiske ,IK-minne integrerte kretser for å lagre 256x256,x4-bits bildeelementminnet. Kjente dynamiske RAM-minner, hvilke inneholder 16 K-biter pr. IC-anord-ning., ville være et attraktivt alternatj-V fra økonomisk syns-punkt sammenlignet med de IK-statiske RAM-minnene som anven-
des i-øyeblikket. De 16 K-dynamiske RAM-minnene har imidler-
jtid en meget langsommere minnesyk.lustid enn de IK-statiske RAM-j minnene. Vanlige 16 K-dynamiske RAM-minner har f.eks. en minnesyklus på omkring 400 nanosekunder og det innses at det er nødvendig å overføre informasjon til CRT-monitoren med en has-tiighet på omkring 133 nanosekunder pr. 4-bits bildeelementord. Følgelig er det et hovedformål ved foreliggende oppfinnelse å tilveiebringe et fargedatabehandlingsapparat med en hastighet som er forenlig med kravene til en farge-CRT-monitor som har en bildeelementoppløsning på 256x256 og å anvende 16 K-dynamiske RAM-minner for å oppbygge minnet.
Såvel hovedformål som øvrige formål ifølge oppfinnelsen oppnås ved å tilveiebringe et fargedatabehandlingsinstrument eller en videominnestyreanordriing som har et flertall dynamiske RAM-minner av høy kapasitet som ;er anordnet til å utlese et flertall fargedatabiter til en gruppe av hurtigvirkende holdekretser som er anordnet parallelt for å tilveiebringe i det minste fire bildeelementord sekvensmessig til CRT-monitoren under hver minnesyklus. • •
De forskjellige fordeler og nye trekk ved den foreliggende oppfinnelse vil best forstås med henvisning til etterfølgende detaljerte beskrivelse av en illustrerende utførelses form.
Flg. 1 er et kretsblokkskjema av systemet ifølge oppfinnelsen. Fig. 2A er ét detaljert kretsblokkskjema av en del av systemet-for frembringelse av tidssignaler. Fig. 2B er ét detaljert kretsblokkskjema av en del av systemet for sekvensmessig å adressere bildeminnet under CRT-avsøking. Fig. 2C er et detaljert kretsblokkskjema av eri datamaskin-inter-facedel av systemet ifølge oppfinnelsen med I/O styrekretser
og en krets for sjelden adressering av bildeminnet ved minnets skriyes.y.klus.
Fig..2D er et detaljert kretsblokkskjema av en del. av systemet som omfatter minnet og datautgangskretsen.
I
Fig. 2E er et detaljert kretsblokkskjema av en foretrukket minnesorganisasjon som utnytter seksten 16K-dynamiske RAM-minner og Fig. 3 er et tidsdiagram for interfacen mellom hoveddatamaskinen og systemets, minnesstyrende deler.
En foretrukket utførelsesform av systemet ifølge oppfinnelsen beskrives nå i detalj under henvisning til vedlagte tegninger, idet identiske kretsdeler i de forskjellige figurene betegnes med like henvisningstall. For ytterligere å lette beskrivelsen, av det detaljerte kretsblokkskjemaet som vises i figurene 2A-2B anvendens alfabetets bokstaver for å betegne datavéilednin-ger og sighalledninger som er felles for kretsdelene i de en- . kelte figurene. Av figurene 2A-2E fremgår også numrene for delene og numrene for stiftplasseringer hos IC-kretsene som
kan fås fra Texas Instruments Incorporated i Dallas, Texas.
I fig. 1 illustreres og' angis generelt med henvisningstallet 10 et digitalt grafisk fargebildesystem ifølge foreliggende oppfinnelse. Systemet 10 omfatter en hoveddatamaskin 20, en av-bildningsmonitor; 30 og en styreanordning for videominnet generelt angitt med henvisningstallet 40. Styreanordningen 40 er en høyhastighets digital maskin som behandler binærkodete fargedata styrt av programvare somer lagret i hoveddatamaskinen 20 og mater fargedata til monitoren 30. I den nedenfor følgende beskrivelse skal det antas at monitoren 30 er en vanlig farge-CRT. Det er imidlertid åpenbart at også andre typer av monitorer, eksempelvis en svart-hvit CRT eller en laseravsøknings-fremviser kan anvendes ved styreanordningen 40.
Hoveddatamaskinen 20 sender data- og styresignaler til en del av styreanordningen 40 betegnet som datainngang og I/O styre-krets. 42 via en vanlig parallell interface eller datavéi 44. Styreanordningen 40 omfatter en mikroprogrammert tidskrets 46 og interne adresseregistre 48 for å utføre operasjoner i bildeminnet 50 via en aritmetisk og logisk krets 436. Binærkodede fargedata som utleses fra minnet 50 behandles av kretsen 52 som omfatter organ for å utføre blinkkontroll før utmatning til monitoren 30 over en 4-bits datavei 54.. Datautgangen står også i forbindelse med hoveddatamaskinen 20 over en annen 4-bits datavei 56 for 'å tilveiebringe en "håndhilsing" mellom styrekretsen 40 og hoveddatamaskinen 20.
De fire databitene som sendes gjennom veien 54 til monitoren 30 kan bestå åv kodede representasjoner av 16 ulike farger eller kan være kodede representasjoner av 8 ulike farger, idet en bit gjøres tilgjengelig for å beskytte mot skriving i valgte deler av felt på monitorens skjerm. I det sistnevnte tilfellet, som skal beskrives ved hjelp-av et eksempel, genereres et skrivebe-skyttelsessignal 58 i I/O-styrekretsen 4 2, kombineres i en. OG-krets med et signal 60 fra minneutgangsholdekretsen 62 og resul-tatet mates til dekoderkretsen 64, som i sin tur selektivt sender skrivesignaler til minnet 50 gjennom veien AA.'Holdekretsen 62 sender fire fargedatabiter fra minnet 50 til'utgangskret-sen 52 via dataveien 401. Den ene av disse fire biter, eksempelvis den mest signifikante biten, angir hvorvidt det spesielle bildeelementet befinner seg i et beskyttet felt og også denne bit ledes over signalledningen 60. Når således både skrivebe-skyttelsesledningen 58, og signalledningen 60 er ved høyt nivå, inhiberes minnets 50 skrivesyklus i dekoderkretsen 64. Når imidlertid skrivesyklusen ikke er inhibert, velger dekoderkretsen 64 den del av minnet 50 til hvilken innskrivning skal skje ved dekoding av den adresseinformasjon som mottas fra registeret 48 via dataveien 66 som sammenfaller med et skrivesignal på ledningen 68 fra kontrollkretsen 42.
Idet det kort skal vises til fig. 2E, er det illustrert en.foretrukket minnesorganisasjon som omfatter 16 dynamiske RAM-minner M1-M16, hvilke hver har 16 K-biters minneslagringskapasitet. Det vil forstås at syklustiden for slike 16K RAM-minner er relativt langsom, omtrent 400 nanosekunder, sammenlignet med av-s.økingshastigheten hos vanlige farge CRT-monitorer ; hvilken er omtrent 133 nanosekunder.pr. bildeelement. I overensstemmelse med et spesielt kjennetegn ved foreliggende oppfinnelse leses derfor et 16-bitsord fra minnet 50, en bit fra hvert.RAM-minne og oppdeles siden i fire grupper av fire ved hjelp av holde-.kretsén som består av fire hurtigvirkende holdekretser 400, 404, 408 og 412. Med henvisning til fig. 1 vil det forstås at holdef kretsen 62 kan mate ut de 16 informasjonsbitene i en firetrinns-rekkefølge av 133 nanosekunder pr. trinn og derved gi minnet 50 tilstrekkelig tid for å fortsette gjennom den nestfølgende lesesyklus. Følgelig muliggjør minnesorganisasjonen,.som vises som eksempel i fig. 2E, anvendelsen av relativt langsomme dyr namiske RAM-minner for utlesning av fargedata med televisjons-avsøkingshastigheter.
Den indre tidsstyringen for styreorganet 40 produseres i kretsen 46, som sender de nødvendige klokkesignalene og slettesignalene som fremgår i fig. 1 til I/O-kretsen 42 via dataveien 70, til adresserégisterne via datavéien 72, til holdekretsen 62 via klokkeledningen 74 og til utgangs- og blinkkretsen via dataveien 76. Dessuten velger kretsen 46 en av fire adressebuffere i bufferkretsen 78 via datavéien. 80 og en av to dekodere i dekoderkretsen 64 via ledningen 82. Tidsstyrekretsen 46 danner■ også blandede synkroniserings- og slukkesignaler på ledningene 84 og 86 til monitoren 30 slik som rekke- og kolonneadressestrobe-signaler på ledningene 88 og 90 til minnet 50.
I overensstemmelse med et spesielt kjennetegn av styreanordningen 40 ifølge oppfinnelsen, behandles samtlige data.fra hoveddatamaskinen 20 av den aritmetiske og logiske kretsen 436 for å muliggjøre både aritmetiske og logiske operasjoner for å endre valgte deler av bildeminnet, slik som det skal bedre forstås av etterfølgende beskrivelse av det detaljerte kretsskjemaet over styreanordningen 40. Kort, som det fremgår av fig. 1 er et mellomliggende holde - eller styrefunksjonsr.egister 316 anordnet, slik at to sett av innkommendé data fra hoveddatamaskinen kan demultiplekses på sin vei til kretsen 436.. Det første sett av data omfatter en 6-bits binærkodet instruksjon som overføres gjennom holdekretsen 316 via veien CC. Det andre sett av data omfatter fire 4-biter av binærkodede fargedata som•overføres til kretsen 436 via en vei EE. En aritmetisk eller logisk ope-rasjon utføres på de to sett av data på dataveiene EE og 401
som er bestemt ved instruksjonen på dataveien CC, idet resul-tatet tilbakesendes til bildeminnet overi;datave.ien FF.
Fig. 2A viser detaljer av den foretrukne tidskretsen 46, som i omfatter en krystalloscillator 100 som ved sin stift 7 danner et 15 MHz klokkesignal 101 som passerer til en teller 104 som deler med 16. Telleren 104 danner utgangssignaler på sineeut-gangsklemmer 11-14, hvilke signaler blir adressegivere inn i to 32*-ord 8-bits PROM-minner 108 og 112. Disse to PROM-minner inneholder datamønstre som anvendes for .å danne tidspulser hvilke ir;sin tur klokkes inn i okto-holdekretser 116 og 120 ved 15 MHz klokkesignalet 101 som påtrykkes holdekretsene 116 og 120 på stiften 11. Utgangene hos okto-kretsene 116 og 120 tilveiebringer de forskjéllige ovenfor angitte tidssignalene. Grunn-syklusen i maskinen som anvendes er seksten femtendeler av et mikrosekund for lesing, aritmetikk/logikk, skrive- og adresse-overføringsoperasjoner. ;Holdekretsen 120 danner et utgangssignal 121 for å klokkestyre en teller 128 som har diio-binære tellere som tilveiebringer > adressen for., et 512-ord ved et 8-bits PROM-minne 136, som anr vendes for å danne tidssignaler i horisontal retning av TV-avsøkingen (dvs. horisontal synkronisering, horisontal slukking og horisontal tidsstyring). De to binære tellere i telleren ;128 blir de horisontale regnere for TV-avsøkingsformatet. Tids-styresignalene fra PROM-minnet 13 6 strobes til en holdekrets 140 hvis ene utgangssignal er slukkesignalet 86. En multiplek-ser 144, som styres av vertikale tidsstyresignaler 157, danner et sammensatt eller blandet synkroniseringssignal 84 på sin utgangsklemme som svar på visse ytterligere utmatninger fra holdekretsen 140 slik som det vises. IC-tellerne 132 og 148 teller de vertikale avsøkingslinjene i TV-avsøkingsformatet og PROM-minnet 152 som har 512 8-bitsord, danner tidssignaler som frigjøres i okto-holdekretsen 156 for å tilveiebringe de vertikale tidssignalene 157 samt datasignaler for å tilbakestille tellerne 132 og 148 ved hjelp av et bildesluttsignal 159 fra NAND-porter 160. Et slettesignal 165 dannes også av PROM-minnet 152 gjennom holdekretsen 156 og porten 164 for å tilbakestille adressetellerne 200, 204, 208 og 212, slik som det fremgår av fig.-2B. Slettesignalet 165,innmates også til en synkronisert port 124 som inkrementerer tellerne 200, 204, 208 og 212 på en måte som nedenfor skal beskrives mer i detalj.. ;j Til 'slutt utmates et ulikt/jevnt bildesignal 167 fra stiften j;3 hos telleren 132 og et linjesluttsignal .169 genereres på utgangen av OG-porten 170 for respektive tidsstyrefunksjoner, hvilke.er åpenbare for fagmannen. ;I korthet har IC-kretsene 100, 104, .108, 112, 116 og' 120 til. oppgave å danne tidsstyresignaler for minnefunksjoner mens opp-gaven for IC-kretsene 128, 132, 140, 144, 148, 152, 156 og portene 160 og 170 er å danne tidssignalene som er nødvendige for ;å tilveiebringe TV-avsøkingsformatet under utnyttelsen av tek-inikken for å danne bestemte klokkesignaler ved anvendelse av PROM-koding. ;Ifølge fig. 2E omfatter minnet 50 fortrinnsvis seksten 16K dynamiske RAM-minner M1-M16 i hvilke bildeminnelfor 256x256x4 biter lagres. Minnet 50 tilveiebringer hensiktsmessig et 16->bits utgangsdataformat som kan tidsmultiplekses til en 4-bit bred utmatnirig ved anvendelse av fire hurtigvirkende holdekretser 400, 404, 408 og 412. På lignende.måte kan en 4-bit bred innmatning på dataveien FF anvendes for sekvensmessig å laste minnene i fig. 2E ved å velge en av fire grupper av fire iRAM-minner ved hjelp av dataveien AA for å muliggjøre skriving ;i 4 minnekretser samtidig.;To sett av adresseregistre anvendes. Det ene settet omfatter adresseregistrene 200, 204, 208 og 212 i fig. 2B hvilke arbeider ifølge TV-lesemåten. Posisjonsindikeringsadresseregistre 130 0 og 304 for Y-koordinatene.: og registre 308 og 312 for X-koordinatene omfatter det andre settet, slik det best fremgår av fig. 2C. Det er adressen for disse posisjonsindikeringsregistre ;300, 304, 308 og 312 som bestemmer stedet hvor data skal skri-ves fra- 4-bits dataveien FF og leses til.16-bitsdataveien 502, (hvilke data skiller seg fra TV-utgangssignalet. Denne posi-sjonsindikeringsadressen kan økes eller minskes i både X og/ eller Y-retninger slik at den kan forflyttes i hvilken som ;helst av 8 retninger fra et aktuelt sted.;I fig. 2B er registrene 200, 204, 208 og 212 synkrone binærtellereIhvilke danner adresseregisteret for ifølge TV-lesemåten å utlese 256 4-bits ordsteder pr. avsøkingslinje over 256 avsøking.s-linjer. De mest signifikante 14 bitene av adressen fra dette adresseregister går 4 over til tre-tilstandsbuffere 216 og 220 ;for å strobes til 7-bits adresseveien 501. Det er standard ved 16K dynamiske RAM-minner å anvende 7-bits adresseveien for å adressere det komplette 14-bits adresseregisteret i minnebrikken ;14 ;idet 2 blir omtrent 16000. Dette skjer ved at man først sender én rekkeadresse på 7 biter og så en kolonneadresse på 7 biter sekvensmessig før hveri :lese- eller skrivesyklus i minnet 50. Bufferen 216 sender således de nedre signifikante 7 bitene og bufferen 220 sender de øvre signifikante 7 bitene til samme 7-bitsadressevei 501 og disse to par 7-bitsadresser strobes under, anvendelse av stiftene 4 og 15 hos RAM-minnene, slik det fremgår av fig. 2E med invertert RAS for rekkeadressestroben og invertert CAS for kolonneadressestrob på ledningene 88 respektive 90. De nedre signifikante 2 bitene av minneadressen, stiftene 13 og 14 hos telleren 212 dekodes i dekoderen 224 for å danne 4 ledninger på veien BB som anvendes ifølge fig. 2D for via holdekretsen 62 å velge en av fire grupper av fire databiter som utleses på de 16 datautmatningsledningene 502 fra de dynamiske RAM-minnene M1-M16 i minnet 50...;Især, i hver store minnesyklus, tilveiebringer samtlige 16 ledninger fra dataveien 502 utgangsdata. I hver subsyklus, av hvilke .finnes 4 for hver minnesyklus i TV-lesemåten, utmates ien av .4 grupper på 4 databiter til en tre-tilstandsutgangsvei 401 fra en av holdekretsene 400, 404, 408 og 412 i fig. 2D. ;Disse data..strobes siden i 4-bits binærregisteret 416 for utmatning til monitoren 30 med registerets 416 klokkehastighet, hvilken ifølge eksempelet er 7,5 MHz. Subsyklusene opptrer isåledes med en 7,5 MHz hastighet og hovedminnesaksess-syklusen opptrer med en fjerdedel av denne hastighet'. Det vil således forstås at minnet 50 kan fullføre en syklus mens holdekretsene 400, 404, 408 og 412 velges sekvensmessig for utmatning til dataveien 401 undér anvendelse av véien BB som velger en av ifire. Registerets 4l6 utmatning kan følgelig anvendes for å representere 1 av.16 mulige binærkodede farger eller 1 av 8 ;slike farger.og et mot skrivning beskyttet felt som ovenfor nevnt. Dessuten kan utgangsfargekoden 0 fra registeret 416 ha ;en' spesiell betydning og kan fastsettes av komparatoren 420 når<1>koden på tre-tilstandsutgangsveien 4 01 er identiske med data fra holdekretsen 444 . som representerer en blinkmaske lastet fra hoveddatamaskinen 2 0 via de fire minst signifikante bitene hos en inngangsholdekrets 324, ifølge fig. 2C. Når denne likhet inntreffer tilsvarer fargeutdata på registerets 416 utgang den binære fargen 0000 når NAND-porten 424 slette innholdet i registeret 416 gjennom stiften 1. ;Muligheten til å slette innholdet i registeret 416.og herved slette fargeutsignalet når utgangssignålet tilsvarer en'forhånds-innstilt innmatning, tilveiebringer en blinkingsmulighet for å tillate en gitt farge til å bli blinket. Blinking består av INNkobling eller UTkobling ved en klokkehastighet som bestemmes ved at mari selektivt forbinder klemmen 4 28 med en av fire utganger hos en teller 432 ifølge fig. 2D. Klemmen 428 er i sin tiir. forbundet med den øvre inngangsledningen til porten 424 og bestemmer derved frekvensen for blinkhastigheten hos den valgte fargen som bestemmes av de fire minst signifikante bitene i inngangsholdekretsen 324. Blinkhastigheten.er en ned-delt form av signalet fra stiften 6 hos telleren 132, som er en av tellerne i den vertikale tellekjeden i sveipegenereringslogikken. ;Tre-tilstandsutgangsveien 401 mates fra en av de fire tre-til-stands 4-bits D-type holdekretsene 400, 404, 408 og 412 avhengig av utmatningeri fra dekoderen 224 når lesningen skjer ifølgeiTV-måten eller fra dekoderen 320 når utlesningen skjer ifølge datamaskin I/O måten eller posisjonsindikeringsmåten. Data på veien 401 tilveiebringer også en innmatning til en aritmetisk/logisk enhet (ALU) 436 som vises i fig.,2D. Formålet med enheten ALU 4 3.6 er å tilveiebringe muligheten av logiske og aritmetiske operasjoner mellom utgangen fra minnet 50 på tre-tilstandsutgangsveien 401 og noen fprutinnstilte data som lastes fra hoveddatamaskinen 20 for å opptre ved utgangen av okto-holdekretsen 324 i de fire mest signifikante bitene. Ope-rasjonen som skal utføres er bestemt ved de seks minst signi-Æikante bitene okto-holdekretsen 316 som også skal lastes fra hoveddatamaskinen 2 0 ved et annet tidspunkt. Tre-tilstandsveien.401 som inneholder de 4-bits rainnesdata føres 1 ■ i også til registeret 440, som anvendes for å tilbakeføre utgangsdata til hoveddatamaskinen 20 ved avslutningen av hver minnesyklus I/O og til blinkmaskekomparatoren 420, som tidligere nevnt*
Som tidligere nevnt finnes to måter å adressere minnet 50 på. Den ene er TV-lesemåten for å avbilde data som ifølge fig. 2B utnytter adresseregistre 200, 204, 208 og 212, hvilke inkremen-terér synkront med TV-avsøkingsformatet. Adresseregistrere 2 00, 204, 208 og 212 er 4-bits utgangssynkrontellere som styres av let klokkesignal 125 fra den synkroniserte porten 124 som i sin tur styres fra stifter 2 og 19 hos holdekretsen 116 - som det fremgår av fig. 2A. Den andre måten er datamaskinen I/O måten for utgangsdata hvilke adresseres under anvendelse av et adresseregister som er oppdelt i en X- og en Y-komponent, idet ad-iressens X-komponent lagres i registrene 308 og 312 og adressens Y-komponent lagres i registrene 300 og 304. Som det fremgår
av fig. 2C kan disse X- og Y-registre lastes med data fra datamaskinen 20 som mottas i okto-holdekretsen 324, som anvendes som en iringangsholdekrets, eller kan økes eller minskes et trinn ii X- og/eller Y-retningene under styring av de innkommende kodete funksjonsstyreledningene 375 fra datamaskinen 20 til holdekretsen 276. Innkommende data på ledningene 375 dekodes i • funksjonsdekoder 372 for å tilveiebringe en av åtte forskjellige mulige f unks jonsinstruks.joner, hvilket skal beskrives mer Æullstendig nedenfor. En av de åtte instruksjonene vil imidlertid når den kombineres med data fra de fire minst signifikante bitene i kretsen 324 tilveiebringe den ønskede økningen eller minskningen av X- og/eller Y-posisjonsindikeringsadressene i telleregistrene 300, 304, 308 og 312.
iSammenf atningsvis blir økning; >eller minskning av X-adressetellerne 308 og 312 og/eller Y-adressetellerne 300 og 304 tilveie-bragt ved et strobesignal fra datamaskinen 2 0 til en dobbel monostabil multivibrator 340 som genererer en forsinkelsespuls som. trigger fra den første monostabile multivibratoren i enheten 340,som i sin tur trigger den andre monostabile multivibratoren i enheten 34 0, som danner en utmatning på dens stift 5. Når stiften 5 har høyt nivå strobes dekodede funksjonsdata
[til tellerregistrene 300, 304, 308 og 312 for å øke eller minske X- og/eller Y-posisjonsindikeringsadressene. Om en økning,
en minskning eller'intet trinn overhodet oppstår, avhenger av'tilstanden hos de fire minst signifikante utgangene hos bufferholdekretsen 324, som i forbindelse med portene 344 for Y og portene 348 for
X aktiverer opptellings- eller nedtellingsinngangen ved regi-strenes 304 og 312 respektive stifter 5 og 4.
En alternativ måte å etablere data i X-registrene 308 og 312
qg Y—registrene 300 og 304 består i at. man direkte :laster adres-teedata fra utgangen hos bufferholdekretsen 324 inn i enten X-adresseregisteret eller Y-adresseregisteret ved å tilveiebringe hensiktsmessig instruksjon fra datamaskinen 20 til funksjons-inngangsledningéne 3 75.
En annen av dei åtte f unks jonsinstruks.jonene fra' dekoderen 372 5aktiverer styrefunksjonsholdekretsen 316, som tilveiebringer en 6-bits kodet instruksjon til ALU 43 6 for å velge en av flere forskjellige logiske eller aritmetiske operasjoner som skal ut-føres av ALU 436 som vises i fig. 2D. En ytterligere av de åtte funksjonsinstruksjonene aktiverer blinkmaskeholdekretsen 3444 til å motta data fra de fire minst signifikante bitene hos inngangsholdekretsen 324 og å måte ut slike data til kompara-
toren 420 som i sin tiir sletter utgangsholdekretsen 416 til monitoren 30 hver gang data på utgangsveien 401 passer sammen
med blinkmaskedata som sammenfaller med et aktiveringssignal 5på porten 424 fra blinkhastighetsgeneratoren 432, som tidligere er blitt beskrevet. Fargen som skal blinkes bestemmes av utmat-ningen fra de fire minst signifikante bitene fra inngangsholdekretsen 324 ved mottagelse av et strobesignal til den monosta-
bile multivibratoren 340 når den blinkaktiverende instruksjonen Qmottas på ledningene 375.
Adressestrukturen som,anvendes for å adressere X- og Y-stedene fra X-adresseregisteret eller tellerne 308 og 312 og Y-adresseregisteret eller tellerne 300 og 304 fors.tås ved å erkjenne at' minnet 50, så langt det angår tre-tilstandsveien 401, er organisert som et system av 256x256 4-bitsord>som tidligere nevnt.
De to minst signifikante bitene i ordadressen, enten ddsse hen- . fører seg til -adresseregistrene 200, 204, 208 og 212 eller ad-<1>resseregistrene 300, 304, 308 og 312 velger en av de 4 gruppene! av 4-bits holdekretser 400, 404, 408 og 412 via respektive dekodere. 224 og 320. Hver rasterlinje i avsøkingen nødvendiggjør. 256 4-bitsord og disse ord adresseres av de syv bitene i lese-måte adresseregisteret hvilke mates til bufferen 216 av tellerne 204 , 208 og 212 eller av de syv bitene i X-posis jonsind.ikerings-eller datamaskin I/O adresseregisteret hvilke mates til bufferen 352 av tellere 308 og 312. Bildet inneholder også 256 raster-linjer og disse adresseres av de syv bitene hos lesemåteadresse-registeret hvilke mates til bufferen 220 av tellerne 200 og 204 eller av syv biter i Y-posisjonsindikerings- eller datamaskinen I/O adresseregisteret matet til bufferen 356 av tellerne 300 og 304. Utgangssignalene fra stiftene 2 og 3 hos telleren 312 mates til dekoderen 320 som i sin tur genererer drivutmatninger på stiftene 4-7 for via veien BB å velge en av de fire 4-bits D-type utgahgsholdekretsene 400, 404, 408 og 412 for leseopera-sjoner. På lignende måte anvendes jutmatningene fra stiftene 9-12 hos dekoderen 320 for via veien AA å velge den hensikts-messige skriveaktiveringsledningen i den hensikt å skrive data inn i minnet 50 fra utgangen av ALU-436 via dataveien FF.
Når posisjonsindikeringsadressering av minnet 50 fortsetter på samme måte som rekke- og kolonneadressering fra adresseregisteret ifølge TV-lesemåten som tilveiebringes av tellerne 200, 204, 208 og 212 henvises herved til den tidligere diskusjonen derom. I korthet skjer posisjonsindikatoradresseringen på følgende måte. Som det fremgår av fig. 2C mates de mest signifikante 6-bitene i X-posisjonsindikatoradressen fra tellerne 30.8 og 312 til tre-tilstandsbufferen 352 og følgelig til 7-bitsadresseveien 501 tilsammen med den minst signifikante biten fra telleren 304. Y-adressedata tilveiebringes av de mest signifikante 7 bitene fra tellerne 300 og 304 hvilke.i sin tur passerer gjennom tre-tilstandsbufferen 356 til adresseveien 501. De respektive tidspunkter ved hvilke buffernes 352 og 356 utganger strobes til adresseveien 501 bestemmes, ved utmatnin-gene fra tidsstyre okto-holdekretsen 116 som svar på mønstrene som er lagret i PROM 108-minnet i tidsstyrekretsen som vises i fig. 2A.
jEn første B-stabil flip/flop som er anordnet i enheten 360 i | fig. 2C danner klarsignaler og klarkomplementsignaler av hvilke det ene eller begge er tilsluttet til hoveddatamaskinen 20 for å angi at fargeprosessoren 40 er klar eller opptatt som.svar på et signal fra den første monostabile multivibratoren i enheten 364. En andre flip/flop som er anordnet i enheten 360 danner skrivesignalet 68 (tidligere diskutert i forbindelse med fig. 1) som utgjør innmatning til stiften 15 hos dekoderen 320. En andre monostabil multivibrator i enheten 3 64 trigges på stif-iten 10 som svar på strobekomplementledningen som går til den. monostabile multivibratorenheten 304- ved stiften 1 og anvendes for å klokkestyre flip/flop'en i enheten 368 som i sin tur signalerer til hoveddatamaskinen 20 at utgangsdata er klar på utgangen av holdekretsen 440.
il tabell I gis en grafisk forklåring av de åtte i øyeblikket anvendte funksjonsinstruksjonene fra hoveddatamaskinen 20 til styrekretsen 40. I det foreliggende systemet anvendes.et stan- • dard seksten-ledningers forbindelsessystem for datainnmatning fra hoveddatamaskinen 20 til styrekretsen 40, hvilke ledninger ibetegnes DO-D15. Ifølge fig. 2C utgjør ledningene DO-D7 inn-gangsledninger til holdekretsen 324 og ledningene D12.-D15 inn-gangsledninger til holdekretsen 376. Som det fremgår av tabell I anvendes ledningene D8-D11 ikke i øyeblikket. De binære ekvivalenter for de fire bitene D12-D15 er oppstilt i den inn-)t'il beliggende kolonnen. Man vil forstå at disse fire binære biter kan tilveiebringe inntil 16 forskjellige funksjonsinstruk-sjoner når de dekodes av IC-enheten 372, hvorved systemet kan gis utvidelsesmuligheter... De åtte i øyeblikket anvendte funksjonsinstruksjonene, som er oppstilt ved den nedre delen av )tabell .:I, bestemmer behandlingen av de åtte databitene DO-.D7
som mates til holdekretsen .324 . Av. den øvre delen av tabellen forstår man at funksjonen FO instruerer styrekretsen 40 til å innmate de seks minst signifikante bitene DO-D5 til styrefiink-sjonsholdekretsen 316 for å bestemme den spesielle aritmetiske feller logiske funksjonen som skal utføres i ALU 436. På lignende måte instruerer funksjonene Fl og tF2 styrekretsen til å utføre adressetrinnforskyvning i registrene 300, 304, 308 og 312 i X- og Y-retningene som angitt i tabell I og ifølge infor-
; i
masjonen som kommer inn på databitene DO-D3. Det blir tydelig for fagmannen at funksjonen Fl tilsvarer en "pin-down"-instruksjon og funksjon F2 tilsvarer en "pin-up" instruksjon i analogi med en inkrementskriver under trinnforskyvningsfunksjonene. På tilsvarende måte fremgår det at en modifisert form av programvare for inkrementskriving kan anvendes i hoveddatamaskinen 20 i det foreliggende systemet 10.
Om man nå fortsetter med beskrivelsen av funksjonene fra tabell
I, innmates fårgedatainformasjon på ledningene D4-D7 til holde-Dkretsen 324 sammenfallende med en. Fl funksjonsinstruksjon, hvilke data overføres til ALU 436 på dataveien EE. Funksjonene F3 og F4 utnyttes for å lede absolutte X- og Y-adressedata inn i registrene 300, 304, 308-og 312, idet DO er den minst signifikante biten og D7 er den mest signifikante biten. Funksjons-Sinstruksjonen F5 bevirker at 4 biter blinkmaskedata innmates
til ledningene D0-D3 for å lastes inn i blinkmaskeholdekretsen 444 via dataveien DD. Til slutt anvendes funksjonene F6 og F7 for å sette og tilbakestille skrivebeskyttelsessignalet 58 fra stiften 9 i IC-enheten 368.
ilUnder henvisning til tabell I i forbindelse med fig. 3 skal tidsstyringen av instruksjons- og dataoverføringen mellom hoveddatamaskinen 2 0 og styrekretsen 4 0 beskrives. I korthet, når datamaskinen 20 har data som er tilgjengelige for innmatning til kretsene 324 og 376, sendes et strobesignal eller strobe- . Skomplementsignal til styrekretsen 40. Når styrekretser er
klar til å motta data gjennom sine holdekretser 324 og 376, sendes.den et klarsignal eller klarkomplementsignal til datamaskinen 40. Datainngangssignaler leses så inn i holdekretsene 324 og 376 mellom tidspunktene -t <j og t^. Senere i syklusen ^signalerer styrekretsen 40 for datamaskinen 20 når utgangs-
data på dataveien 56 gjelder ved å generere en data-ut eller dåta-ut komplementsignal for å angi at datautmatning vil være gyldig senere med en kort forsinkelsestid.
5De.t fremgår av den ovenstående beskrivelse at systemet 10 ifølge oppfinnelsen medfører mange spesielle fordeler overfor tidligere ikjente systemer. Det er også åpenbart at mens den her foretrukne
utførelsesform beskriver en 256x256 bildeelementsorganisasjon, i kan lignende teknikk anvendes for å utvide størrelsen av bilde-minnesmatrisen ved å anvende ytterligere antall dynamiske RAM-minner med en ekspandert holdekrets. Selvom en foretrukket utførelsesform av det oppfinneriske system er blitt beskrevet i detalj, skal det forstås at forskjellige endringer, substitu-sjoner og modifikasjoner kan utføres uten å avvike fra oppfinnel-sens tanke og omfang som definert i vedlagte patentkrav.
Claims (2)
1. System for digital presentasjon av grafisk informasjon i farge bestående av en styreenhet (40) og en bildemonitor (30), karakterisert ved at det omfatter et bildeminne (50) organisert i form av et antall matriser (M1-M16) for lagring av binære enheter som tilsvarer forskjellige farger respektive binære enheter som tilsvarer skrivehinder i bestemte punkter på monitoren (39), kretser 64 for å overføre fargeinformasjonen til monitoren (30), en aritmetisk-logisk enhet (436) som danner bildeinformasjon ved å kombinere informasjonen fra en styrende datamaskin (20) med tidligere lagret informasjon for å minske datamaskinens belastning, kretser (300, 304 respektive 308, 312) for å øke eller minske med "1" adresseinformasjonen i X- og/eller Y-retningen ved mottagelse av fargeinformasjonen for å kunne tegne en kontinuerlig kurve på monitoren og kretser (324) for vilkårlig adressering av en adresse ad gangen for å definere begynnelsespunktet av en kurve.
2.. System som angitt i krav 1, karakterisert ved at. bildeminnet (50) er organisert, på slik måte at inn-skrivningen skjer ordvis der ordene definerer hvert sitt punkt på monitoren., mens utlesningen av informasjonen skjer samtidig for et antall punkter.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/002,017 US4303986A (en) | 1979-01-09 | 1979-01-09 | Data processing system and apparatus for color graphics display |
Publications (1)
Publication Number | Publication Date |
---|---|
NO802649L true NO802649L (no) | 1980-09-08 |
Family
ID=21698874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO802649A NO802649L (no) | 1979-01-09 | 1980-09-08 | Grafisk bildesystem. |
Country Status (9)
Country | Link |
---|---|
US (1) | US4303986A (no) |
EP (1) | EP0023217B1 (no) |
JP (1) | JPS6256533B2 (no) |
DE (1) | DE3063711D1 (no) |
DK (1) | DK157465C (no) |
FI (1) | FI800056A (no) |
IT (1) | IT1150977B (no) |
NO (1) | NO802649L (no) |
WO (1) | WO1980001422A1 (no) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2465281A1 (fr) | 1979-09-12 | 1981-03-20 | Telediffusion Fse | Dispositif de transmission numerique et d'affichage de graphismes et/ou de caracteres sur un ecran |
JPS5678880A (en) * | 1979-12-03 | 1981-06-29 | Hitachi Ltd | Character and graphic display unit |
US4459677A (en) * | 1980-04-11 | 1984-07-10 | Ampex Corporation | VIQ Computer graphics system |
US4419662A (en) * | 1981-05-04 | 1983-12-06 | Zenith Radio Corporation | Character generator with latched outputs |
US4467412A (en) * | 1981-05-18 | 1984-08-21 | Atari, Inc. | Slave processor with clock controlled by internal ROM & master processor |
US4454593A (en) * | 1981-05-19 | 1984-06-12 | Bell Telephone Laboratories, Incorporated | Pictorial information processing technique |
JPS584470A (ja) * | 1981-07-01 | 1983-01-11 | Hitachi Ltd | メモリ制御装置 |
US4497024A (en) * | 1981-07-01 | 1985-01-29 | General Electric Company | Nuclear image display controller |
US4528636A (en) * | 1981-10-19 | 1985-07-09 | Intermark Industries, Inc. | Display memory with write inhibit signal for transparent foreground pixel codes |
US4469037A (en) * | 1982-04-23 | 1984-09-04 | Allied Corporation | Method of producing for review a tufted fabric pattern |
US4584572A (en) * | 1982-06-11 | 1986-04-22 | Electro-Sport, Inc. | Video system |
US4562435A (en) * | 1982-09-29 | 1985-12-31 | Texas Instruments Incorporated | Video display system using serial/parallel access memories |
US4723226A (en) * | 1982-09-29 | 1988-02-02 | Texas Instruments Incorporated | Video display system using serial/parallel access memories |
US4525804A (en) * | 1982-10-22 | 1985-06-25 | Halliburton Company | Interface apparatus for host computer and graphics terminal |
JPS5979293A (ja) * | 1982-10-29 | 1984-05-08 | 株式会社東芝 | 表示装置 |
US4475104A (en) * | 1983-01-17 | 1984-10-02 | Lexidata Corporation | Three-dimensional display system |
US4566000A (en) * | 1983-02-14 | 1986-01-21 | Prime Computer, Inc. | Image display apparatus and method having virtual cursor |
FR2541805B1 (fr) * | 1983-02-25 | 1985-07-19 | Texas Instruments France | Systeme de visualisation de donnees sur un ecran video en mode graphique |
US4684938A (en) * | 1983-02-25 | 1987-08-04 | Texas Instruments Incorporated | System for displaying data on a video screen in graphical mode |
US4691295A (en) * | 1983-02-28 | 1987-09-01 | Data General Corporation | System for storing and retreiving display information in a plurality of memory planes |
US4595996A (en) * | 1983-04-25 | 1986-06-17 | Sperry Corporation | Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory |
US4646076A (en) * | 1983-04-27 | 1987-02-24 | Sperry Corporation | Method and apparatus for high speed graphics fill |
JPS6067989A (ja) * | 1983-09-26 | 1985-04-18 | 株式会社日立製作所 | 画像表示装置 |
US4646075A (en) * | 1983-11-03 | 1987-02-24 | Robert Bosch Corporation | System and method for a data processing pipeline |
US4695832A (en) * | 1983-11-07 | 1987-09-22 | Time Video Information Services, Inc. | Analog color selector |
US4747042A (en) * | 1983-12-20 | 1988-05-24 | Ascii Corporation | Display control system |
US4583186A (en) * | 1984-03-26 | 1986-04-15 | Bremson Data Systems | Computerized video imaging system |
USRE33244E (en) * | 1984-03-26 | 1990-06-26 | Bremson Data Systems | Computerized video imaging system |
EP0158209B1 (en) * | 1984-03-28 | 1991-12-18 | Kabushiki Kaisha Toshiba | Memory control apparatus for a crt controller |
FR2563024B1 (fr) * | 1984-04-17 | 1986-05-30 | Thomson Csf | Dispositif pour modifier l'aspect des points d'une image sur un ecran d'une console de visualisation d'images graphiques |
FR2563025B1 (fr) * | 1984-04-17 | 1986-05-30 | Thomson Csf | Dispositif pour l'obtention de traces continus sur l'ecran d'une console de visualisation commandee par un processeur graphique |
JPS60258589A (ja) * | 1984-06-06 | 1985-12-20 | 株式会社日立製作所 | 文字図形表示回路 |
FR2566951B1 (fr) * | 1984-06-29 | 1986-12-26 | Texas Instruments France | Procede et systeme pour l'affichage d'informations visuelles sur un ecran par balayage ligne par ligne et point par point de trames video |
JPS6162980A (ja) * | 1984-09-05 | 1986-03-31 | Hitachi Ltd | 画像メモリ周辺lsi |
US4631692A (en) * | 1984-09-21 | 1986-12-23 | Video-7 Incorporated | RGB interface |
US4648046A (en) * | 1984-10-24 | 1987-03-03 | International Business Machines Corporation | Editing and reflecting color display attributes of non-active profiles |
EP0192958A3 (de) * | 1985-01-31 | 1990-05-23 | Siemens Aktiengesellschaft | Sichtgerätesteuerung |
US5109520A (en) * | 1985-02-19 | 1992-04-28 | Tektronix, Inc. | Image frame buffer access speedup by providing multiple buffer controllers each containing command FIFO buffers |
JPH088681B2 (ja) * | 1985-03-18 | 1996-01-29 | ソニー株式会社 | ビデオテックスの端末装置 |
DE3680693D1 (de) * | 1985-03-20 | 1991-09-12 | Yamaha Corp | Anzeigesteuergeraet. |
US4755810A (en) * | 1985-04-05 | 1988-07-05 | Tektronix, Inc. | Frame buffer memory |
JPS61255473A (ja) * | 1985-05-08 | 1986-11-13 | Panafacom Ltd | ビデオ情報転送処理装置 |
US4816817A (en) * | 1985-06-28 | 1989-03-28 | Hewlett-Packard Company | Line mover for bit-mapped display |
US4860246A (en) * | 1985-08-07 | 1989-08-22 | Seiko Epson Corporation | Emulation device for driving a LCD with a CRT display |
US5179692A (en) * | 1985-08-07 | 1993-01-12 | Seiko Epson Corporation | Emulation device for driving a LCD with signals formatted for a CRT display |
US4860251A (en) * | 1986-11-17 | 1989-08-22 | Sun Microsystems, Inc. | Vertical blanking status flag indicator system |
US4857901A (en) * | 1987-07-24 | 1989-08-15 | Apollo Computer, Inc. | Display controller utilizing attribute bits |
US5097411A (en) * | 1987-08-13 | 1992-03-17 | Digital Equipment Corporation | Graphics workstation for creating graphics data structure which are stored retrieved and displayed by a graphics subsystem for competing programs |
US4958302A (en) * | 1987-08-18 | 1990-09-18 | Hewlett-Packard Company | Graphics frame buffer with pixel serializing group rotator |
US5146592A (en) * | 1987-09-14 | 1992-09-08 | Visual Information Technologies, Inc. | High speed image processing computer with overlapping windows-div |
US5109348A (en) * | 1987-09-14 | 1992-04-28 | Visual Information Technologies, Inc. | High speed image processing computer |
US5129060A (en) * | 1987-09-14 | 1992-07-07 | Visual Information Technologies, Inc. | High speed image processing computer |
US4985848A (en) * | 1987-09-14 | 1991-01-15 | Visual Information Technologies, Inc. | High speed image processing system using separate data processor and address generator |
US4910687A (en) * | 1987-11-03 | 1990-03-20 | International Business Machines Corporation | Bit gating for efficient use of RAMs in variable plane displays |
US5055996A (en) * | 1988-10-06 | 1991-10-08 | Grumman Aerospace Corporation | Central control and monitor unit |
JP2828643B2 (ja) * | 1989-01-09 | 1998-11-25 | 株式会社リコー | 直線描画装置 |
FR2649226B1 (fr) * | 1989-07-03 | 1995-07-13 | Sgs Thomson Microelectronics | Circuit de brassage de donnees |
US5119082A (en) * | 1989-09-29 | 1992-06-02 | International Business Machines Corporation | Color television window expansion and overscan correction for high-resolution raster graphics displays |
US5220312A (en) * | 1989-09-29 | 1993-06-15 | International Business Machines Corporation | Pixel protection mechanism for mixed graphics/video display adaptors |
US5181823A (en) * | 1989-10-27 | 1993-01-26 | Grumman Aerospace Corporation | Apparatus and method for producing a video display |
WO1991011887A1 (en) * | 1990-02-02 | 1991-08-08 | Ketex Pty. Ltd. | Improved video display transfer |
AU640746B2 (en) * | 1990-02-02 | 1993-09-02 | Ketex Pty. Ltd. | Improved video display transfer |
WO1991019247A1 (en) * | 1990-06-04 | 1991-12-12 | University Of Washington | Image computing system |
US5199101A (en) * | 1990-10-03 | 1993-03-30 | Bell & Howell Publication Systems Company | On the fly image rotation system for high-speed printers |
JP3992757B2 (ja) * | 1991-04-23 | 2007-10-17 | テキサス インスツルメンツ インコーポレイテツド | マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム |
US5654738A (en) * | 1993-05-17 | 1997-08-05 | Compaq Computer Corporation | File-based video display mode setup |
KR0171930B1 (ko) * | 1993-12-15 | 1999-03-30 | 모리시다 요이치 | 반도체 메모리, 동화기억 메모리, 동화기억장치, 동화표시장치, 정지화기억 메모리 및 전자노트 |
JPH10502181A (ja) | 1994-06-20 | 1998-02-24 | ネオマジック・コーポレイション | メモリインタフェースのないグラフィックスコントローラ集積回路 |
TW304254B (no) * | 1994-07-08 | 1997-05-01 | Hitachi Ltd | |
US6134172A (en) * | 1996-12-26 | 2000-10-17 | Rambus Inc. | Apparatus for sharing sense amplifiers between memory banks |
US6075743A (en) * | 1996-12-26 | 2000-06-13 | Rambus Inc. | Method and apparatus for sharing sense amplifiers between memory banks |
US5801996A (en) | 1997-02-26 | 1998-09-01 | Micron Technology, Inc. | Data path for high speed high bandwidth DRAM |
JP3005499B2 (ja) * | 1997-06-26 | 2000-01-31 | 日本電気アイシーマイコンシステム株式会社 | 図形処理装置及び図形処理方法 |
US6178528B1 (en) | 1997-09-18 | 2001-01-23 | Intel Corporation | Method and apparatus for reporting malfunctioning computer system |
US6014758A (en) * | 1997-09-18 | 2000-01-11 | Intel Corporation | Method and apparatus for detecting and reporting failed processor reset |
US5896322A (en) * | 1997-10-23 | 1999-04-20 | S3 Incorporated | Multiple-port ring buffer |
JPH11144453A (ja) * | 1997-11-05 | 1999-05-28 | Texas Instr Japan Ltd | 半導体記憶装置 |
KR100722628B1 (ko) * | 2004-11-16 | 2007-05-28 | 삼성전기주식회사 | 데이터 트랜스포즈 장치 및 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3728683A (en) * | 1971-07-30 | 1973-04-17 | Ultronic Systems Corp | Apparatus for controlling output data rate |
US3781822A (en) * | 1972-08-09 | 1973-12-25 | Bell Telephone Labor Inc | Data rate-changing and reordering circuits |
JPS559742B2 (no) * | 1974-06-20 | 1980-03-12 | ||
JPS5125934A (ja) * | 1974-08-28 | 1976-03-03 | Nippon Electric Co | Rasutasukyanhyojisochi |
US3967266A (en) * | 1974-09-16 | 1976-06-29 | Hewlett-Packard Company | Display apparatus having improved cursor enhancement |
JPS5851273B2 (ja) * | 1976-12-17 | 1983-11-15 | 株式会社日立製作所 | カ−ソル表示信号発生方式 |
US4119955A (en) * | 1977-03-24 | 1978-10-10 | Intel Corporation | Circuit for display, such as video game display |
US4149152A (en) * | 1977-12-27 | 1979-04-10 | Rca Corporation | Color display having selectable off-on and background color control |
-
1979
- 1979-01-09 US US06/002,017 patent/US4303986A/en not_active Expired - Lifetime
-
1980
- 1980-01-08 JP JP55500324A patent/JPS6256533B2/ja not_active Expired
- 1980-01-08 WO PCT/SE1980/000006 patent/WO1980001422A1/en active IP Right Grant
- 1980-01-08 FI FI800056A patent/FI800056A/fi not_active Application Discontinuation
- 1980-01-08 IT IT19074/80A patent/IT1150977B/it active
- 1980-01-08 DE DE8080900251T patent/DE3063711D1/de not_active Expired
- 1980-07-14 EP EP80900251A patent/EP0023217B1/en not_active Expired
- 1980-09-08 NO NO802649A patent/NO802649L/no unknown
- 1980-09-08 DK DK381780A patent/DK157465C/da not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
IT8019074A0 (it) | 1980-01-08 |
EP0023217B1 (en) | 1983-06-15 |
US4303986A (en) | 1981-12-01 |
DK157465C (da) | 1990-05-21 |
WO1980001422A1 (en) | 1980-07-10 |
EP0023217A1 (en) | 1981-02-04 |
FI800056A (fi) | 1980-07-10 |
DK157465B (da) | 1990-01-08 |
DK381780A (da) | 1980-09-08 |
JPS6256533B2 (no) | 1987-11-26 |
DE3063711D1 (en) | 1983-07-21 |
IT1150977B (it) | 1986-12-17 |
JPS56500106A (no) | 1981-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO802649L (no) | Grafisk bildesystem. | |
CA1122696A (en) | Image rotation apparatus | |
US4620289A (en) | Video display system | |
NO301913B1 (no) | Displaygeneratorkretser for personlig datamaskinsystem | |
US4149152A (en) | Color display having selectable off-on and background color control | |
US5129059A (en) | Graphics processor with staggered memory timing | |
US4104624A (en) | Microprocessor controlled CRT display system | |
US4564915A (en) | YIQ Computer graphics system | |
US4591842A (en) | Apparatus for controlling the background and foreground colors displayed by raster graphic system | |
US4773026A (en) | Picture display memory system | |
US4503429A (en) | Computer graphics generator | |
JPS6055836B2 (ja) | ビデオ処理システム | |
US4486856A (en) | Cache memory and control circuit | |
US4570161A (en) | Raster scan digital display system | |
US4206457A (en) | Color display using auxiliary memory for color information | |
US4093996A (en) | Cursor for an on-the-fly digital television display having an intermediate buffer and a refresh buffer | |
US4620186A (en) | Multi-bit write feature for video RAM | |
US3631457A (en) | Display apparatus | |
US4768029A (en) | Video display system with graphical cursor | |
US4626839A (en) | Programmable video display generator | |
US4647971A (en) | Moving video special effects system | |
WO1990015404A1 (en) | Apparatus for interfacing video frame store with color display device | |
JPH06167958A (ja) | 記憶装置 | |
US5504503A (en) | High speed signal conversion method and device | |
GB2160685A (en) | Data reorganisation apparatus |