KR980012418A - 적층 세라믹 커패시터 및 이것의 제조방법 - Google Patents

적층 세라믹 커패시터 및 이것의 제조방법 Download PDF

Info

Publication number
KR980012418A
KR980012418A KR1019970034873A KR19970034873A KR980012418A KR 980012418 A KR980012418 A KR 980012418A KR 1019970034873 A KR1019970034873 A KR 1019970034873A KR 19970034873 A KR19970034873 A KR 19970034873A KR 980012418 A KR980012418 A KR 980012418A
Authority
KR
South Korea
Prior art keywords
layer
dielectric ceramic
multilayer ceramic
capacitor
oxide
Prior art date
Application number
KR1019970034873A
Other languages
English (en)
Other versions
KR100272424B1 (ko
Inventor
노리히코 시카모토
하루노부 사노
다카하루 미야자키
Original Assignee
무라따 미치히로
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP19624296 priority Critical
Priority to JP8-196242 priority
Priority to JP9561597 priority
Priority to JP9-095615 priority
Priority to JP9182903A priority patent/JPH113834A/ja
Priority to JP9-182903 priority
Application filed by 무라따 미치히로, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 미치히로
Publication of KR980012418A publication Critical patent/KR980012418A/ko
Application granted granted Critical
Publication of KR100272424B1 publication Critical patent/KR100272424B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

본 발명은 적층 세라믹 커패시터와 이것의 제조방법에 관한 것이다. 본 발명의 적층 세라믹 커패시터는 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹 층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하고, 상기한 내부전극 각각은 비금속(base metal)으로 구성되며, 내부전극의 근방에, Si 산화물층, 또는 Si 산화물과 상기한 유전체 세라믹층과 상기한 내부전극을 구성하는 적어도 1종의 성분을 포함하는 화합물층이 형성됨을 특징으로 한다. 본 발명의 커패시터는 우수한 내열충격성(thermal impact resistance)과 내습부하특성(wet load resistance characteristics)을 갖는다.

Description

적층 세라믹 커패시터 및 이것의 제조방법

본 발명은 적층 세라믹 커패시터(monolithic ceramic capacitors)에 관한 것으로, 구체적으로는 비금속으로 구성된 내부전극을 구비한 적층 세라믹 커패시터에 관한 것이다. 또한, 본 발명은 적층 세라믹 커패시터의 제조방법에 관한 것이다.

BaTio3을 주성분으로 하는 종래의 유전체 세라믹 조성물을 적층 세라믹 커패시터에 사용하는 경우, 중성이나 환원성의 저산소분압하에서 소성하면, 조성물이 환원되어 반도체화되는 문제가 있었다. 따라서, 이런 유전체 세라믹 조성물의 소결온도하에서도 용융되지 않으며, 유전체 세라믹 조성물이 반도체화되지 않고 소결될 수 있는 고산소분압하에서도 산화되지 않은, 예를 들어 팔라듐, 백금 등의 귀금속들을 내부 전극으로서 사용할 필요가 있었다. 그러나, 귀금속의 사용은, 제조되는 적층 세라믹 커패시터의 저비용화를 크게 방해한다.

상술한 문제들을 해결하기 위해, 니켈 등의 저렴한 비금속을 내부전극 재료로서 사용하고자 하였다. 그러나, 이런 비금속을 내부전극 재료료서 사용하고, 이것들을 종래의 조건하에서 소성시키는 경우, 이들은 산화되어 전극으로서의 기능을 잃어버린다. 그러므로, 이런 비금속을 내부전극으로서 성공적으로 사용하기 위해서는서는, 산소분압이 낮은 중성이나 환원성 분위기에서도 조성물층이 반도체화되지 않고 소성될수 있는, 유전체 특성이 우수한 유전체 세라믹 조성물이 필요한다. 이러한 조건을 만족하는 재료로서는, 예를 들어, 일본특허 공개 62-256422호 공보에 기재된 것과 같은, BaTio3-CaZrO3-MnO-MgO계 조성물과; 일본특허 공개 63-103561호 공보에 기재된 것과 같은, BaTio3-MnO-MgO-회토류 산화물계의 조성물과; 일본특허 공고 61-14610호 공보에 기재된 것과 같은, BaTiO3-(Mg,Zn,Sr,Ca)O-Li2O-SiO2-MO(MO:BaO,SrO,CaO)계의 조성물; 및 일본특허 공개 3-263708호 공보에 기재된 것과 같은, (Ba,Ca,Sr,Mg,Ce)(Ti,Zr)O3계 조성이 제안되었다.

그러나, 이런 비금속으로 된 내부전극을 구비한 적층 세라믹 커패시터에는, 각각의 유전체 세라믹층을 박층화하여 적층되는 층의 수를 증가시키는 경우, 내부전극과 유전체 세라믹층과의 수축(contraction)의 차 및 열팽창율의 차에 의해, 내부전극과 유전체 세라믹층과의 계면에 약간의 잔류응력이 발생되며, 이것에 의해 커패시터의 내열충격성이 악화되는 문제가 있었다. 또한 고온·고습하에서의 신뢰성, 즉 커패시터의 내습부하특성에서도, 각각의 유전체 세라믹층을 박층화하여 적층수를 증가시키는 경우, 이상에서와 동일한 이유로 이런 특성이 악화되는 문제가 있었다.

이 문제들을 해결하기 위해, 일본특허 공고7-56850호 공보에는, 알루미노실리케이트(aluminosilicate)층을 사이에 두고, Ni로 된 내부전극이 소체(matrix body)에 접합된 것을 특징으로 하는 적층 세라믹 커패시터가 기재되어 있다. 그러나, 상기한 커패시터는, 그의 정전용량이 낮고, 등가직렬저항이 크며, 각각의 유전체 세라믹층을 박층화하는 경우, 내부전극 페이스트에 첨가된 Al이 박층화된유전체 세라믹층오로 확산되어 커패시터의 특성을 악화시키는 문제가 여전히 남아있다. 게다가, 커패시터의 내열충격성도 낮다.

알루미노실리케이트층은 내부전극 페이스트에서 유래된 Ni, Si 및 Al 등의 금속산화물의 혼합물이다.

또한, 소성은 예를 들어, 1.5%의 H2-98.5%의 N2의 비산화성 조건하에서 수행된다.

한편, 일본특허 공개 3-133114호 공보에는, 내부전극 주위에 유전체층을 구성하는 성분들과는 다른 성분들을 포함하는 산화물층이 형성되는 것을 특징으로 하는 적층형 세라믹 칩 커패시터가 기재되어 있다. 여기에서, 고온부하시험에서의 신뢰성을 향상시키기 위하여, 저산소농도의 분위기에서 시료들을 소성한다. 그러나 이런 소성법은 내열충격성과 커패시터의 내습부하특성을 향상시키는데 효과적이지 못하다.

세라믹 칩 커패시터에서는 내부전극 주위에 망간 산화물층이 형성된다. 유전체 재료에서 유래된 Si/Ca/Ba/Ti/Zr/P의 산화물들이 망간 산화물층에 포함될 수 있다.

따라서, 본 발명의 주된 목적은, 비금속의 내부전극을 구비한 적층 세라믹 커패시터를 구성하는 유전체 세라믹층을 개량함으로써 내열충격성과 내습부하특성이 우수한 적층 세라믹 커패시터를 제공하는 것이다.

제1도는 본 발명의 적층 세라믹 커패시터의 한 실시예를 보여주는 단면도이다.

제2도는 본 발명의 적층 세라믹 커패시터의 다른 실시예를 보여주는 단면도이다.

제3도는 본 발명의 적층 세라믹 커패시터의 또 다른 실시예를 보여주는 단면도이다.

제4도는 본 발명의 적층 세라믹 커패시터의 또 다른 실시예를 보여주는 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명

1: 적층 세라믹 커패시터 2: 유전체 세라믹층

2a: 내부전극을 구비하지 않은 유전체 세라믹층

2b: 내분전극을 구비한 유전체 세라믹층

3: 세라믹 적층체 4: 내부전극

5: 외부전극 6: 제 1 도금층

7: 제 2 도금층 8: Si를 함유한 계면층

8a: 제 1층 8b: 제 2층

본 발명은 상술한 목적을 고려하여 완성되었다.

본 발명에 의하면, 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하는 적층 세라믹 커패시터로서, 상기한 내부전극 각각은 비금속으로 구성되며, 상기한 내부전극들에 근접하여 Si 산화물층들이 형성되는 것을 특징으로 하는 적층 세라믹 커패시터가 제공된다.

또한, 본 발명은 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하는 적층 세라믹 커패시터로서, 상기한 내부전극 각각은 비금속으로 구성되며, 상기한 내부전극들에 근접하여 Si 산화물과, 상기한 유전체 세라믹층과 상기한 내부전극을 구성하는 적어도 1종의 성분을 포함하는 화합물층이 형성되는 것을 특징으로 하는 적층 세라믹 커패시터가 제공된다.

본 발명의 적층 세라믹 커패시터에서는, 상기한 비금속이 Ni 또는 Ni합금인 것이 바람직하다.

바람직하게는, 본 발명의 적층 세라믹 커패시터에서는, 유전체 세라믹층을 구성하는 적어도 1종의 성분이 Si 산화물인 것이 좋다. 본 발명의 적층 세라믹 커패시터는, 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하며, 상기한 내부전극 각각은 비금속으로 구성되고, 상기한 내부전극들에 근접하여 Si 산화물층들이 형성되는 것을 특징으로 한다.

이렇게 구성됨으로써, 비금속으로 된 내부전극들을 구비한 본 발명의 적층 세라믹 커패시터에서, 유전체 세라믹층들이 개량되고, 커패시터는 우수한 내열충격성과 내습부하특성을 갖는다.

구체적으로는, 본 발명의 적층 세라믹 커패시터에서, Si는 소성시에 내부전극의 근방에 모여 그 주위에 쉽게 액상을 형성하며, 그 결과 Si 산화물층이 쉽게 전극의 전면에 퍼지게 된다. 따라서, 이런 점에서, 내부전극과 유전게 세라믹층간의 결합이 강화되고, 이것에 의해 커패시터의 내열충격성과 내습부하특성이 향상된다.

본 발명의 커패시터에서, 내부전극에 근접하여 형성된 Si 산화물층은, 유전체 세라믹층으로부터 석출되어 형성된 것일 수 있으며, 또한 내부전극으로부터 석출되어 형성된 것일 수도 있다. 바람직하게는, 유전체 세라믹층으로부터 석출되어 형성된 Si 산화물층이, 커패시터의 정전용량을 강화하고, 등가직렬저항(equivalent series resistance)을 감소시킨다는 점에서 효과적이기 때문에 좋다.

본 발명의 커패시터를 구성하는 유전체 세라믹층의 조성은 특별히 한정되지 않는다. 예를 들어, BaTiO3또는 SrTiO3를 주성분으로하는 다양한 유전체 세라믹 조성물들이 사용될 수 있다. 상술한 이유로, Si 산화물을 포함하는 유전체 세라믹 조성물을 사용하는 것이 바람직하다.

또한, 본 발명의 적층 세라믹 커패시터는, 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하며, 상기한 내부전극 각각은 비금속으로 구성되고, 상기한 내부전극들에 근접하여 Si 산화물과, 상기한 유전체 세라믹층과 상기한 내부전극을 구성하는 적어도 1종의 성분을 포함하는 화합물층이 형성되는 것을 특징으로 한다.

이렇게 구성됨으로써, 비금속으로 된 내부전극들을 구비한 본 발명의 적층 세라믹 커패시터에서, 유전체 세라믹층들이 개량되어, 커패시터는 우수한 내열충격성과 내습부하특성을 갖는다.

구체적으로는, 이런 유형의 본 발명의 적층 세라믹 커패시터에서는, Si가 소성시에 내부전극의 근방에 모여, 그 주위에 쉽게 액상을 형성하며, 그 결과 Si를 함유한 산화물층들이 쉽게 전극의 전면에 퍼지게 된다. 따라서, 이런 점에서, 내부전극과 유전체 세라믹층간의 결합이 강화되며, 이것에 의해 커패시터의 내열충격성과 내습부하특성이 향상된다.

본 발명의 커패시터에서, 내부전극에 근접하여 형성된 Si 산화물과, 유전체 세라믹층과 내부전극을 구성하는 적어도 1종의 성분을 포함하는 화합물층은, 유전체 세라믹층으로부터 석출되어 형성된 것일 수도 있으며, 또한 내부전극으로부터 석출되어 형성된 것일 수도 있다. 바람직하게는, 유전체 세라믹층으로부터 석출되어 형성된 화합물층이, 커패시터의 정전용량을 강화하고, 등가직렬저항을 감소시킨다는 점에서 효과적이기 때문에 좋다.

이런 유형의 본 발명의 커패시터를 구성하는 유전체 세라믹층의 조성은 특별히 한정되지 않는다. 예를 들어, BaTiO3또는 SrTiO3를 주성분으로하는 다양한 유전체 세라믹 조성물들이 사용될 수 있다. 상술한 이유로, Si 산화물을 포함하는 유전체 세라믹 조성물을 사용하는 것이 바람직하다.

본 발명의 커패시터를 구성하는 내부전극을 제조하기 위해 비금속을 사용할 수도 있다. 본 발명에서 사용하는 비금속의 조성은 특별히 한정되지 않는다. 구체적으로는, 예를 들어, Ni, Ni합금, Cu 및 Cu합금을 사용할 수 있다. Ni과 Ni합금의 경우에는, 소성온도를 더 높게 적용할 수 있기 때문에 바람직하다.

본 발명의 커패시터를 구성하는 외부전극의 조성은 한정되지 않는다. 예를 들어, 본 발명의 커패시터를 구성하는 외부전극은 Ag, Pd, Ni 등의 임의의 도전성 분말의 소결층일 수 있다. 즉, 소성처리한 전극(baked electrodes)을 사용할 수 있다. 외부전극용 소결층은 이런 도전성이 분말과 다양한 유형의 유리프릿(glass frit)을 포함할 수 있다. 유리프릿으로는 B2O3-Li2O-SiO2-BaO계, B2O3-SiO2-BaO계, Li2O-SiO2-BaO계, 및 B2O3-SiO2-ZnO계 등이 포함될 수 있다.

또한, 이 소결층 위에, 예를 들어, Ni, Cu, Ni-Cu 등의 금속 도금층을 피복할 수 있으며, 또한, 금속 도금층 위에 예를 들어, 땜납, 주석 등의 도금층을 더 피복할 수 있다.

이하, 본 발명을 실시예를들 참조하여 더욱 구체적으로 설명하지만, 이러한 실시예들이 본 발명의 범위를 한정하지는 않는다.

본 발명의 적층 세라믹 커패시터의 몇몇 실시예를 도 1 내지 도 4를 참조하여 설명한다.

도 1~도 4는 본 발명의 적층 세라믹 커패시터의 실시예들을 보여주는 단면도들이다.

도시한 바와 같이, 본 발명의 적층 세라믹 커패시터 1은, 내부전극 4를 사이에 두고 다수개의 유전체 세라믹층 2a, 2b를 적층시켜서 제조된 세라믹 적층체 3과; 세라믹 적층체 3의 양단에 형성된 외부전극 5와; 각각의 외부전극 5 위에 형성된 니켈, 구리 등의 제 1 도금층 6; 및 각각의 제 1 도금층 6 위에 형성된 땜납, 주석 등의 제 2 도금층 7을 포함하는 직방체 형상의 칩형(chip-type)의 커패시터이다.

이하, 본 발명의 적층 세라믹 커패시터 1의 제조방법을 제조방법의 순서대로 하기에 설명한다.

우선, 세라믹 적층체 3을 다음과 같이 형성한다. 비환원성 유전체 세라믹 조성물을 슬러리화한 후, 시트화하여 유전체 세라믹층 2(그린시트)를 제조한다. 각각의 그린시트의 한쪽 표면에, 니켈 또는 니켈합금의 내부전극 4를 형성한다. 내부전극 4를 형성하는 방법은, 스크린 인쇄법(screen printing), 금속증착법(metal vapor deposition) 또는 도금법(plating) 중에서 임의의 방법을 이용할 수 있다.

표면에 내부전극 4이 형성된 각각의 유전체 세라믹층 2b를 소정의 매수로 적층한 후, 내부전극 4가 형성되지 않은 두 개의 유전체 세라믹층 2a 사이에 삽입한다. 그런 다음. 이렇게 적층된 유전체 세라믹층 2a, 2b, … 2b, 2a를 환원성 분위기 중에서, 소정의 온도로 소성하여 세라믹 적층체 3을 얻는다.

그런 다음, 세라믹 적층체 3의 양단에, 재부전극 4와 접속하는 두 개의 외부전극 5를 형성한다. 외부전극 5의 재료는 내부전극 4의 재료와 동일할 수 있다. 이들 이외에, 은, 팔라듐, 은-팔라듐 합금, 구리, 구리합금 및 그외 다른 것들을 외부전극 5의 재료로서 사용할 수 있다. 필요한 경우, 이런 금속재료의 분말에, 예를 들어, B2O3-SiO2-BaO계, Li2O-SiO2-BaO계 등의 유리프릿을 첨가한 혼합물을 사용할 수도 있다. 적층 세라믹 커패시터의 사용용도와 사용장소를 고려하여, 적당한 재료를 선택할 수 있다. 외부전극 5는 금속분말 페이스트를, 소성처리된 세라믹 적층체 3에 도포한 후 이것을 소성함으로써 형성될 수 있다. 또한, 페이스트를 소성처리하지 않은 세라믹 적층체 3에 도포한 후, 동시에 모두 소성처리할 수도 있다. 이 후에, 외부전극 5 위에 니켈, 구리 등을 도금하여, 제 1 도금층 6을 형성할 수 있다. 마지막으로, 제 1 도금층 6 위에 땜납, 주석 등의 제 2 도금층 7을 도포한다. 이렇게 하여 칩형 적층 세라믹 커패시터 1이 제조된다.

도 1~도 4에 나타낸 바와 같이, 내부전극 4의 근방에는, (a) Si 산화물층, 또는 (b) Si 산화물과, 유전체 세라믹층과 내부전극을 구성하는 적어도 1종의 성분을 포함하는 화합물층이 형성되고, 이들의 상태에 대해서는 하기에 나타낸다. 이하, (a)층과 (b)층을 ″Si를 함유한 계면층 8″로 나타낸다.

(1) Si를 합유한 계면층 8이 각각의 내부전극 4의 양주면의 거의 전체를 피복하여, 내부전극 4를 사이에 두고 서로 대향하는 제 1층 8a를 형성한다(도 1).

(2) Si를 함유한 계면층 8이 각각의 내부전극 4의 양주면의 일부분을 산재된 상태로 피복하여, 내부전극 4를 사이에 두고 대향하는 제 1층 8a를 형성한다(도 2).

(3) Si를 함유한 계면층 8이 각각의 내부전극 4의 양주면의 거의 전체를 피복하여, 내부전극 4를 사이에 두고 대향하는 각기 다른 제 1층 8a를 형성한다(도 3).

(4) Si를 함유한 계면층 8이 각각의 내부전극 4의 양주면의 일부분을 산재된 상태로 피복하여, 내부전극 4를 사이에 두고 대향하는 제 1층 8a를 형성하고, 다시 제 1층 8a를 피복하여 내부전극 4를 사이에 두고 서로 대향하는 제 2층 8b를 형성한다(도 4).

이하, 본 발명의 적층 세라믹 커패시터의 구성을 다음의 실시예들을 참조하여 더욱 상세하게 설명한다.

실시예 1

먼저, 출발원료로서 다양한 순도의 TiCl4와 Ba(NO3)2를 준비하고 칭량하였다. 이들을 옥살산(oxalicacid)으로 처리하여, 바륨 티타닐 옥살레이트(barium titanyl oxalate; BaTiO(C2O4)·4H2O)의 침전물을 얻었다. 이 침전물을 1000℃ 이상의 온도하에서 열분해하여, Ba/Ti의 몰비가 1.0인 티탄산 바륨(barium titanate; BaTiO3)을 합성하였다.

그런 다음, 이 티탄산 바륨의 Ba/Ti의 몰비를 조정하기 위한 BaCO3와, 순도 99% 이상의 Y2O3, Dy2O3, MnCO3, NiO, Co2O3및 MgO를 준비하였다. 이렇게 준비된 원료분말을 배합하여 97.0 {BaO}1.010·TiO2+ 0.7Y2O3+ 0.3Dy2O3+ 0.6MnO + 0.7NiO + 0.7CoO(몰%)의 주성분과, 상기한 100몰%에 대하여 MgO 1.2몰%를 함유하는 조성물을 얻었고, 여기에 상기한 주성분과 MgO와의 합계 100중량%에 대하여 Li2O-(TiO2·SiO2)-Al2O3를 주성분으로 하는 산화물 유리를 1.5중량%를 첨가하였다. 그런 다음, 혼합물에 폴리비닐 부티랄계 바인더와 에탄올 등의 유기용매를 첨가하고, 볼밀(ball mill)로 습식혼합하여 세라믹 슬러리를 제조하였다. 얻은 세라믹 슬러리를 닥터 블레이드법(doctor blading)에 따라 시트화하여 두께가 11㎛인 직방체의 그린시트를 얻었다.

그런 다음, 이 세라믹 그린시트 위에, Ni을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법에 따라 인쇄하여, 내부전극을 구성하는 도전성 페이스트층을 형성하였다.

각각 도전성 페이시트층이 형성된 다수개의 세라믹 그린시트를, 한 시트의 도전성 페이시트가 인출된 측이 다른 시트의 도전성 페이시트가 인출되지 않은 측과 교대하도록 적층하여 적층체를 얻었다. 이 적층체를 N2분위기 중에서 350℃의 온도로 가열하여 바인더를 제거한 후, H2, N2및 H2O의 기체를 포함하는 환원성 분위기 중에서 표 1에 나타낸 조건하에서 소성하였다. 이렇게 하여 표 1에 나타낸 다양한 세라믹 적층체를 얻었다. 이들을 소성하기 위해, 시료를 1300℃에서 2시간 동안 가열하였고, 가열속도와 냉각속도는 모두 200℃/시간이었다.

각각의 소결된 세라믹 적층체의 양단면에 은 페이스트를 도포하고, 다시 N2분위기 중에서 600℃의 온도로 소성하여, 내부전극에 전기적으로 접속된 외부전극들을 형성하였다.

그런 다음, 외부전극 위에 Ni 도금막을 형성시키고, 땜납 도금막을 형성시켰다.

이렇게 하여 얻은 이들 적층 세라믹 커패시터의 각각의 외형치수는 폭 1.6㎜ × 길이 3.2㎜ × 두께 1.2㎜ 였고, 내부전극 사이에 삽입된 각각의 유전체 세라믹층의 두께는 6㎛였다. 유효 유전체 세라믹층의 총수는 150이었다.

이상에서 제조된 커패시터의 내열충격성을 측정하기 위해, 각 시료의 50개의 시편을 300℃ 또는 325℃로 설정된 땜납조에 한 쌍의 핀셋으로 각각 집어서 수초간 침지시켜, 내열충격성을 시험하였다. 이 시료를 수지로 고정시킨 후에 연마하여 현미경으로 형성된 크랙의 존재여부를 조사, 관찰하였다.

커패시터의 내습부하특성을 측정하기 위해, 각 시료의 72개의 시편에, 2기압, 상대습도 100%, 온도 121℃하에서 16V의 직류전압을 인가하고, 시간 경과에 따른 절연저항을 측정함으로써 내습부하시험을 실시하였다. 이 시험에서, 250시간 경과 후에 절연저항(R)이 106Ω 이하를 나타내는 시편의 수를 세어 이 시험에서의 불량율을 판정하였다.

내부전극에 근접하여 존재하는 Si를 함유한 계면층의 존재를 확인하기 위해, 각 시료에 EPMA 분석을 실시하였다.

이들 시료에서 얻은 결과를 표 1에 나타내었다.

[표 1]

산소농도가 1011MPa 이하인 분위기 중에서 소결된 시료번호 1-1과 시료번호 1-2의 경우에는, Si를 함유한 계면층이 형성되지 않았다. 반면, 산소농도가 10-10MPa 이상인 분위기 중에서 소결된 시료번호 1-3과 1-4 및 1-5의 경우에는, 도 1~도 4에 나타낸 바와 같이, 내부전극 주위에 Si, 회토류 원소, Mn, Ni, Co 및 Mg의 산화물을 포함하는 계면층이 형성되었다. 계면층들은 주로 적층체의 양주면에 근접한 내부전극 근방과 그 외의 내부전극의 가장자리 주위에 크게 형성되었다. 그러나, 시료번호 1-5에서는 내부전극의 과산화에 의해 크랙이 발생하여 커패시터로의 평가가치가 없었다.

내열충격성시험과 내습부하시험 결과에 있어서는, Si를 함유한 계면층이 형성되지 않은 시료번호 1-1과 시료번호 1-2에서는 몇몇 시편들의 불량이 발생하였지만, Si를 함유한 계면층이 형성된 시료번호 1-3과 시료번호 1-4에서는 시편의 불량은 발생하지 않았다.

이상의 결과로부터, 커패시터 시료에 형성된 Si를 함유한 계면층이 내열충격성시험과 내습부하시험에서의 시료의 신뢰성을 향상시키는데 효과적임을 입증되었다.

산소농도가 비교적 높은 분위기 중에서 세라믹 적층체를 소성하는 경우, Si를 함유한 계면층이 형성되었다. 이러한 Si를 함유한 계면층을 형성하는데에는, 온도가 높고, 산소농도가 높은 분위기 중에서 세라믹 적층체를 소성하는 것이 효과적이다.

Si를 함유한 계면층은 소성시에 생성되는 것들에만 한정되지 않으며, 소성후의 열처리에 의해서 생성되어도 아무런 문제가 없다.

실시예 2

먼저, 출발원료로서 다양한 순도의 TiCl4와 Ba(NO3)2를 준비하고 칭량하였다. 이들을 옥살산으로 처리하여, 바륨 티타닐 옥살레이트(BaTiO(C2O4)·4H2O)의 침전물을 얻었다. 이 침전물을 1000℃ 이상의 온도하에서 열분해하여, Ba/Ti의 몰비가 1.0인 티탄산 바륨을 합성하였다.

그런 다음, 순도 99% 이상의 Ho2O3. Co2O3. BaCO3. MnCO3. MgO 및 SiO2를 준비하였다. 이렇게 준비된 원료분말을 배합하여 96.5BaTiO3+ 1.5Ho2O3+ 2.0Co2O3(몰%)의 주성분과, 상기한 주성분 100몰%에 대하여 BaO 0.5몰%, MnO 1.5몰%, MgO 2.0몰% 및 SiO22.0몰%를 함유하는 조성물을 얻었다. 그런 다음, 혼합물에 폴리비닐 부티랄계 바인더와 에탄올 등의 유기용매를 첨가하고, 볼밀로 습식혼합하여 세라믹 슬러리를 제조하였다. 얻은 세라믹 슬러리를 닥터 불레이드법에 따라 시트화하여 두께가 11㎛인 직방체의 그린시트를 얻었다.

그런 다음, 이 세라믹 그린시트 위에, Ni을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법에 따라 인쇄하여, 내부전극을 구성한 도전성 페이스트층을 형성하였다.

각각 도전성 페이스트층이 형성된 다수개의 세라믹 그린시트를, 한 시트의 도전성 페이스트가 인출된 측이 다른 시트의 도전성 페이스트가 인출되지 않은 측과 교대하도록 적층하여 적층체를 얻었다. 이 적층체를 N2분위기 중에서 350℃의 온도로 가열하여 바인더를 제거한 후, H2. N2및 H2O의 기체를 포함하는 환원성 분위기 중에서 표 2에 나타낸 조건하에서 소성하였다. 이렇게 하여 표 2에 나타낸 다양한 세라믹 적층체를 얻었다. 이들을 소성하기 위해, 시료를 1300℃에서 2시간 동안 가열하였고, 가열속도와 냉각속도는 모두 200℃/시간이었다.

각각의 소결된 세라믹 적층체의 양단면에 은 페이스트를 도포하고, 다시 N2분위기 중에서 600℃의 온도로 소성하여, 내부전극에 전기적으로 접속된 외부전극들을 형성하였다.

그런 다음, 외부전극 위에 Ni 도금막을 형성시키고, 그 위에 땜납 도금막을 형성시켰다.

이렇게 하여 얻은 이들 적층 세라믹 커패시터의 각각의 외형치수는 폭 1.6㎜ × 길이 3.2㎜ × 두께 1.2㎜ 였고, 내부전극 사이에 삽입된 각각의 유전체 세라믹층의 두께는 6㎛였다. 유효 유전체 세라믹층의 총수는 150이었다.

이상에서 제조된 커패시터의 내열충격성을 측정하기 위해, 각 시료의 50개의 시편을 300℃ 또는 325℃로 설정된 땜납조에 한 쌍의 핀셋으로 각각 집어서 수초간 침지시켜, 내열충격성을 시험하였다. 이 시료를 수지로 고정시킨 후에 연마하여 현미경으로 형성된 크랙의 존재여부를 조사, 관찰하였다.

커패시터의 내습부하특성을 측정하기 위해, 각 시료의 72개의 시편에, 2기압, 상대습도 100%, 온도 121℃하에서 16V의 직류전압을 인가하고, 시간경과에 따른 절연저항을 측정함으로써 내습부하시험을 실시하였다. 이 시험에서, 250시간 경과 후에 절연저항(R)이 106Ω 이하를 나타내는 시편의 수를 세어 이 시험에서의 불량율을 판정하였다.

내부전극에 근접하여 존재하는 Si를 함유한 계면층의 존재를 확인하기 위해, 각 시료에 EPMA 분석을 실시하였다.

이들 시험에서 얻은 결과를 표 2에 나타내었다.

[표 2]

산소농도가 10-11MPa 이하인 분위기 중에서 소결된 시료번호 2-1과 시료번호 2-2의 경우에는, Si를 함유한 계면층이 형성되지 않았다. 반면, 산소농도가 10-10MPa 이상인 분위기 중에서 소결된 시료번호 2-3과 2-4 및 2-5의 경우에는, 도 1~도 4에 나타낸 바와 같이, 내부전극 주위에 Si, 회토류 원소, Mn, Ni, Co 및 Mg의 산화물을 포함하는 계면층이 형성되었다. 계면층들은 주로 적층체의 양주면에 근접한 내부전극 근방과 그 외의 내부전극의 가장자리 주위에, 크게 형성되었다. 그러나, 시료번호 2-5에서는 내부전극의 과산화에 의해 크랙이 발생하여, 커패시터로서의 평가가치가 없었다.

내열충격성시험과 내습부하시험의 결과에 있어서는, Si를 함유한 계면층이 형성되지 않은 시료번호 2-1과 시료번호 2-2에서는 몇몇 시편들의 불량이 발생하였지만, Si를 함유한 계면층이 형성된 시료번호 2-3과 시료번호 2-4에서는 시편의 불량은 발생하지 않았다.

이상의 결과로부터, 커패시터 시료에 형성된 Si를 함유한 계면층이 내열충격성시험과 내습부하시험에서의 시료의 신뢰성을 향상시키는데 효과적임이 입증되었다.

산소농도가 비교적 높은 분위기 중에서 세라믹 적층체를 소성하는 경우, Si를 함유한 계면층이 형성되었다. 이러한 Si를 함유한 계면층을 형성하는데에는, 온도가 높고, 산소농도가 높은 분위기 중에서 세라믹 적층체를 소성하는 것이 효과적이다.

Si를 함유한 계층은 소성시에 생성되는 것들에만 한정되지 않으며, 소성후의 열처리에 의해서 생성되어도 아무런 문제가 없다.

실시예 1과 실시예 2에 따르면, 1300℃에서 허용되는 산소분압은 10-10~10-8M

Pa의 범위이다. 1300℃에서 Ni/NiO의 평형산소분압은 10-73MPa이다.

이것으로부터, 소성은 산소분압 근처 또는 M/MO(M은 내부전극을 형성하는 금속이다)의 평형산소분압하에서 실시하는 것이 바람직하다. 그리고, 산소분압의 하한선은 M/MO의 평형산소분압의 1/1000인 것이 바람직하다. 산소분압이 상기 하한선 미만인 경우, 내부전극 근방의 Si의 산화가 잘 진행되지 않는다.

또한, M/MO의 평형산소분압을 초과하는 산소분압하에서 소성이 실시되는 경우에는, 내부전극에 포함되는 금속이 산화될 것으로 예상된다.

실시예 3

두 개의 다른 시료들을 준비하였다. 한 시료는 실시예 1과 동일한 유전체 세라믹 조성물의 주성분에, 실시예 1과 동일한 SiO2를 함유하는 산화물 유리를, 유전체 세라믹 조성물 100중량%에 대하여, 1.0중량%를 첨가하여 구성된 것이고; 다른 시료는 유전체 세라믹 조성물의 주성분으로만 구성되고, 산화물 유리를 첨가하지 않은 것이다. 이들을 사용하여, 실시예 1과 동일한 방법으로 적층 세라믹 커패시터를 제조하였다. 이때, 소성 분위기 중에서의 산소농도는 표 1에 나타낸 시료번호 1-4의 소성시의 산소농도와 동일하다. 소성온도는, 산화물 유리를 첨가한 시료는 1300℃이었고, 반면 산화물 유리를 첨가하지 않은 시료는 1380℃였다. 후자의 경우 소성온도가 높은 것은 소결부족을 보충하기 위해서이다.

이상에서 제조된 커패시터의 내열충격성을 측정하기 위해, 각 시료의 50개의 시편을 300℃ 또는 325℃로 설정된 땜납조에 한 쌍의 핀셋으로 각각 집어서 수초간 침지시켜, 내열충격성을 시험하였다. 이 시료를 수지로 고정시킨 후에 연마하여 현미경으로 형성된 크랙의 존재여부를 조사, 관찰하였다.

커패시터의 내습부하특성을 측정하기 위해, 각 시료의 72개의 시편에, 2기압, 상대습도 100%, 온도 121℃하에서 16V의 직류전압을 인가하고, 시간 경과에 따른 저항을 측정함으로써 내습부하시험을 실시하였다. 이 시험에서, 250시간 경과 후에 절연저항(R)이 106Ω이하를 나타내는 시편의 수를 세어, 이 시험에서의 불량율을 판정하였다.

내부전극에 근접하여 존재하는 Si를 함유한 계면층의 존재를 확인하기 위해, 각 시료에 EPMA 분석을 실시하였다.

이들 시험에서 얻은 결과를 표 3에 나타내었다.

[표 3]

산화물 유리를 함유하는 시료번호 3-1에서는, 도 1~도 4에 나타낸 바와 같이, Si, 회토류 원소, Mn, Ni, Co 및 Mg의 산화물을 포함하는 계면층이 형성되었다. 반면, 산화물 유리를 함유하지 않은 시료번호 3-2에서는, Si를 함유한 계면층이 형성되지 않았다.

내열충격성시험과 내습부하시험 결과에 있어서는, Si를 함유한 계면층이 형성된 시료번호 3-1에서는 어떤 시편도 이 시험에서 불량이 발생하지 않았지만, Si를 함유한 계면층이 형성되지 않은 시료번호 3-2에서는 내열충격성시험과 내습부하시험 모두에서 불량 시편이 발생하였다.

이상의 결과로부터, 시료에 형성된 Si를 함유한 계면층이 내열충격성시험과 내습부하시험에서의 시료의 신뢰성을 향상시키는데 효과적임이 입증되었다.

산소농도가 비교적 높은 분위기 중에서 세라믹 적층체를 소성하는 경우, Si를 함유한 계면층이 형성되었다. 이러한 Si를 함유한 계면층을 형서하는데에는, 온도가 높고, 산소농도가 높은 분위기 중에서 세라믹 적층체를 소성하는 것이 효과적이다.

Si를 함유한 계면층은 소성을 통하여 생성되는 것들에만 한정되지 않으며, 소성후의 열처리에 의해서 생성되어도 아무런 문제가 없다.

비금속의 내부전극과 유전체 세라믹층 사이의 계면 근방에 Si를 함유한 계면층이 존재함으로써, 본 발명의 적층 세라믹 커패시터는, 종래의 것들에 비하여, 휠씬 우수한 내열충격성과 내습부하특성을 갖는다.

이상에서, 본 발명의 특정한 실시예들을 참조하여 상세히 설명하였지만, 본 발명의 요지와 범위를 벗어나지 않는 범위내에서 다양한 변화와 변형이 가능하다는 것은 당업자들에게는 명백한 일이다.

Claims (16)

  1. 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하는 적층 세라믹 커패시터로서, 상기한 내부전극 각각은 비금속으로 구성되며, 상기한 내부 전극들에 근접하여 Si 산화물층들이 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  2. 다수개의 유전체 세라믹층과; 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된 다수개의 내부전극들; 및 노출된 내부전극들과 전기적으로 접속하는 외부전극들을 포함하는 적층 세라믹 커패시터로서, 상기한 내부전극 각각은 비금속으로 구성되며, 상기한 내부전극들에 근접하여 Si 산화물과, 상기한 유전체 세라믹층과 상기한 내부전극을 구성하는 적어도 1종의 성분을 포함하는 화합물층이 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  3. 제1항에 있어서, 상기한 비금속이 Ni 또는 Ni합금인 것을 특징으로 하는 적층 세라믹 커패시터.
  4. 제1항에 있어서, 상기한 유전체 세라믹층을 구성하는 적어도 1종의 성분이 Si 산화물인 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 주성분으로서 티탄산 바륨과, 부성분으로서 산화 마그네슘, 및 Li2O-(TiO2·SiO2)-Aal2O3를 주성분으로 하는 산화물 유리를 포함하는 세라믹 그린시트를 제조하는 단계; 상기한 그린시트 위에 금속 M을 포함하는 내부전극을 형성하는 단계; 적어도, 두 개의 상기한 그린시트들을 적증하는 단계; 대략 M/MO의 평형산소분압하에서 상기한 적층된 소체를 소성하는 단계; 및 상기한 적층된 소체의 외부표면에, 상기한 내부전극에 전기적으로 접속되는 외부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터 제조방법.
  6. 제5항에 있어서, 상기한 금속 M이 비금속들 중의 1종인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  7. 제6항에 있어서, 상기한 비금속이 니켈인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  8. 제5항에 있어서, 산소분압은 10-a-3~10-aMPa의 범위이고, 이때 10-aMPa는 M/MO의 평형산소분압인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  9. 주성분으로서 티탄산 바륨과, 부성분으로서 산화 마그네슘과 산화 규소를 포함하는 세라믹 그린시트를 제조하는 단계; 상기한 그린시트 위에 금속 M을 포함하는 내부전극을 형성하는 단계; 적어도, 두 개의 상기한 그린시트들을 적층하는 단계; 대략 M/MO의 평형산소분압하에서 상기한 적층된 소체를 소성하는 단계; 및 상기한 적층된 소체의 외부표면에, 상기한 내부전극에 전기적으로 접속되는 외부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  10. 제9항에 있어서, 상기한 금속 M이 비금속들 중의 1종인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  11. 제10항에 있어서, 상기한 비금속이 니켈인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  12. 제9항에 있어서, 산소분압은 10-a-3~10-aMPa의 범위이고, 이때 10-aMPa는 M/MO의 평형산소분압인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  13. 제2항에 있어서, 상기한 비금속이 Ni 또는 Ni합금인 것을 특징으로 하는 적층 세라믹 커패시터.
  14. 제2항에 있어서, 상기한 유전체 세라믹층을 구성하는 적어도 1종의 성분이 Si 산화물인 것을 특징으로 하는 적층 세라믹 커패시터.
  15. 제3항에 있어서, 상기한 유전체 세라믹층을 구성하는 적어도 1종의 성분이 Si 산화물인 것을 특징으로 하는 적층 세란믹 커패시터.
  16. 제13항에 있어서, 상기한 유전체 세라믹층을 구성하는 적어도 1종의 성분이 Si 산화물인 것을 특징으로 하는 적층 세라믹 커패시터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970034873A 1996-07-25 1997-07-25 적층세라믹커패시터및이것의제조방법 KR100272424B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19624296 1996-07-25
JP8-196242 1996-07-25
JP9561597 1997-04-14
JP9-095615 1997-04-14
JP9182903A JPH113834A (ja) 1996-07-25 1997-07-09 積層セラミックコンデンサおよびその製造方法
JP9-182903 1997-07-09

Publications (2)

Publication Number Publication Date
KR980012418A true KR980012418A (ko) 1998-04-30
KR100272424B1 KR100272424B1 (ko) 2000-11-15

Family

ID=27307868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034873A KR100272424B1 (ko) 1996-07-25 1997-07-25 적층세라믹커패시터및이것의제조방법

Country Status (8)

Country Link
US (1) US5835339A (ko)
EP (1) EP0821377B1 (ko)
JP (1) JPH113834A (ko)
KR (1) KR100272424B1 (ko)
CN (1) CN1097834C (ko)
CA (1) CA2211259C (ko)
DE (1) DE69732065T2 (ko)
MY (1) MY116937A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832367B1 (ko) * 2006-03-10 2008-05-26 티디케이가부시기가이샤 세라믹 분말 및 이것을 사용한 유전체 페이스트, 적층세라믹 전자부품, 그 제조방법
KR100832377B1 (ko) * 2006-03-10 2008-05-26 티디케이가부시기가이샤 세라믹 분말 및 이것을 사용한 유전체 페이스트, 적층세라믹 전자부품, 그 제조방법
KR101288151B1 (ko) * 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19630883A1 (de) * 1996-07-31 1998-02-05 Philips Patentverwaltung Bauteil mit einem Kondensator
WO2000051147A1 (fr) * 1999-02-26 2000-08-31 Tdk Corporation Procede de production pour composition de porcelaine dielectrique et procede de production pour pieces electroniques contenant une couche dielectrique
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
DE19918091A1 (de) * 1999-04-21 2000-10-26 Epcos Ag Reduktionsstabile X7R-Keramikkondensatoren mit Ni-Innenelektroden
JP3596743B2 (ja) * 1999-08-19 2004-12-02 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
DE19945014C1 (de) * 1999-09-20 2001-03-01 Epcos Ag Reduktionsstabile X7R-Keramikmasse und ihre Verwendung
US6262877B1 (en) * 1999-11-23 2001-07-17 Intel Corporation Low inductance high capacitance capacitor and method of making same
JP3498211B2 (ja) * 1999-12-10 2004-02-16 株式会社村田製作所 積層型半導体セラミック電子部品
TW508600B (en) * 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method
JP3417911B2 (ja) 2000-08-21 2003-06-16 ティーディーケイ株式会社 誘電体磁器組成物の製造方法と誘電体層含有電子部品の製造方法
JP4691807B2 (ja) * 2001-03-08 2011-06-01 株式会社村田製作所 積層セラミックコンデンサ
TWI223291B (en) * 2001-10-25 2004-11-01 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component and method of manufacturing the same
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US6954350B2 (en) * 2002-10-15 2005-10-11 Matsushita Electric Industrial Co., Ltd. Ceramic layered product and method for manufacturing the same
WO2004040604A1 (ja) * 2002-10-30 2004-05-13 Mitsui Mining & Smelting Co.,Ltd. キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法
JP4776913B2 (ja) 2004-01-08 2011-09-21 Tdk株式会社 積層型セラミックコンデンサ及びその製造方法
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP4295179B2 (ja) * 2004-08-31 2009-07-15 Tdk株式会社 電子部品およびその製造方法
US7277269B2 (en) * 2004-11-29 2007-10-02 Kemet Electronics Corporation Refractory metal nickel electrodes for capacitors
JP4747604B2 (ja) * 2005-02-18 2011-08-17 Tdk株式会社 セラミック電子部品
JP4074299B2 (ja) * 2005-04-14 2008-04-09 Tdk株式会社 積層型チップバリスタ
TWI245323B (en) * 2005-04-15 2005-12-11 Inpaq Technology Co Ltd Glaze cladding structure of chip device and its formation method
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101079478B1 (ko) * 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5224074B2 (ja) * 2010-08-04 2013-07-03 株式会社村田製作所 誘電体セラミック、及び積層セラミックコンデンサ
CN103339700A (zh) * 2011-01-04 2013-10-02 Oc欧瑞康巴尔采斯有限公司 用于制造高性能多层陶瓷电容器的方法
KR101525643B1 (ko) * 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품
WO2012173018A1 (ja) 2011-06-17 2012-12-20 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
BR112014011422A2 (pt) 2011-11-16 2017-05-16 A Stuart Martin high energy density storage device
JP6168721B2 (ja) * 2012-01-20 2017-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101531083B1 (ko) * 2012-12-26 2015-06-24 삼성전기주식회사 적층형 세라믹 콘덴서
KR101462761B1 (ko) * 2013-02-13 2014-11-20 삼성전기주식회사 다층 세라믹 소자 및 그 제조 방법
KR102105384B1 (ko) * 2018-07-19 2020-04-28 삼성전기주식회사 적층형 커패시터

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646573B2 (ja) * 1987-09-07 1997-08-27 株式会社村田製作所 半導体積層コンデンサの製造方法
JPH0817139B2 (ja) * 1988-11-30 1996-02-21 太陽誘電株式会社 積層磁器コンデンサ
JPH0666219B2 (ja) * 1989-02-22 1994-08-24 株式会社村田製作所 積層セラミックスコンデンサ
JP2800017B2 (ja) * 1989-04-05 1998-09-21 株式会社村田製作所 積層セラミックスコンデンサ
US5088003A (en) * 1989-08-24 1992-02-11 Tosoh Corporation Laminated silicon oxide film capacitors and method for their production
DE69034034T2 (de) * 1989-10-18 2003-10-16 Tdk Corp Keramischer Mehrschicht-Chipkondensator und Verfahren zu seiner Herstellung
JP3207846B2 (ja) * 1989-10-18 2001-09-10 ティーディーケイ株式会社 積層型セラミックチップコンデンサおよびその製造方法
JPH07118431B2 (ja) * 1991-03-16 1995-12-18 太陽誘電株式会社 磁器コンデンサ及びその製造方法
JP2787746B2 (ja) * 1992-03-27 1998-08-20 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
KR100192563B1 (ko) * 1995-01-12 1999-06-15 무라따 야스따까 모놀리식 세라믹 커패시터
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832367B1 (ko) * 2006-03-10 2008-05-26 티디케이가부시기가이샤 세라믹 분말 및 이것을 사용한 유전체 페이스트, 적층세라믹 전자부품, 그 제조방법
KR100832377B1 (ko) * 2006-03-10 2008-05-26 티디케이가부시기가이샤 세라믹 분말 및 이것을 사용한 유전체 페이스트, 적층세라믹 전자부품, 그 제조방법
KR101288151B1 (ko) * 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
EP0821377A2 (en) 1998-01-28
DE69732065D1 (de) 2005-02-03
CN1097834C (zh) 2003-01-01
DE69732065T2 (de) 2005-06-02
MY116937A (en) 2004-04-30
CN1175069A (zh) 1998-03-04
US5835339A (en) 1998-11-10
JPH113834A (ja) 1999-01-06
EP0821377B1 (en) 2004-12-29
CA2211259A1 (en) 1998-01-25
CA2211259C (en) 2000-10-03
KR100272424B1 (ko) 2000-11-15
EP0821377A3 (en) 1999-04-28

Similar Documents

Publication Publication Date Title
US6522521B2 (en) Reduction-resistant dielectric ceramic compact and laminated ceramic capacitor
KR100324722B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
KR100327132B1 (ko) 유전체 자기 조성물 및 전자부품
US5378662A (en) Glass, dielectric composition, multilayer wiring substrate, and multilayer ceramic capacitor
JP3567759B2 (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
JP3743406B2 (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
KR100533580B1 (ko) 유전체 세라믹 및 그 제조방법, 적층 세라믹 콘덴서
US5870273A (en) Multi-functional multilayer device and method for making
EP1156498B1 (en) Multi-layer ceramic electronic device and method for producing same
US5877934A (en) Ceramic composition and multilayer ceramic capacitor made therefrom
US6245433B1 (en) Dielectric ceramic composition and laminated ceramic capacitor
EP1043739B1 (en) Multilayer ceramic chip capacitor wiht high reliability compatible with nickel electrodes
KR100651065B1 (ko) 적층형 세라믹 콘덴서
JP2800017B2 (ja) 積層セラミックスコンデンサ
KR100800220B1 (ko) 적층형 세라믹 전자 부품의 제조 방법
JP3797281B2 (ja) 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品
US5818686A (en) Dielectric ceramic composition and monolithic ceramic capacitor using the same
US5995360A (en) Monolithic ceramic capacitor
US6917513B1 (en) Non reducible dielectric ceramic composition and super-thin multi-layer ceramic capacitor using the same
EP1848010B1 (en) Surface mounting-type negative characteristic thermistor
KR100814205B1 (ko) 전자 부품, 유전체 자기 조성물 및 그 제조 방법
KR100464219B1 (ko) 적층 세라믹 전자부품의 제조방법, 및 적층 세라믹 전자부품
KR20000069266A (ko) 전자장치 및 그 제조방법
US7239501B2 (en) Dielectric ceramic composition and laminated ceramic capacitor
US6380116B1 (en) Dielectric ceramic composition and monolithic ceramic capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 17

EXPY Expiration of term