KR970707583A - 반도체 장치용 다층 리드 프레임(multi-layer lead frame for a semiconductor device) - Google Patents

반도체 장치용 다층 리드 프레임(multi-layer lead frame for a semiconductor device)

Info

Publication number
KR970707583A
KR970707583A KR1019970703113A KR19970703113A KR970707583A KR 970707583 A KR970707583 A KR 970707583A KR 1019970703113 A KR1019970703113 A KR 1019970703113A KR 19970703113 A KR19970703113 A KR 19970703113A KR 970707583 A KR970707583 A KR 970707583A
Authority
KR
South Korea
Prior art keywords
die
lead
paddle
plate
lead frame
Prior art date
Application number
KR1019970703113A
Other languages
English (en)
Other versions
KR100253028B1 (ko
Inventor
제이. 스테이브 에릭
Original Assignee
마이클 엘. 린치
마이크론 테크놀러지, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US33699794A priority Critical
Priority to US08/336,997 priority
Priority to US8/336,997 priority
Application filed by 마이클 엘. 린치, 마이크론 테크놀러지, 인코오포레이티드 filed Critical 마이클 엘. 린치
Publication of KR970707583A publication Critical patent/KR970707583A/ko
Application granted granted Critical
Publication of KR100253028B1 publication Critical patent/KR100253028B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Abstract

반도체 다이(10)에 대해 전원을 분리하는 다중 리드 프레임(20)은 중첩하는 제1(25, 40) 및 제2리드 프레임(40)과, 그 사이에 배치된 절연체(55)와, 각각의 본체(25, 40)로부터 연장하는 적어도 하나의 메인 리드 핑거(35, 50)를 포함한다. 본체(25, 40)는 다이(10)에 대해 전원을 분리하는 커패시터로 기능한다. 본체중 하나와, 그 연결된 핑거는 다이(10)와 와이어 결합하기 위한 전원 및 접지 접속부중 하나의 접속부를 제공하며, 본체중 다른 하나는 다이(10)와 와이어 결합하기 위한 전원 및 접지 접속부중 다른 하나를 제공한다. 제1본체(25)는 다이(10)를 지지하기 위한 다이 패들(30)을 포함하며, 제2본체(40)는 패들(30)을 포함하며, 제2본체(40)는 패들(30)과 플레이트(45) 사이에 배치된 절연체(55)와 함께 패들(30)에 중첩하는 플레이트(45)를 포함함으로써, 전원 및 접지 접속부를 제공하는데 있어서, 그 사이에 전기적 분리 효과를 제공한다.

Description

반도체 장치용 다층 리드 프레임(MULTI-LAYER LEAD FRAME FOR A SEMICONDUCTOR DEVICE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 IC 칩과 본 발명의 다층 리드 프레임 사이의 결합 관계를 공간적으로 나타내는 본 발명의 일실시예를 확대한 사시도를 나타낸다. 제2도는 본 발명의 다층 리드 프레임의 다른 실시예를 나타내는 도면이다. 제3도는 본 발명의 다층 리드 프레임을 구현한 패키지 IC 장치의 단면도이다.

Claims (20)

  1. (a) 다이를 지지하는 다이 패들 및 이 패들과 연결된 적어도 하나의 제1메인 리드 핑거를 갖는 제1도전 리드 프레임 본체와, (b) 플레이트 및 이 플레이트와 연결된 적어도 하나의 제2메인 리드 핑거를 갖는 제2도전 리드 프레임 본체를 구비하는데, 상기패들은 상기 플레이트에 중첩되며, (c) 패들과 플레이트 사이에 배치된 절연체를 구비하는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  2. 제1항에 있어서, 패들 및 플레이트중 하나와, 그 연결된 메인 리드 핑거는 다이와 와이어 결합하기 위한 전원 및 접지 접속부중 하나의 접속부를 제공하며, 패들 및 플레이트중 다른 하나와, 그 연결된 메인 리드 핑거는 다이와 와이어 결합하기 위한 전원 및 접지 접속부중 다른 하나의 접속부를 제공하는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  3. 제1항에 있어서, 상기 다이는 패들의 제1편평한 표면 상에서 지지가능하고, 상기 제1표면에 대향하는, 패들의 제2편형한 표면은 상기 플레이트에 중첩되는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  4. 제1항에 있어서, 상기 패들은 상기 다이와 실질적으로 동일한 형상 및 크기를 갖는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  5. 제1항에 있어서, 상기 플레이트는 상기 패들과 실질적으로 동일한 형상 및 크기를 갖는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  6. 제1항에 있어서, 상기 패들 및 플레이트와 연결된 각 메인 리드 핑거는 패들 및 플레이트의 부분으로서 각각 형성되는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  7. 제1항에 있어서, 상기 절연체는 폴리이미드인것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  8. 제1항에 있어서, 상기 절연체는 스프레이드-온=폴리이미드 및 양면 접착 테이프로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  9. 제1항에 있어서, 상기 제1본체는 하나 이상의 신호 리드 핑거를 추가로 포함하는데, 상기 신호 리드 핑거 각각은 신호 리드를 다이와 와이어 결합시킥 위해 패들에 인접한 동시에 분리되어 위치된 팁을 포함하는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  10. 제1항에 있어서, 상기 제2본체는 하나 이상의 신호 리드 핑거를 추가로 포함하는데, 상기 신호 리드 핑거 각각은 신호 리드를 다이와 와이어 결합시키기 위해 플레이트에 인접한 동시에 분리되어 위치된 팁을 포함하는 것을 특징으로 하는 반도체 다이용 다층 리드 프레임.
  11. (a) 다이를 지지하는 다이 패들 및, 전원 및 접지 접속부중 하나의 접속부를 제공하는, 패들로부터 연장된 적어도 하나의 제1메인 리드 핑거를 갖는 제1도전 리드 프레임 본체와, (b) 플레이트 및, 전원 및 접지 접속부중 다른 하나의 접속부를 제공하는, 플레이트로부터 연장된 적어도 하나의 제2메인 리드 핑거를 갖는 제2도전 리드 프레임 본체를 구비하는 데, 상기 플레이트는 상기 패들에 중첩되며, (c) 패들과 플레이트 사이에 배치된 절연체와, (i) 전원을 제공하는 패들 및 플레이트 중 하나의 메인 리드 핑거와, 다이의 전원 단자 사이를 (d) 연결하는 본드 와이어와, (e) 접지 접속부를 제공하는 패들 및 플레이트중 다른 하나의 메인 리드 핑거와, 다이의 접지 단자 사이를 연결하는 적어도 하나의 본드 와이어를 구비하는데, 상기 다이는 절연체에 대향하는 패들의 표면 상에 위치되는 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  12. 제11항에 있어서, 상기 패들은 상기 다이와 실질적으로 동일한 형상 및 둘레 크기를 갖는 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  13. 제11항에 있어서, 상기 플레이트는 상기 패들과 실질적으로 동일한 형상 및 둘레 크기를 갖는 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  14. 제11항에 있어서, 상기 절연체는 폴리이미드인 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  15. 제11항에 있어서, 상기 절연체는 양면 접착 테이프인 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  16. 제11항에 있어서, 상기 제1본체는 하나 이상의 신호 리드 핑거를 추가로 포함하는데, 상기 신호 리드 핑거 각가은 신호 리드를 다이와 와이어 결합시키기 위해 패들에 인접한 동시에 분리되어 위치된 팁을 포함하는 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  17. 제11항에 있어서, 상기 제2본체는 하나 이상의 신호 리드 핑거를 추가로 포함하는 데, 상기 신호 리드 핑거 각각은 신호리드를 다이와 와이어 결합시키기 위해 플레이트에 인접한 동시에 분리되어 위치된 팁을 포함하는 것을 특징으로 하는 반도체 다이용 리드 패키지 시스템.
  18. 반도체 다이용 리드 프레임에서 전원을 분리하는 방법으로서, 상기 리드 프레임은 리드 프레임의 제1도전 본체의 다이 패들 상에 위치된 다이와, 다이에 대향하는 표면 상의 패들과 접하여 위치된 절연체와, 절연체에 접하여 위치된 리드 프레임의 제2도전 본체의 플레이트를 포함하는 방법에 있어서, (a) 패들과 플레이트중 하나로부터 연장하는 제1메인 리드 핑거를 통해 다이에 전원 신호 및 접지 접속부중 하나의 접속부를 제공하고, 와이어 본드가 제1메인 리드 핑거와, 다이의 전원 및 접지 단자중 하나의 단자 사이를 연결하는 단계와, (b) 패들과 플레이트중 다른 하나로부터 연장 하는 제2메인 리드 핑거를 통해 다이에 전원 신호 및 접지 접속부중 다른 하나의 접속부를 제공하고, 와이어 본드가 제2메인 리드 핑거와, 다이의 전원 및 접지 단자중 다른 하나의 단자 사이를 연결하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 패들과 플레이트의 형상 및 둘레 크기를 실질적으로 동일하며, 상기 플레이트는 그 사이의 전기적인 커패시터 분리 효과를 제공하도록 실질적으로 정렬하는 방식으로 패들 상에 위치되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 다이와, 상기 제1 및 제2리드 프레임 본체중 하나와, 그 연결된 적어도 하나의 제3리드 핑거의 팁 사이에서 신호 리드를 와이어 결합시키는 단게를 추가로 포함하며, 상기 팁은 패들 및 플레이트에 인접한 동시에 분리되어 위치되는 것을 특징으로 하는 방법.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019970703113A 1994-11-10 1995-11-07 반도체장치용다층리드프레임 KR100253028B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US33699794A true 1994-11-10 1994-11-10
US08/336,997 1994-11-10
US8/336,997 1994-11-10

Publications (2)

Publication Number Publication Date
KR970707583A true KR970707583A (ko) 1997-12-01
KR100253028B1 KR100253028B1 (ko) 2000-04-15

Family

ID=23318655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703113A KR100253028B1 (ko) 1994-11-10 1995-11-07 반도체장치용다층리드프레임

Country Status (6)

Country Link
US (1) US5734198A (ko)
JP (1) JP3152662B2 (ko)
KR (1) KR100253028B1 (ko)
AU (1) AU4152096A (ko)
DE (1) DE19581837T1 (ko)
WO (1) WO1996015555A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
TW393748B (en) * 1997-08-22 2000-06-11 Enomoto Kk Manufacturing of semiconductor devices and semiconductor lead frame
JP3645701B2 (ja) * 1997-12-16 2005-05-11 株式会社三井ハイテック 半導体装置
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
WO2000007242A1 (de) 1998-07-28 2000-02-10 Infineon Technologies Ag Leiterbahnrahmen, platine mit leiterbahnrahmen und verfahren zur herstellung eines leiterbahnrahmens
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6373127B1 (en) * 1998-09-29 2002-04-16 Texas Instruments Incorporated Integrated capacitor on the back of a chip
US6048755A (en) 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6542720B1 (en) * 1999-03-01 2003-04-01 Micron Technology, Inc. Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices
US6897567B2 (en) * 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
KR100391124B1 (ko) * 2001-05-18 2003-07-12 에쓰에쓰아이 주식회사 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6734044B1 (en) * 2002-06-10 2004-05-11 Asat Ltd. Multiple leadframe laminated IC package
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
US7166905B1 (en) * 2004-10-05 2007-01-23 Integrated Device Technology, Inc. Stacked paddle micro leadframe package
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ,エルエルシー 共平面導体を有する調整器
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
FR2909832A1 (fr) * 2006-12-08 2008-06-13 Thales Sa Procede d'adaptation d'un composant electronique au montage en surface
US20120103380A1 (en) * 2010-10-27 2012-05-03 Basf Se Thermoelectric module and process for the production thereof
CN104396011B (zh) * 2012-07-04 2017-06-06 松下知识产权经营株式会社 半导体装置
JP2015056462A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
JPH041503B2 (ko) * 1982-10-08 1992-01-13 Fujitsu Ltd
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
DE3626151C3 (de) * 1986-08-01 1995-06-14 Siemens Ag Spannungszuführungsanordnung für eine integrierte Halbleiterschaltung
JPH0556860B2 (ko) * 1986-10-07 1993-08-20 Nippon Electric Co
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US5311056A (en) * 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
JPH03165549A (en) * 1989-11-25 1991-07-17 Seiko Epson Corp Semiconductor integrated circuit device
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US4994936A (en) * 1990-02-12 1991-02-19 Rogers Corporation Molded integrated circuit package incorporating decoupling capacitor
JPH03276747A (en) * 1990-03-27 1991-12-06 Nec Corp Lead frame
JP2828318B2 (ja) * 1990-05-18 1998-11-25 新光電気工業株式会社 多層リードフレームの製造方法
JP2744685B2 (ja) * 1990-08-08 1998-04-28 三菱電機株式会社 半導体装置
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
US5095402A (en) * 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
JPH04162657A (en) * 1990-10-26 1992-06-08 Hitachi Ltd Lead frame for semiconductor device
JPH04188759A (en) * 1990-11-21 1992-07-07 Mitsubishi Electric Corp Semiconductor integrated circuit device
US5140496A (en) * 1991-01-02 1992-08-18 Honeywell, Inc. Direct microcircuit decoupling
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JPH0645504A (ja) * 1992-07-21 1994-02-18 Miyazaki Oki Electric Co Ltd 半導体装置
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3152662B2 (ja) 2001-04-03
KR100253028B1 (ko) 2000-04-15
JPH09512961A (ja) 1997-12-22
US5734198A (en) 1998-03-31
WO1996015555A1 (en) 1996-05-23
DE19581837T0 (ko)
DE19581837T1 (de) 1997-10-02
AU4152096A (en) 1996-06-06

Similar Documents

Publication Publication Date Title
KR970707583A (ko) 반도체 장치용 다층 리드 프레임(multi-layer lead frame for a semiconductor device)
US6707136B2 (en) Multi-layer lead frame for a semiconductor device
KR101062260B1 (ko) 집적 회로 조립체
KR970030749A (ko) 집적 회로 패키지
KR920001701A (ko) 반도체 장치 및 그 제조방법
JPS6355213B2 (ko)
EP0377932A3 (en) Package of semiconductor integrated circuits
KR940001335A (ko) 반도체 집적 회로 장치
TW358230B (en) Semiconductor package
GB1225668A (ko)
WO1996007198A3 (en) A lead frame having layered conductive planes
JPH10303356A (ja) リードフレームとそれを用いた半導体パッケージ及びその製造方法
EP0721209A3 (en) Method of testing semiconductor devices and conductive adhesive thereby used
EP1069615A3 (en) Semiconductor device
JP2987088B2 (ja) Mos技術電力デバイスチィップ及びパッケージ組立体
SG72713A1 (en) Multilayer printed-circuit board and method of fabricating the multilayer printed-circuit board
MY139629A (en) Method for fabricating semiconductor component
JPS5998543A (en) Semiconductor device
JPH01241140A (en) Tape bonding package
JPS614267A (en) Three-dimensional mounting circuit module
JPS6046038A (en) Integrated circuit device
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPH0358465A (en) Resin sealed type semiconductor device
JPS63258054A (en) Semiconductor integrated circuit device
JPS61234050A (en) Semiconductor integrated circuit having multilayer interconnection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee