KR970054162A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR970054162A KR970054162A KR1019950070190A KR19950070190A KR970054162A KR 970054162 A KR970054162 A KR 970054162A KR 1019950070190 A KR1019950070190 A KR 1019950070190A KR 19950070190 A KR19950070190 A KR 19950070190A KR 970054162 A KR970054162 A KR 970054162A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- ion implantation
- region
- locus
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 13
- 238000000926 separation method Methods 0.000 claims abstract 5
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 239000003990 capacitor Substances 0.000 claims abstract 2
- 239000007943 implant Substances 0.000 claims abstract 2
- 238000002161 passivation Methods 0.000 claims abstract 2
- 238000005452 bending Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로 웰을 형성하고 로커스 분리 공정으로 분리 영역을 형성한 다음 채널 스탑 이온주입을 해준 후 게이트를 형성하는 공정과; 이후 엘디디 이온주입 공정을 하고 측벽을 형성하여 소스 및 드레인을 형성하는 공정 및; 이후 캐패시터 노드 형성 공정, 내부연결 공정 및 패시베이션 공정으로 제조가 완료되는데, 로커스 분리공정을 수평방향의 액티브 영역은 연결하고 수직방향으로만 액티브 영역을 분리함으로써 X축 단면의 액티브 영역과 필드 산화막의 경계 지점에서 필드 산화에 의한 스트레스가 없어 누설전류를 줄일 수 있고, X축 방향의 액티브 영역이 연속적으로 연결된 구조이므로 액세스 게이트의 패턴 형성시 하지의 굴곡의 영향을 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 디램 메모리 셀구조의 레이아웃도.
Claims (3)
- 웰을 형성하고 로커스 분리 공정으로 분리 영역을 형성한 다음 채널 스탑 이온주입을 해준 후 게이트를 형성하는 공정과; 이후 엘디디 이온주입 공정을 하고 측벽을 형성하여 소스 및 드레인을 형성하는 공정 및; 이후 캐패시터 노드 형성 공정, 내부연결 공정 및 패시베이션 공정으로 제조되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 로커스 불리공정은 수평방향의 액티브 영역은 연결하고 수직방향으로만 액티브 영역을 분리하는 것으로써 제조되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 엘디디 이온주입 공정시 메모리 셀의 트랜스퍼 게이트 영역이 액세스 케이트 영역과 달리 P-마스크가 오픈되어 있음으로 인해 P-이온주입이 되어 제조되는 것을 특징으로 하는 반도체 소자 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950070190A KR100214472B1 (ko) | 1995-12-31 | 1995-12-31 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950070190A KR100214472B1 (ko) | 1995-12-31 | 1995-12-31 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054162A true KR970054162A (ko) | 1997-07-31 |
| KR100214472B1 KR100214472B1 (ko) | 1999-08-02 |
Family
ID=19448726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950070190A KR100214472B1 (ko) | 1995-12-31 | 1995-12-31 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214472B1 (ko) |
-
1995
- 1995-12-31 KR KR1019950070190A patent/KR100214472B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100214472B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002011200A8 (de) | Halbleiterspeicher-zellenanordnung und verfahren zu deren herstellung | |
| WO2002061806A3 (en) | Dram cell having a capacitor structure fabricated partially in a cavity and method for operating same | |
| KR940010400A (ko) | 캐패시터의 저장전극 제조방법 | |
| KR920008929A (ko) | 반도체 기억장치와 그 제조방법 | |
| ATE129363T1 (de) | Ein-transistor-speicherzellenanordnung und verfahren zu deren herstellung. | |
| KR960019728A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970054162A (ko) | 반도체 소자 제조 방법 | |
| US6380045B1 (en) | Method of forming asymmetric wells for DRAM cells | |
| KR970013406A (ko) | 씨모스(cmos) 트랜지스터 제조방법 | |
| KR900004253B1 (ko) | 게이트 산화막을 이용한 양극성 커패시터의 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR950026008A (ko) | 게이트전극 공유 트랜지스터 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR960043200A (ko) | 반도체 메모리장치의 제조방법 | |
| KR960015893A (ko) | 반도체소자의 부트스트랲 장치 및 그 제조방법 | |
| KR900013647A (ko) | 게이트위에 플레이트를 형성하는 디램모스 트랜지스터 및 제조방법 | |
| KR900017149A (ko) | 고집적 적층형 디램 셀의 제조방법 | |
| KR970003868A (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR950025981A (ko) | 디램 (dram) 제조 방법 | |
| KR960005893A (ko) | 반도체 집적회로의 게이트 전극 형성방법 | |
| KR890017817A (ko) | 고전압 반도체 장치 및 그 제조방법 | |
| KR970054103A (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
| KR920015568A (ko) | 메모리 집적회로의 트랜지스터 제조방법 | |
| KR940003048A (ko) | 디램의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |