Claims (80)
주사 기간이 복수의 기간으로 분할된 분할 기간마다 다른 전압이 인가되는 복수의 전원선; 및 복수 비트의 디지탈 신호에 근거하여 상기 전원선의 어느 하나를 상기 분할 기간 중 적어도 어느 하나의 분할 기간에 선택함으로써 그 분할 기간에 선택된 전원선에 인가된 전압을 출력하는 선택 출력 수단을 포함하는 전압 출력 회로.A plurality of power supply lines to which different voltages are applied for each division period in which the scanning period is divided into a plurality of periods; And selecting output means for outputting a voltage applied to the power supply line selected in the division period by selecting any one of the power supply lines in at least one of the division periods based on a plurality of bits of digital signals. Circuit.
제1항에 있어서, n비트의 상기 디지탈 신호로부터의 m비트(1＜m＜n)에 근거하여 2m개의 디코드 신호를 출력하는 제1디코드 수단; 및 상기 디지탈 신호의 k비트(k=n-m)에 근거하여 2k개의 디코드 신호를 출력하는 제2디코드 수단을 더 포함하고, 상기 전원선은 상기 디지탈 신호에 대해 2m개 설치되고, 상기 선택 출력 수단은, 2k로 분할된 상기 분할 기간의 적어도 하나의 분할 기간을 상기 제2디코드 수단으로부터의 디코드 신호에 근거하여 선택하는 기간 선택 수단과; 상기 기간 선택 수단으로부터의 출력 신호와 상기 제1디코드 수단으로부터의 디코드 신호에 근거하여 상기 전원선 중의 하나에서 상기 기간 선택 수단에 의해 선택된 분할 기간만큼 유효로 되는 제어 신호를 출력하는 출력 제어 수단; 및 상기 출력 제어 수단으로부터의 제어 신호에 의해 도통하고, 선택된 전원선에 인가되는 전압을 출력하는 출력 수단을 구비하는 것을 특징으로 하는 전압 출력 회로.2. The apparatus according to claim 1, further comprising: first decoding means for outputting 2 m decode signals based on m bits (1 < m < n) from n bits of said digital signal; And second decoding means for outputting 2 k decode signals on the basis of k bits (k = nm) of the digital signal, wherein the power lines are provided with 2 m with respect to the digital signal, and the selective output. The means includes: period selecting means for selecting at least one division period of the division period divided into 2k based on a decode signal from the second decode means; Output control means for outputting a control signal valid for one division period selected by said period selection means on one of said power supply lines based on an output signal from said period selection means and a decode signal from said first decoding means; And output means for conducting by a control signal from said output control means and for outputting a voltage applied to a selected power supply line.
제2항에 있어서, 상기 출력 수단은 상기 전원선에 각각 접속되는 2m개의 트랜지스터를 구비하는 것을 특징으로 하는 전압 출력 회로.3. The voltage output circuit according to claim 2, wherein said output means includes 2 m transistors each connected to said power supply line.
제2항에 있어서, 상기 출력 수단은 상기 전원선에 각각 접속되는 2m개의 전송 게이트를 구비하는 것을 특징으로 하는 전압 출력 회로.3. The voltage output circuit according to claim 2, wherein said output means has 2 m transmission gates each connected to said power supply line.
제1항에 있어서, 주사 기간내에 상기 전원선의 각각에 인가되는 전압의 범위가 상기 전원선 사이에서 서로 간격을 두고 설정되어 있는 것을 특징으로 하는 전압 출력 회로.2. The voltage output circuit according to claim 1, wherein a range of voltages applied to each of the power supply lines within a scanning period is set at intervals between the power supply lines.
제5항에 있어서, 상기 전압은 각각 상기 분할 기간마다 계단상으로 변화하는 램프 파형을 이루고 있는 것을 특징으로 하는 전압 출력 회로.6. The voltage output circuit as set forth in claim 5, wherein said voltage forms a ramp waveform that changes stepwise in each of said division periods.
제5항에 있어서, 상기 전압은 각각 직선상으로 변화하는 램프 파형을 이루고 있는 것을 특징으로 하는 전압 출력 회로.6. The voltage output circuit as set forth in claim 5, wherein said voltages each form a ramp waveform that changes linearly.
제5항에 있어서, 상기 전압은 각각이 레벨 간격을 균등하게 유지한 상태로 상기 분할 기간마다 계단상으로 상승하는 램프 파형을 이루고, 2m개의 상기 전원선에 대해 동일 분할 기간에 동시에 인가되는 전압인 것을 특징으로 하는 전압 출력 회로.The voltage of claim 5, wherein the voltage forms a ramp waveform that rises stepwise for each of the division periods while maintaining the level intervals evenly, and is simultaneously applied to the two m power lines in the same division period. The voltage output circuit characterized by the above-mentioned.
제2항에 있어서, 상기 기간 선택 수단은 상기 분할 기간 중의 하나를 선택하는 것을 특징으로 하는 전압 출력 회로.3. The voltage output circuit as claimed in claim 2, wherein said period selection means selects one of said division periods.
제9항에 있어서, 상기 기간 선택 수단은, 각각 주기가 다른 펄스 신호를 개별로 반전시키는 인버터와; 상기 분할 기간의 각각에 대응하는 기간 선택 신호를 출력하도록, 상기 펄스 신호 및 상기 인버터에 의해 반전된 펄스 신호 중에서 각각 다른 조합의 소정 수의 신호의 논리곱을 칠하는 AND회로; 및 상기 제2디코드 수단으로부터의 디코드 신호에 의해 도통하여 상기 AND회로로부터의 기간 선택 신호 중 하나를 출력하는 트랜지스터를 포함하고 있는 것을 특징으로 하는 전압 출력 회로.10. The apparatus of claim 9, wherein the period selecting means comprises: an inverter for individually inverting pulse signals having different periods; An AND circuit for applying a logical product of a predetermined number of signals of different combinations among the pulse signal and the pulse signal inverted by the inverter to output a period selection signal corresponding to each of the division periods; And a transistor which is connected by a decode signal from said second decode means and outputs one of the period selection signals from said AND circuit.
제2항에 있어서, 상기 기간 선택 수단은 상기 분할 기간 중 최초의 분할 기간으로부터 소망의 디지탈 신호가 입력되는 분할 기간까지의 연속하는 복수의 분할 기간을 선택하는 것을 특징으로 하는 전압 출력 회로.3. The voltage output circuit according to claim 2, wherein said period selecting means selects a plurality of consecutive division periods from the first division period in the division period to the division period in which a desired digital signal is input.
제11항에 있어서, 상기 기간 선택 수단은 각각 주기가 다른 펄스 신호를 개별로 반전시키는 인버터와; 상기 펄스 신호 및 상기 인버터에 의해 반전된 펄스 신호 중에서 각각 다른 조합의 소정수의 신호의 논리곱을 취하는 AND회로와, 상기 분할 기간의 각각에 대응하는 기간 선택 신호를 출력하도록, 대응하는 AND 회로로부터의 출력 신호와 그 이웃의 AND회로로부터의 출력신호의 논리합을 칠하는 OR회로; 및 상기 제2디코드 수단으로부터의 디코드 신호에 의해 도통하여 상기 OR회로로부터의 기간 선택 신호 중 하나를 출력하는 트랜지스터를 포함하고 있는 것을 특징으로 하는 전압 출력 회로.12. The apparatus of claim 11, wherein the period selecting means comprises: an inverter for individually inverting pulse signals having different periods; From the corresponding AND circuit to output an AND circuit which takes the logical product of a predetermined number of signals of different combinations among the pulse signal and the pulse signal inverted by the inverter, and a period selection signal corresponding to each of the division periods. An OR circuit for applying a logical sum of an output signal and an output signal from an AND circuit of a neighbor thereof; And a transistor which is connected by a decode signal from said second decode means and outputs one of the period selection signals from said OR circuit.
제11항에 있어서, 상기 기간 선택 수단은, 각각 주기가 다른 펄스 신호를 개별로 반전시키는 인버터와; 상기 펄스 신호 및 상기 인버터에 의해 반전된 펄스 신호 중에서 각각 다른 조합의 소정수의 신호의 논리곱을 취하는 AND회로와; 상기 분할 기간의 각각에 대응하는 기간 선택 신호를 출력하도록, 대응하는 AND 회로로 부터의 출력 신호에 의해 리세트됨과 동시에 외부로부터의 신호에 의해 공통으로 세트되는 RS형의 플립플롭; 및 상기 제2디코드 수단으로부터의 디코드 신호에 의해 도통하여 상기 플립플롭으로부터의 기간 선택 신호 중 하나를 출력하는 트랜지스터를 포함하고 있는 것을 특징으로 하는 전압 출력 회로.12. The apparatus of claim 11, wherein the period selecting means comprises: an inverter for individually inverting pulse signals having different periods; An AND circuit which takes a logical product of a predetermined number of signals of different combinations among the pulse signal and the pulse signal inverted by the inverter; An RS type flip-flop which is reset by an output signal from a corresponding AND circuit and commonly set by a signal from the outside so as to output a period selection signal corresponding to each of the division periods; And a transistor for conducting by a decode signal from said second decode means and outputting one of a period selection signal from said flip-flop.
제2항에 있어서, 주기가 다른 k개의 펄스 신호를 발생하는 카운터를 더 포함하고, 상기 기간 선택 수단은 상기 카운터로부터의 펄스 신호에 근거하여 상기 각 분할 기간에 유효로 되는 2k개의 기간 선택 신호를 출력하는 것을 특징으로 하는 전압 출력 회로.3. The method of claim 2, further comprising a counter for cycle generates a different k of the pulse signal, and the term selection means is 2 k of the period selection signal is valid for the respective divided periods based on the pulse signal from the counter Voltage output circuit, characterized in that for outputting.
제2항에 있어서, 상기 디지탈 신호를 구성하는 각 비트를 공급하는 신호선과 독립하여 설치되고, 상기 각 비트를 공통의 샘플링 신호에 근거하여 샘플링하는 샘플링 수단을 더 포함하는 것을 특징으로 하는 전압 출력 회로.3. The voltage output circuit according to claim 2, further comprising: sampling means provided independently of a signal line for supplying each bit constituting said digital signal, and sampling said each bit based on a common sampling signal. .
제2항에 있어서, 상기 디지탈 신호를 구성하는 각 비트를 공급하는 신호선상에 설치되고, 상기 각 비트를 공통의 클럭에 근거하여 샘플링하는 샘프링 수단을 더 포함하고 있는 것을 특징으로 하는 전압 출력 회로.3. The voltage output circuit according to claim 2, further comprising sampling means provided on a signal line for supplying each bit constituting said digital signal, and sampling each bit based on a common clock. .
제1항에 있어서, n비트의 상기 디지탈 신호로부터의 전비트에 근거하여 2n개의 디코드 신호를 출력하는 디코드 수단을 더 포함하고, 상기 전원선은 상기 디지탈 신호에 대해 m개 설치되고, 상기 선택 출력 수단은, k로 분할된 상기 분할 기간의 적어도 하나의 분할 기간을 상기 디코드 수단으로부터의 디코드 신호에 근거하여 선택하는 기간 선택 수단과; 상기 기간 선택 수단으로부터의 출력 신호와 상기 디코드 수단으로부터의 디코드 신호에 근거하여 상기 전원선 중의 하나에서 상기 기간 선택 수단에 의해 선택된 분할 기간만큼 유효로 되는 제어 신호를 출력하는 출력 제어 수단, 및 상기 출력 제어 수단으로부터의 제어 신호에 의해 도통하고, 선택된 전원선에 인가되는 전압을 출력하는 출력 수단을 포함하고, 2n≤m*k를 만족하도록, 상기 전원선의 수 m와 상기 분할 기간의 수 k가 설정되어 있는 것을 특징으로 하는 전압 출력 회로.2. The apparatus according to claim 1, further comprising decoding means for outputting 2 n decode signals on the basis of all bits from n bits of said digital signal, wherein said power line is provided with respect to said digital signal and m is selected. The output means includes period selection means for selecting at least one division period of the division period divided by k based on a decode signal from the decoding means; Output control means for outputting a control signal valid for one division period selected by said period selection means on one of said power supply lines based on an output signal from said period selection means and a decode signal from said decoding means, and said output And output means for conducting by a control signal from the control means and outputting a voltage applied to the selected power supply line, so that the number m of the power supply lines and the number k of the division periods are satisfied so as to satisfy 2 n ≤ m * k. A voltage output circuit, which is set.
제17항에 있어서, 상기 출력 수단은 상기 전원선에 각각 접속되는 2m개의 트랜지스터를 구비하는 것을 특징으로 하는 전압 출력 회로.18. The voltage output circuit as claimed in claim 17, wherein said output means comprises 2 m transistors each connected to said power supply line.
제17항에 있어서,. 상기 출력 수단은 상기 전원선에 각각 접속되는 2m개의 전송 게이트를 구비하는 것을 특징으로 하는 전압 출력 회로.The method of claim 17, wherein. And said output means comprises 2 m transmission gates each connected to said power supply line.
제17항에 있어서, 상기 기간 선택 수단은 상기 분할 기간 중 하나를 선택하는 것을 특징으로 하는 전압 출력 회로.18. The voltage output circuit as claimed in claim 17, wherein said period selecting means selects one of said division periods.
제17항에 있어서, 상기 기간 선택 수단은 상기 분할 기간 중 최초의 분할 기간으로부터 소망의 디지탈 신호가 입력되는 분할 기간까지의 연속하는 복수의 분할 기간을 선택하는 것을 특징으로 하는 전압 출력 회로.18. The voltage output circuit as claimed in claim 17, wherein the period selecting means selects a plurality of continuous division periods from the first division period in the division period to the division period in which a desired digital signal is input.
제17항에 있어서, 주기가 다른 k개의 펄스 신호를 발생하는 카운터를 더 포함하고, 상기 기간 선택 수단은 상기 카운터로부터의 펄스 신호에 근거하여 상기 각 분할 기간에 유효로 되는 k개의 기간 선택 신호를 출력하는 것을 특징으로 하는 전압 출력 회로.18. The apparatus of claim 17, further comprising a counter for generating k pulse signals having different periods, wherein the period selecting means selects k period selecting signals that are valid for each of the divided periods based on pulse signals from the counter. Outputting a voltage output circuit.
제17항에 있어서, 상기 디지탈 신호를 구성하는 각 비트를 공급하는 신호선과 독립하여 설치되고, 상기 각 비트를 공통의 샘플링 신호에 근거하여 샘플링하는 샘플링 수단은 더 포함하고 있는 것을 특징으로 하는 전압 출력 회로.18. The voltage output according to claim 17, further comprising a sampling means provided independently of a signal line for supplying each bit constituting said digital signal, said sampling means for sampling each bit based on a common sampling signal. Circuit.
제17항에 있어서, 상기 디지탈 신호를 구성하는 각 비트를 공급하는 신호선상에 설치되고, 상기 각 비트를 공통의 클럭에 근거하여 샘플링하는 샘플링 수단을 더 포함하고 있는 것을 특징으로 하는 전압 출력 회로.18. The voltage output circuit as set forth in claim 17, further comprising sampling means provided on a signal line for supplying each bit constituting said digital signal, and sampling each bit based on a common clock.
주사 기간이 복수의 기간으로 분할된 분할 기간마다 다른 전압이 인가되는 복수의 전원선과; 복수 비트의 디지탈 신호에 근거하여 상기 전원선중 어느 2개를 상기 분할 기간 중 적어도 하나의 분할 기간에 선택함으로써, 그 분할 기간에 선택된 전원선에 인가된 전압을 출력하는 선택 출력 수단; 및 상기 선택 출력 수단에 의해 선택된 2개 전압의 중간치를 발생하는 중간치 발생 수단을 포함하는 것을 특징으로 하는 전압 출력 회로.A plurality of power supply lines to which different voltages are applied for each division period in which the scanning period is divided into a plurality of periods; Selection output means for outputting a voltage applied to the power supply line selected in the division period by selecting any two of the power supply lines in at least one of the division periods based on a plurality of bits of digital signals; And an intermediate value generating means for generating an intermediate value of two voltages selected by said selective output means.
제25항에 있어서, n비트의 상기 디지탈 신호로부터의 m비트(1＜m＜n)에 근거하여 2m개의 디코드 신호를 출력하는 제1디코드 수단과; 상기 디지탈 신호의 k비트(1＜k＜n-m)에 근거하여 2k개의 디코드 신호를 출력하는 제2디코드 수단; 및 상기 디지탈 신호의 h비트(h=n-m-k)에 근거하여 2h개의 디코드 신호를 출력하는 제3디코드 포함하고, 상기 전윈선은 n비트의 상기 디지탈 신호에 대해 2m+1개 설치되고, 상기 선택 출력 수단은, 2k로 분할된 상기 분할 기간의 적어도 하나의 분할 기간을 상기 제2디코드 수단으로부터의 디코드 신호에 근거하여 선택하는 기간 선택 수단과; 상기 기간 선택 수단으로부터의 출력 신호와 상기 제1디코드 수단으로부터의 디코드 신호에 근거하여 상기 전원선 중 2개에서 상기 기간 선택 수단에 의해 선택된 분할 기간만큼 유효로 되는 제어 신호를 출력하는 출력 제어 수단, 및 상기 출력 제어 수단으로부터의 제어 신호에 의해 도통하고, 선택된 전원선에 인가되는 전압을 출력하는 출력 수단을 포함하고, 상기 중간치 발생 수단은 상기 제3디코드 수단으로부터의 디코드 신호에 근거하여 2개의 전압 사이에 복수로 분할된 전압 중 하나를 선택하는 것을 특징으로 하는 전압 출력 회로.26. The apparatus of claim 25, further comprising: first decoding means for outputting 2 m decoded signals based on m bits (1 < m < n) from n bits of said digital signal; Second decoding means for outputting 2 k decode signals based on k bits (1 < k < nm) of the digital signal; And a third decode for outputting 2 h decoded signals based on h bits (h = nmk) of the digital signals, wherein the power lines are provided with 2 m +1 pieces of the n bits of the digital signals. The selection output means includes: period selection means for selecting at least one division period of the division period divided into 2k based on a decode signal from the second decoding means; Output control means for outputting a control signal valid for the divided period selected by the period selection means on two of the power lines based on the output signal from the period selecting means and the decode signal from the first decoding means; And output means for conducting by a control signal from the output control means and outputting a voltage applied to the selected power supply line, wherein the intermediate value generating means comprises two voltages based on the decode signal from the third decode means. And selecting one of a plurality of divided voltages among the voltage output circuits.
제26항에 있어서, 상기 출력 수단은 상기 전원선에 각각 접속되는 2m+1의 트랜지스터를 구비하고 있는 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit as claimed in claim 26, wherein said output means comprises a 2 m + 1 transistor connected to said power supply line, respectively.
제26항에 있어서, 상기 출력 수단은 상기 전원선에 각각 접속되는 2m+1의 전송 게이트를 구비하고 있는 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit as set forth in claim 26, wherein said output means has a transmission gate of 2 m + 1 connected to said power supply line, respectively.
제25항에 있어서, 주사 기간내에 상기 전원선 각각에 인가되는 절망의 범위가 상기 전원선 사이에서 서로 인속하고 있는 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit as set forth in claim 25, wherein a range of despair applied to each of the power supply lines within the scanning period is bound to each other between the power supply lines.
제29항에 있어서, 상기 전압은 각각이 레벨 간격을 균등하게 유지한 상태에서 상기 분할 기간마다 계단상으로 상승하는 램프 파형을 이루고, 2m+1의 상기 전원선에 대해 동일한 상기 분할 기간에 동시에 인가되는 전압이고, 각 분할 기간의 최고 전압과 그 다음 분할 기간의 최저 전압이 동일 레벨로 설정되는 전압인 것을 특징으로 하는 전압 출력 회로.30. The power supply unit as claimed in claim 29, wherein the voltage forms a ramp waveform that rises stepwise for each of the division periods while maintaining the level intervals evenly, and simultaneously in the same division period for the power line of 2 m + 1 . And a voltage at which the highest voltage of each division period and the lowest voltage of the next division period are set to the same level.
제26항에 있어서, 상기 기간 선택 수단은 상기 분할 기간 중 하나를 선택하는 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit as claimed in claim 26, wherein said period selecting means selects one of said division periods.
제31항에 있어서, 상기 기간 선택 수단은, 각각 주기가 다른 펄스 신호를 개별로 반전시키는 인버터와; 상기 분할 기간 각각에 대응하는 기간 선택 신호를 출력하도록, 상기 펄스 신호 및 상기 인버터에 의해 반전된 펄스 신호 중에서 각각 다른 조합의 소정수의 신호의 논리곱을 취하는 AND회로; 및 상기 제2디코드 수단으로 부터의 디코드 신호에 의해 도통하여 상기 AND회로로부터의 기간 선택 신호 중 하나를 출력하는 트랜지스터를 포함하고 있는 것을 특징으로 하는 전압 출력 회로.32. The apparatus of claim 31, wherein the period selecting means comprises: an inverter for individually inverting pulse signals having different periods; An AND circuit which takes a logical product of a predetermined number of signals of different combinations among the pulse signal and the pulse signal inverted by the inverter to output a period selection signal corresponding to each of the division periods; And a transistor for conducting by a decode signal from said second decode means and outputting one of the period selection signals from said AND circuit.
제26항에 있어서, 상기 기간 선택 수단은 상기 분할 기간 중 최초의 분할 기간으로부터 소망의 디지탈 신호가 입력되는 분할 기간까지의 연속하는 복수의 분할 기간을 선택하는 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit according to claim 26, wherein said period selecting means selects a plurality of consecutive division periods from the first division period in the division period to the division period in which a desired digital signal is input.
제33항에 있어서, 상기 기간 선택 수단은, 각각 주기가 다른 펄스 신호를 개별로 반전시키는 인버터와; 상기 펄스 신호 및 상기 인버터에 의해 반전된 펄스 신호 중에서 각각 다른 조합의 소정수의 신호의 논리곱을 취하는 AND회로와; 상기 분할 기간의 각각에 대응하는 기간 선택 신호를 출력하도록, 대응하는 AND 회로로 부터의 출력 신호와 그 이웃의 AND회로로부터의 출력신호의 논리합을 취하는 OR회로와; 상기 제2디코드 수단으로부터의 디코드 신호에 의해 도통하여 상기 OR회로로부터의 기간 선택 신호 중 하나를 출력하는 트랜지스터를 포함하고 있는 것을 특징으로 하는 전압 출력 회로.34. The apparatus of claim 33, wherein the period selecting means comprises: an inverter for individually inverting pulse signals having different periods; An AND circuit which takes a logical product of a predetermined number of signals of different combinations among the pulse signal and the pulse signal inverted by the inverter; An OR circuit which takes a logical sum of an output signal from a corresponding AND circuit and an output signal from an AND circuit of a neighbor thereof, so as to output a period selection signal corresponding to each of the division periods; And a transistor for conducting by a decode signal from said second decode means and outputting one of a period selection signal from said OR circuit.
제33항에 있어서, 상기 기간 선택 수단은, 각각 주기가 다른 펄스 신호를 개별로 반전시키는 인버터와; 상기 펄스 신호 및 상기 인버터에 의해 반전된 펄스 신호 중에서 각각 다른 조합의 소정수의 신호의 논리곱을 취하는 AND회로와; 상기 분할 기간의 각각에 대응하는 기간 선택 신호를 출력하도록, 대응하는 AND 회로로 부터의 출력 신호에 의해 리세트됨과 동시에 외부로부터의 신호에 의해 공통으로 세트되는 RS형의 플립플롭; 및 상기 제2디코드 수단으로부터의 디코드 신호에 의해 도통하여 상기 플립플롭으로부터의 기간 선택 신호 중 하나를 출력하는 트렌지스터를 포함하고 있는 것을 특징으로 하는 전압 출력 회로.34. The apparatus of claim 33, wherein the period selecting means comprises: an inverter for individually inverting pulse signals having different periods; An AND circuit which takes a logical product of a predetermined number of signals of different combinations among the pulse signal and the pulse signal inverted by the inverter; An RS type flip-flop which is reset by an output signal from a corresponding AND circuit and commonly set by a signal from the outside so as to output a period selection signal corresponding to each of the division periods; And a transistor for conducting by a decode signal from said second decode means and outputting one of a period selection signal from said flip-flop.
제26항에 있어서, 주기가 다른 k개의 펄스 신호를 발생하는 카운터를 더 포함하고, 상기 기간 선택 수단은 상기 카운터로부터의 펄스 신호에 근거하여 상기 각 분할 기간에 유효로 되는 2k개의 기간 선택 신호를 출력하는 것을 특징으로 하는 전압 출력 회로.27. The method of claim 26, further comprising a counter for cycle generates a different k of the pulse signal, and the term selection means is 2 k of the period selection signal is valid for the respective divided periods based on the pulse signal from the counter Voltage output circuit, characterized in that for outputting.
제26항에 있어서, 상기 디지탈 신호를 구성하는 각 비트를 공급하는 신호선과 독립하여 설치되고, 상기 각 비트를 공통의 샘플링 신호에 근거하여 샘플링하는 샘플링 수단을 더 포함하고 있는 것을 특징으로 하는 전압 출력 회로.27. The voltage output according to claim 26, further comprising: sampling means provided independently of a signal line for supplying each bit constituting said digital signal, and sampling said each bit based on a common sampling signal. Circuit.
제26항에 있어서, 상기 디지탈 신호를 구성하는 각 비트를 공급하는 신호선상에 설치되고, 상기 각 비트를 공통의 클럭에 근거하여 샘플링하는 샘플링 수단을 더 포함하는 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit according to claim 26, further comprising sampling means provided on a signal line for supplying each bit constituting the digital signal, and sampling each bit based on a common clock.
제26항에 있어서, 상기 중간치 발생 수단은 직력로 접속된 2h개의 저항과; 상기 저항과 동수 설치되고, 상기 제3디코드 수단으로부터의 디코드 신호에 의해 도통하여 상기 저항의 일단측에 나타나는 전압을 출력하는 전송게이트를 구비하고 있는 것을 특징으로 하는 전압 출력 회로.27. The apparatus of claim 26, wherein the intermediate value generating means comprises: 2 h resistors connected in series; And a transfer gate provided in the same number as said resistor and conducting by a decode signal from said third decoding means and outputting a voltage appearing at one end of said resistor.
제26항에 있어서, 상기 중간치 발생 수단은, 이웃하는 2개의 전원선을 접속하고, 직렬 접속된 2h개의 저항으로 이루어진 저항 분할 회로인 것을 특징으로 하는 전압 출력 회로.27. The voltage output circuit according to claim 26, wherein said intermediate value generating means is a resistance division circuit composed of 2 h resistors connected in series with two adjacent power supply lines.
매트릭스상으로 배치된 표시를 행하는 복수의 화소와; 상기 화소에 접속된 데이타 신호선과;(a) 수평 주사 기간이 복수의 기간으로 분할된 분할 기간마다 다른 전압이 인가되는 복수의 전원선과;(b)복수 비트의 디지탈 호로 이루어진 영상 신호에 근거하여 상기 전원선의 어느 하나를 상기 분할 기간 중 적어도 하나의 분할 기간에 선택함으로써 그 분할 기간에 선택된 전원선에 인가된 전압을 상기 데이타 신호선에 출력하는, 데이타 신호선과 동수의 선택 출력 수단을 포함하는 전압 출력 회로를 갖는 데이타 신호선 구동 회로를 포함하는 화상 표시 장치.A plurality of pixels for performing display arranged in a matrix; A data signal line connected to the pixel; (a) a plurality of power supply lines to which different voltages are applied for each division period in which a horizontal scanning period is divided into a plurality of periods; and (b) the image signal based on a video signal composed of a plurality of digital signals. A voltage output circuit comprising an equal number of selection output means equal to the data signal line for outputting a voltage applied to the power supply line selected in the division period to the data signal line by selecting any one of the power supply lines in at least one division period of the division period; An image display device comprising a data signal line driver circuit having a.
제41항에 있어서, 상기 전원선에 인가하는 전압을 발생하는 전원 수단을 더 구비하는 것을 특징으로 하는 화상 표시 장치.42. An image display apparatus according to claim 41, further comprising power supply means for generating a voltage applied to said power supply line.
제42항에 있어서, 상기 전원 수단은 상기 전원선에 인가되는 전압의 극성을 수평 주사 기간마다 교호로 변화 시키는 것을 특징으로 하는 화상 표시 장치.The image display apparatus according to claim 42, wherein the power supply means alternately changes the polarity of the voltage applied to the power supply line every horizontal scanning period.
제42항에 있어서, 상기 전원 수단은 상기 전원선에 인가되는 전압의 극성을 수직 주사 기간마다 교호로 변화시키는 것을 특징으로 하는 화상 표시 장치.The image display apparatus according to claim 42, wherein the power supply means alternately changes the polarity of the voltage applied to the power supply line at every vertical scanning period.
제41항에 있어서, 상기 디지탈 신호는 사람의 눈의 특성을 이용한 의사 계조 표시법을 이용하여 생성되는 것을 특징으로 하는 화상 표시 장치.The image display device according to claim 41, wherein the digital signal is generated using a pseudo gray scale display method using characteristics of a human eye.
제41항에 있어서, 상기 화소를 구성하는 스위칭 소자는 다결정 실리콘 박막 트랜지스터인 것을 특징으로 하는 화상 표시 장치.42. An image display device according to claim 41, wherein the switching element constituting the pixel is a polycrystalline silicon thin film transistor.
제41항에 있어서, 상기 데이타 신호선 구동 회로는 다결정 실리콘 박막 트랜지스터에 의해 구성되고 있는 것을 특징으로 하는 화상 표시 장치.The image display device according to claim 41, wherein the data signal line driver circuit is made of a polycrystalline silicon thin film transistor.
매트릭스상으로 배치된 표시를 행하는 복수의 화소와; 상기 화소에 접속된 데이타 신호선과;(a) 수평 주사 기간이 복수의 기간으로 분할된 분할 기간마다 다른 전압이 인가되는 복수의 전원선과;(b)복수 비트의 디지탈 신호로 이루어지는 영상 신호에 근거하여 상기 전원선의 어느 2개를 상기 분할 기간 중 적어도 어느 하나의 분할 기간에 선택함으로써, 그 분할 기간에 선택된 전원선에 인가된 전압을 상기 데이타 신호선에 출력하는 데이타 신호선과 동수의 선택 출력 수단과;(c) 상기 선택 출력 수단에 의해 선택된 2개의 전압의 사이의 전압을 발생하는 데이타 신호선과 동수의 중간치 발생수단을 포함하는 전압 출력 회로를 갖는 데이타 신호선 구동 회로를 포함하는 화상 표시 장치.A plurality of pixels for performing display arranged in a matrix; A data signal line connected to the pixel; (a) a plurality of power supply lines to which different voltages are applied for each division period in which the horizontal scanning period is divided into a plurality of periods; and (b) based on a video signal consisting of a multiple bit digital signal. Selecting two output power lines in at least one of the division periods, thereby selecting and outputting the same number of data signal lines as the data signal lines for outputting the voltage applied to the power source line selected in the division periods to the data signal lines; and c) a data signal line driving circuit having a data signal line for generating a voltage between the two voltages selected by said selection output means and a voltage output circuit including an equal number of intermediate value generating means.
제48항에 있어서, 상기 전원선에 인가하는 전압을 발생하는 전원 수단을 더 포함하는 것을 특징으로 하는 화상 표시 장치.The image display apparatus according to claim 48, further comprising power supply means for generating a voltage applied to said power supply line.
제49항에 있어서, 상기 전원 수단은 상기 전원선에 인가되는 전압의 극성을 수평 주사 기간마다에 교호로 변화시키는 것을 특징으로 하는 화상 표시 장치.The image display apparatus according to claim 49, wherein the power supply means alternately changes the polarity of the voltage applied to the power supply line every horizontal scanning period.
제49항에 있어서, 상기 전원 수단은 상기 전원선에 인가되는 전압의 극성을 수직 주사 기간마다 교호로 변화시키는 것을 특징으로 하는 화상 표시 장치.The image display device according to claim 49, wherein the power supply means alternately changes the polarity of the voltage applied to the power supply line at every vertical scanning period.
제48항에 있어서, 상기 디지탈 신호는 사람의 눈의 특성을 이용한 의사 계조 표시법을 이용하여 생성되는 것을 특징으로 하는 화상 표시 장치.The image display apparatus according to claim 48, wherein the digital signal is generated using a pseudo gray scale display method using characteristics of a human eye.
제48항에 있어서, 상기 화소를 구성하는 스위칭 소자는 다결정 실리콘 박막 트랜지스터인 것을 특징으로 하는 화상 표시 장치.The image display device according to claim 48, wherein the switching element constituting the pixel is a polycrystalline silicon thin film transistor.
제48항에 있어서, 상기 데이타 신호선 구동 회로는 다결정 실리콘 박막 트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 화상 표시 장치.The image display device according to claim 48, wherein the data signal line driver circuit is made of a polycrystalline silicon thin film transistor.
주사 기간이 복수의 기간으로 분할된 분할 기간마다 다른 전압이고, 각각에 다른 소정의 전압 범위내에서 변화하는 전압이 인가되는 복수의 전원선과; 상기 분할기간을 결정하기 위해 복수 비트로 표시되는 기준 신호와 복수 비트의 디지탈 신호를 비교하고, 양자가 일치했을 때에 상기 전원선의 어느 하나를 일치한 기준 신호에 의해 결정되는 분할 기간에 선택함으로써, 그 분할 기간에 선택된 전원선에 인가된 전압을 출력하는 선택 출력 수단을 포함하는 전압 출력 회로.A plurality of power supply lines each having a different voltage for each of the divided periods in which the scanning period is divided into a plurality of periods, and to which voltages varying within different predetermined voltage ranges are respectively applied; The division is made by comparing a reference signal represented by a plurality of bits and a digital signal of a plurality of bits to determine the division period, and selecting one of the power lines in the division period determined by the matching reference signal when both match. And a selection output means for outputting a voltage applied to the power supply line selected in the period.
제55항에 있어서, 상기 선택 출력 수단은, 상기 기준 신호와 상기 디지탈 신호가 일치했을 때의 기준 신호에 의해 결정되는 분할 기간만큼 유효로 되는 제어 신호를 출력하는 출력 제어 수단; 및 상기 출력 수단으로부터의 제어 신호에 의해 도통하고, 선택된 전원선에 인가되는 전압을 출력하는 출력수단을 포함하는 것을 특징으로 하는 전압 출력 회로.56. The apparatus of claim 55, wherein the selection output means comprises: output control means for outputting a control signal valid for a division period determined by a reference signal when the reference signal and the digital signal coincide; And output means for conducting by a control signal from said output means and outputting a voltage applied to a selected power supply line.
제56항에 있어서, 상기 출력 제어 수단은, 상기 기준 신호와 적어도 최상위 비트를 제외한 상기 디지탈 신호를 비트마다 비교하는 일치 검출 비교기; 및 상기 기준 신호와 상기 디지탈 신호가 일치했을 때에 상기 일치 검출 비교기로부터 출력되는 일치 검출 신호와 상기 최상위 비트 또는 상기 최상위 비트측으로부터의 복수 비트와의 논리곱을 취함으로써 상기 제어 신호를 출력하는 복수의 AND회로를 포함하는 것을 특징으로 하는 전압 출력 회로.57. The apparatus of claim 56, wherein the output control means comprises: a match detection comparator for comparing the reference signal with the digital signal except at least the most significant bit for each bit; And a plurality of ANDs for outputting the control signal by taking a logical product of a coincidence detection signal output from the coincidence detection comparator and the most significant bit or a plurality of bits from the most significant bit side when the reference signal and the digital signal match. A voltage output circuit comprising a circuit.
제56항에 있어서, 상기 출력 수단은 상기 전원선에 각각 접속되는 트랜지스터를 상기 전원선과 동수 가지고 있는 것을 특징으로 하는 전압 출력 회로.57. The voltage output circuit as set forth in claim 56, wherein said output means has transistors each connected to said power supply line equal to said power supply line.
제55항에 있어서, 상기 전압 범위가 상기 전원선 사이에서 서로 연속하고 있는 것을 특징으로 하는 전압 출력 회로.The voltage output circuit as set forth in claim 55, wherein said voltage range is continuous with each other between said power lines.
제59항에 있어서, 상기 전압 범위가 상기 전원선마다 균등하게 분할되어 있는 것을 특징으로 하는 전압 출력 회로.60. The voltage output circuit as claimed in claim 59, wherein said voltage range is equally divided for said power lines.
제56항에 있어서, 상기 기준 신호를 발생하는 카운터를 더 포함하고 있는 것을 특징으로 하는 전압 출력 회로.57. The voltage output circuit as claimed in claim 56, further comprising a counter for generating said reference signal.
표시 매체를 가지고, 매트릭스상으로 배치된 표시를 행하는 복수의 화소와; 상기 화소에 접속된 데이타 신호선과;(3) 수평 주사 기간이 복수의 기간으로 분할된 분할 기간마다 다른 전압이고, 상기 표시 매체의 오프 레벨로부터 온 레벨까지에 대응하고, 각각에 다른 전압 범위내에서 변화하는 전압이 인가되는 복수의 전원선; 및(b)상기 분할 기간을 결정하기 위하여 복수 비트로 표시된 기준 신호와 복수 비트의 디지탈 신호로 이루어진 영상 신호를 비교하고, 양자가 일치했을 때에 일치간 기준 신호에 의해 결정되는 분할 기간에 상기 전원선의 어느 하나를 선택함으로써, 그 분할 기간에 선택된 전원선에 인가된 전압을 출력하는 데이타 신호선과 동수의 선택 출력 수단을 포함하는 전압 출력 회로를 갖는 데이타 신호선 구동 회로를 포함하는 화상표시 장치.A plurality of pixels having a display medium and configured to display in a matrix; (3) a data scanning line connected to the pixel; and (3) a horizontal scanning period is a different voltage for each divided period divided into a plurality of periods, and corresponds to an off level to an on level of the display medium, each within a different voltage range. A plurality of power lines to which a varying voltage is applied; And (b) comparing a video signal composed of a plurality of bits with a reference signal indicated by a plurality of bits and a digital signal for determining the division period, and determining which division of the power line in the division period determined by the reference signal between matches when the two signals coincide. And a data signal line driver circuit having a data signal line for outputting a voltage applied to the selected power supply line in the division period and a voltage output circuit including the same number of output means for selecting.
제 62항에 있어서, 상기 선택 출력 수단은, 상기 기준 신호와 상기 디지탈 신호가 일치했을 때의 기준 신호에 의해 결정되는 분할 기간만큼 유효로 되는 제어 신호를 출력하는 출력 제어 수단과; 상기 출력 제어 수단으로부터의 제어 신호 의해 도통하고, 선택된 전원선에 인가되는 전압을 출력하는 출력 수단을 포함하고 있는 것을 특징으로 하는 화상 표시 장치.63. The apparatus of claim 62, wherein the selection output means comprises: output control means for outputting a control signal valid for a division period determined by a reference signal when the reference signal and the digital signal coincide; And output means for conducting by a control signal from said output control means and for outputting a voltage applied to the selected power supply line.
제63항에 있어서, 상기 출력 수단은 상기 전원선으로부터의 상기 전압을 공통의 상기 데이타 신호선으로 출력하는 트랜지스터를 상기 전원선과 동수 가지고 있는 것을 특징으로 하는 화상 표시 장치.66. The image display device according to claim 63, wherein the output means has a transistor equal to the power supply line for outputting the voltage from the power supply line to the common data signal line.
제64항에 있어서, 상기 선택 출력 수단은, 상기 트랜지스터의 상기 제어 신호가 입력되는 제어 단자에 직렬로 접속되는 콘덴서와; 상기 전원선이 접속되는 상기 트랜지스터의 입력 단자와 상기 제어 단자와의 사이에 접속되는 저항을 더 포함하는 것을 특징으로 하는 화상 표시 장치.65. The apparatus of claim 64, wherein the selection output means comprises: a capacitor connected in series to a control terminal to which the control signal of the transistor is input; And a resistor connected between the input terminal of the transistor to which the power supply line is connected and the control terminal.
제62항에 있어서, 상기 데이타 신호선 구동 회로는 상기 전원선을 각각 하나씩 갖는 제1구동부 및 제2구동부로 이루어지고, 이들 제1 및 제2구동부가 상기 화소를 포함하는 표시 부에서의 상기 데이타 신호선이 인출되는 양측에 배치되고, 상기 제1구동부에 제1전원 전압 및 상기 제1전일 전압보다 높은 제2전일 전압이 인가되는 한편, 상기 제2구동부에 상기 제1전원 전압 및 상기 제1전원 전압보다 낮은 제3전원 전압이 인가되는 것을 특징으로 하는 화상 표시 장치.63. The data signal line driving circuit of claim 62, wherein the data signal line driver circuit includes a first driver and a second driver each having one of the power lines, and the first and second driver units include the pixel. The first driving voltage and the second full voltage higher than the first full voltage are applied to the first driving part, and the first power supply voltage and the first power supply voltage are applied to the first driving part. A lower third power supply voltage is applied.
제62항에 있어서, 상기 데이타 신호선 구동 회로는 상기 화소가 형성되는 기판상의 소정의 실장 영역에 실장되도록 집적 회로 칩에 형성정과 동시에, 상기 데이타 신호선에 상기 전압을 출력하기 위한 제1및 제2출력 단이며, 상기 화소에 가까운 측단부에 소정의 피치로 배열되는 제1출력 단자 및 상기 화소로부터 먼 측단부에상기 피치로 상기 제1출려 단자와 1/2피치 어긋나게 배열되는 제2출력 단자를 가지고 있고, 상기 제1출력 단자는 상기 화소측에 배치되는 상기 데이타 신호선의 단부에 접속되는 한편, 상기 제2출력 단자는 상기 기판에서 상기 데이타 신호선이 형성되는 도전층과는 다른 도전층에 형성된 바이패스용 배선을 통해 상기 데이타 신호선의 단부에 접속되어 있는 것을 특징으로 하는 화상 표시 장치.63. The first and second outputs of claim 62, wherein the data signal line driver circuit is configured to be mounted on a predetermined mounting area on a substrate on which the pixel is to be formed and to output the voltage to the data signal line at the same time. And a first output terminal arranged at a predetermined pitch at a side end portion close to the pixel and a second output terminal arranged at a pitch at a side pitch far from the pixel and shifted 1/2 pitch with the first pull-out terminal at the pitch. And the first output terminal is connected to an end of the data signal line disposed on the pixel side, while the second output terminal is formed in a conductive layer different from the conductive layer in which the data signal line is formed on the substrate. And an end portion of the data signal line via a wiring line.
제67항에 있어서, 상기 데이타 신호선 구동 회로의 한 출력 단자와 한 데이타 신호선과의 사이에 직렬로 접속되는 제1스위칭 소자; 및 동일 출력 단자와 상기 데이타 신호선과 인접하고, 쌍을 이루는 데이타 신호선과의 사이에 직렬로 접속되는 제2스위칭 소자를 더 포함하고, 상기 제1 및 제2스위칭 소자는 수평 주사 기간에서의 1/2의 기간씩 상보적으로 도통하는 것을 특징으로 하는 화상 표시 장치.68. The apparatus of claim 67, further comprising: a first switching element connected in series between one output terminal of said data signal line driver circuit and one data signal line; And a second switching element which is connected in series between the same output terminal and the data signal line and which is paired with the data signal line, wherein the first and second switching elements are divided into 1 / h in the horizontal scanning period. The image display device is electrically conductive for two periods.
제68항에 있어서, 상기 제1 및 제2스위칭 소자는 공통의 제어 신호에 의해 도통이 제어되는 상보형 금속산화막 반도체로 이루어지는 것을 특징으로 하는 화상 표시 장치.69. The image display device according to claim 68, wherein the first and second switching elements are made of a complementary metal oxide film semiconductor whose conduction is controlled by a common control signal.
제62항에 있어서, 상기 표시 매체는 액정인 것을 특징으로 하는 화상 표시 장치.63. The image display device of claim 62, wherein the display medium is a liquid crystal.
매트릭스상으로 배치된 복수의 화소 전극과; 표시 매체를 통해 상기 화소 전극의 모두에 대향하도록 배치된 공통 전극과; 상기 화소 전극에 접속된 데이타 신호선과;(a)상기 표시 매체의 구동에 필요한 최대 전압의 1/N이 되는 전압 범위내에서 수평 주사 기간에 N회 변화하는 전압이 인가되는 전원선과;(b)상기 분할 기간을 결정하기 위하여 복수 비트로 표시된 기준 신호와 복수 비트의 디지탈 신호로 이루어지는 영상 신호를 비교하고, 양자가 일치했을 때에 일치한 기준 신호에 의해 결정되는 분할 기간에 상기 전원선에 인가된 전압을 출력하는 데이타 신호선과 동수의 선택 출력 수단을 구비한 전압 출력 회로를 갖는 데이타 신호선 구동 회로;및 상기 전안 범위와 동등한 레벨씩 다른 N개의 공통 전위를 수평 주사 기간에서의 다른 기간마다 하나씩 상기 전압의 변화에 동기하여 상기 공통 전극에 공급하는 공통 전위 발생 수단을 포함하는 화상 표시장치.A plurality of pixel electrodes arranged in a matrix; A common electrode disposed to face all of the pixel electrodes through a display medium; A data signal line connected to the pixel electrode; (a) a power supply line to which a voltage that is changed N times in a horizontal scanning period is applied within a voltage range that is 1 / N of the maximum voltage required for driving the display medium; (b) In order to determine the division period, a video signal composed of a reference signal represented by a plurality of bits and a digital signal of a plurality of bits is compared, and when the two are coincident, the voltage applied to the power supply line is determined in the division period determined by the matched reference signal. A data signal line driver circuit having a voltage output circuit having an output data signal line and an equal number of selection output means; and changing the voltage one by one at every other period in a horizontal scanning period, the N common potentials having different levels equal to the power range. And common potential generating means for supplying the common electrode in synchronization with each other.
제71항에 있어서, 상기 선택 출력 수단은, 상기 기준 신호와 상기 디지탈 신호가 일치했을 때의 기준 신호에 의해 결정되는 분할 기간만큼 유효로 되는 제어 신호를 출력하는 출력 제어 수단;및 상기 출력 제어 수단으로부터의 제어 신호에 의해 도통하고, 선택된 전원선에 인가되는 전압을 출력하는 출력 수단을 포함하는 것을 특징으로 하는 화상 표시 장치.72. The apparatus of claim 71, wherein the selection output means comprises: output control means for outputting a control signal valid for a division period determined by a reference signal when the reference signal and the digital signal coincide; and the output control means And output means for conducting by a control signal from the controller and outputting a voltage applied to the selected power supply line.
제72항에 있어서, 상기 출력 수단은 상기 전원선으로부터의 상기 전압을 상기 데이타 신호선에 출력하는 트랜지스터를 구비하는 것을 특징으로 하는 화상 표시 장치.73. The image display device according to claim 72, wherein said output means comprises a transistor for outputting said voltage from said power supply line to said data signal line.
제73항에 있어서, 상기 공통 전위 발생 수단은, 클럭에 근거하여 복수 비트의 코드 신호를 출력하는 카운터와; 상기 코드 신호를 복호함으로써 각각이 다른 기간에 유효로 되는 선택 신호를 출력하는 디코더와; 상기 공통 전위의 기준이 되는 복수의 기준 전압으로부터 하나를 상기 선택신호에 근거하여 선택하는 아날로그 스위치와; 선택된 상기 기준 전압을 완충 증폭함으로써 상기 공통 전위를 발생하는 버퍼를 포함하는 것을 특징으로 하는 화상 표시 장치.74. The apparatus of claim 73, wherein the common potential generating means comprises: a counter for outputting a plurality of bits of code signals based on a clock; A decoder which outputs a selection signal which is valid for a different period by decoding the code signal; An analog switch for selecting one of a plurality of reference voltages as a reference of the common potential based on the selection signal; And a buffer which generates the common potential by buffering and amplifying the selected reference voltage.
제72항에 있어서, 상기 전원선에 인가하는 전압을 발생하는 전원 수단으로서 상기 전압의 극성을 수평 주사 기간마다 반전시키는 전원 수단을 더 포함하고, 상기 출력 수단은, 상기 전원선으로부터의 상기 전압을 공통의 상기 데이타 신호선에 출력하고, 서로 병렬 접속되는 p채널형 트랜지스터와 n채널형 트랜지스터; 및 상기 제어 신호에 응답하여 p채널형 트랜지스터 및 n채널형 트랜지스터가 함께 도통하도록 상기 p채널형 트랜지스터 및 n채널형 트랜지스터의 어느 한쪽에 공급되는 상기 제어 신호를 반전시키는 인버터를 포함하는 것을 특징으로 하는 화상 표시 장치.73. The apparatus of claim 72, further comprising power supply means for inverting the polarity of the voltage every horizontal scanning period, as power supply means for generating a voltage applied to the power supply line, wherein the output means is configured to supply the voltage from the power supply line. A p-channel transistor and an n-channel transistor outputted to the common data signal line and connected in parallel with each other; And an inverter for inverting the control signal supplied to either of the p-channel transistor and the n-channel transistor so that the p-channel transistor and the n-channel transistor are connected together in response to the control signal. Image display device.
제71항에 있어서, 상기 공통 전위 발생 수단은 상기 공통 전위의 극성을 상기 전압의 극성과 역으로 하는 것을 특징으로 하는 화상 표시 장치.72. The image display device according to claim 71, wherein the common potential generating means makes the polarity of the common potential reverse to the polarity of the voltage.
제76항에 있어서, 상기 공통 전위 발생 수단은, 클럭에 근거하여 복수 비트의 코드 신호를 출력하는 카운터와; 상기 코드 신호를 복호함으로써 각각이 다른 기간에 유효로 되는 선택 신호를 출력하는 디코더와; 상기 공통 전위의 기준이 되고, 절대값이 동일하고 극성이 다른 1쌍의 기준 전위의 복수 쌍으로 이루어지는 기준 전위로부터 하나를 상기 선택 신호에 근거하여 선택하는 아날로그 스위치; 및 선택된 상기 기준 전압을 완충 증폭함으로써 상기 공통 전위를 발생하는 버퍼를 포함하는 것을 특징으로 하는 화상 표시 장치.77. The apparatus according to claim 76, wherein said common potential generating means comprises: a counter for outputting a plurality of bits of code signals based on a clock; A decoder which outputs a selection signal which is valid for a different period by decoding the code signal; An analog switch which selects one of reference pairs of a pair of reference potentials having the same absolute value and different polarity based on the selection signal as a reference of the common potential; And a buffer which generates the common potential by buffering and amplifying the selected reference voltage.
제71항에 있어서, 상기 전원선에 인가하는 전압을 발생하는 전원 수단으로서, 수평 주사 기간에서의 상기 전압의 변화율을 다르게 하는 전원 수단을 더 포함하는 것을 특징으로 하는 화상 표시 장치.72. The image display apparatus according to claim 71, further comprising: power supply means for generating a voltage applied to the power supply line, the power supply means for varying a rate of change of the voltage in a horizontal scanning period.
제78항에 있어서, 상기 전원 수단은, 수평 주사 기간에서 주기가 변화하는 출력을 발생하는 클럭 발생 회로와; 상기 클럭에 근거하여 복수 비트의 분주 신호를 출력하는 카운터; 및 상기 분주 신호를 아날로그 신호로 변환하는 디지탈/아날로그 컨버터를 포함하는 것을 특징으로 하는 화상 표시 장치.79. The apparatus of claim 78, wherein the power supply means comprises: a clock generation circuit for generating an output of varying period in a horizontal scanning period; A counter for outputting a plurality of bits of divided signals based on the clock; And a digital / analog converter for converting the divided signal into an analog signal.
제71항에 있어서, 상기 표시 매체는 액정인 것을 특징으로 하는 화상 표시 장치.72. The image display device of claim 71, wherein the display medium is a liquid crystal.
※ 참고사항; 최초출원 내용에 의하여 공개하는 것임.※ Note; Disclosure based on original application.