KR970003980A - 반도체소자의 캐패시터 형성방법 - Google Patents
반도체소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR970003980A KR970003980A KR1019950017479A KR19950017479A KR970003980A KR 970003980 A KR970003980 A KR 970003980A KR 1019950017479 A KR1019950017479 A KR 1019950017479A KR 19950017479 A KR19950017479 A KR 19950017479A KR 970003980 A KR970003980 A KR 970003980A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- sog
- ruthenium oxide
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 title claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract 15
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract 15
- 238000005530 etching Methods 0.000 claims abstract 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract 7
- 239000010936 titanium Substances 0.000 claims abstract 7
- 239000012535 impurity Substances 0.000 claims abstract 6
- 239000004020 conductor Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 4
- 239000002994 raw material Substances 0.000 claims 4
- 239000007789 gas Substances 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 229910052786 argon Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000005240 physical vapour deposition Methods 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 하부절연층이 형성된 반도체기판의 예정된 부분에 접속되는 도전체 플러그를 형성하고 전체표면상부에 티타늄막/티타늄질화막을 형성한 다음, 상기 티타늄질화막 상부에 제1루테늄산화막을 형성하고 그 상부에 제1SOG막을 형성한 다음, 상기 제1SOG막을 완충막으로하여 상기 제1루테늄산화막 표면에 불순물을 주입하고 상기 제1SOG막 상부에 제2SOG막을 형성한 다음, 저장전극마스크를 이용한 식각공정으로 상기 제2,1SOG막을 식각하고 상기 제2,1SOG막을 마스크로하여 상기 제1루테늄막을 식각한 다음, 상기 제2,1SOG막을 제거하여 저장전극을 형성하고 전체표면상부에 유전체막을 일정두께 형성한 다음, 상기 유전체막 상부에 플레이트전극인 제2루테늄산화막을 일정두께 형성함으로써 초고집적화된 반도체소자에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성하고 상기 저장전극의 손상과 후속열공정으로 인한 상기 저장전극의 특성변화를 방지하며 상기 저장전극의 누설전류특정을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1G도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.
Claims (26)
- 반도체기판 상부에 하부절연층을 형성하는 공정과, 캐패시터 콘택마스크를 이용한 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 예정된 부분에 접속되는 도전체 플러그를 형성하는공정과, 전체표면상부에 티타늄막/티타늄질화막을 일정두께 형성하는 공정과, 상기 티타늄질화막 상부에 저장전극인 제1루테늄산화막을 일정두께 형성하는 공정과, 상기 제1루테늄산화막 상부에 제1SOG막을 일정두께 형성하는 공정과, 전체표면상부에 불순물주입공정으로 상기 제1루테늄산화막의 표면에 주입하는 공정과, 상기 제1SOG막 상부에 제2SOG막을 일정두께 형성하는 공정과, 상기 제2SOG막 상부에 저장전극마스크를 이용한 식각공정을 이용하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 제2,1 SOG막을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 제2,1 SOG막을 마스크로하여 상기 루테늄산화막과 티타늄막을 식각하는 공정과, 상기 제2,1 SOG막을 제거하는 공정과, 전체표면상부에 유전체막을 형성하는 공정과, 상기 유전체막 상부에 플레이트전극인 제2루테늄산화막을 일정두께 형성하는공정을 포함하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 도전체는 다결정실리콘으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 티타늄질화막은 CVD방법으로 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
- 제3항에 있어서, 상기 CVD방법은 TDMAT를 원료로 이용하여 300 내지 500℃온도에서 실시되는 것을 특징으로 하는 반도체소자의 개패시터 형성방법.
- 제1항에 있어서, 상기 CVD 티타늄질화막은 200 내지 1000Å두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 티타늄막은 PVD 방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 티타늄막은 100 내지 500Å두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제1루테늄산화막은 루테늄타켓과 산소 및 아르곤가스를 이용하여 형성되는 것을 DC스퍼터링 반응기에서 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제1루테늄산화막은 2000 내지 5000Å두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제1루테늄산화막은 25 내지 500℃온도에서 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제1SOG막은 300 내지 1500Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 불순물은 백금이 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 불순물주입공정은 Pt(CO)2Cl2기체를 원료로 하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 불순물의 농도는 1019이온/cm2이상인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 불순물주입공정은 1KeV의 에너지로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제2SOG막은 1000 내지 3500Å두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제2,1SOG막 식각공정은 CHF3/CF4, O2 및 Ar 화학물질을 이용하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제1루테늄산화막 및 티타늄막 식각공정은 Cl2/O2, Ar 기체를 이용한 RIE반응기에서실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제1루테늄산화막 및 티타늄막/티타늄질화막 식각공정은 상기 하부절연층을 식각장벽으로 하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 유전체막은 BST로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 유전체막은 PZT로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제2루테늄산화막은 LPCVD방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제22항에 있어서, 상기 LPCVD방법은 300 내지 600℃의 온도에서 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제22항에 있어서, 상기 LPCVD방법은 Ru(DPM)3와 O2를 원료로하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제22항에 있어서, 상기 LPCVD방법은 Ru(DPM)3와 O3를 원료로하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 제2루테늄산화막은 1000 내지 3000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017479A KR0159013B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의 캐패시터 형성방법 |
| US08/670,592 US5702970A (en) | 1995-06-26 | 1996-06-26 | Method for fabricating a capacitor of a semiconductor device |
| JP8166338A JP2802262B2 (ja) | 1995-06-26 | 1996-06-26 | 半導体素子のキャパシター製造方法 |
| CN96107006A CN1054702C (zh) | 1995-06-26 | 1996-06-26 | 制造半导体器件电容器的方法 |
| US08/925,060 US5953576A (en) | 1995-06-26 | 1997-09-09 | Method for fabricating a capacitor of a semiconductor device |
| US09/336,698 US6080594A (en) | 1995-06-26 | 1999-06-21 | Method for fabricating a capacitor of a semiconductor device |
| CN99123981.4A CN1122306C (zh) | 1995-06-26 | 1999-11-22 | 制造半导体器件电容器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017479A KR0159013B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003980A true KR970003980A (ko) | 1997-01-29 |
| KR0159013B1 KR0159013B1 (ko) | 1998-12-01 |
Family
ID=19418324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017479A KR0159013B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159013B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394851B1 (ko) * | 2000-11-22 | 2003-08-19 | 주식회사 하이닉스반도체 | 반향제거기의 성능을 위한 디에스피의 채널할당방법 |
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100552283B1 (ko) * | 1998-01-22 | 2006-06-23 | 삼성전자주식회사 | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 |
-
1995
- 1995-06-26 KR KR1019950017479A patent/KR0159013B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552283B1 (ko) * | 1998-01-22 | 2006-06-23 | 삼성전자주식회사 | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 |
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100394851B1 (ko) * | 2000-11-22 | 2003-08-19 | 주식회사 하이닉스반도체 | 반향제거기의 성능을 위한 디에스피의 채널할당방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0159013B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100323711B1 (ko) | 강유전체 메모리 제조방법 | |
| JP3523391B2 (ja) | キャパシタおよびその製造方法 | |
| KR20000026967A (ko) | 반도체 장치의 커패시터 및 그 형성 방법 | |
| KR970060384A (ko) | 반도체 장치의 축전기 제조방법 | |
| KR970063730A (ko) | 강유전체 메로리 장치 및 그 제조 방법 | |
| KR970003980A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100360150B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR19980060528A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR100326242B1 (ko) | 반도체장치의커패시터형성방법 | |
| KR970054005A (ko) | 반도체소자 캐패시터 형성방법 | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100436057B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR20010018819A (ko) | 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법 | |
| KR100324016B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR100235948B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100400290B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100333641B1 (ko) | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 | |
| KR100337926B1 (ko) | 반도체소자의저장전극형성방법 | |
| KR100207516B1 (ko) | 반도체 장치의 패턴 형성방법 | |
| KR0146256B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100219510B1 (ko) | 에프 램(fram) 셀의 제조방법 | |
| KR100326243B1 (ko) | 래치업방지를위한씨모스트랜지스터형성방법 | |
| KR19980052468A (ko) | 에프램 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130805 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 17 |
|
| EXPY | Expiration of term |