KR960010066B1 - Electrical characteristic measuring apparatus - Google Patents

Electrical characteristic measuring apparatus Download PDF

Info

Publication number
KR960010066B1
KR960010066B1 KR880007244A KR880007244A KR960010066B1 KR 960010066 B1 KR960010066 B1 KR 960010066B1 KR 880007244 A KR880007244 A KR 880007244A KR 880007244 A KR880007244 A KR 880007244A KR 960010066 B1 KR960010066 B1 KR 960010066B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
electrical
characteristic
measuring
apparatus
electrical characteristic
Prior art date
Application number
KR880007244A
Other languages
Korean (ko)
Other versions
KR890001176A (en )
Inventor
유우지 하야카와
타쿠오 우치다
Original Assignee
이노우에 아키라
도오교오 에레구토론 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Abstract

요약없음 No Summary

Description

전기 특성 측정장치 Electrical characteristic measuring device

제1도는 종래의 전기특성 측정장치의 개략구성을 나타낸 설명도. First turning an explanatory view showing a schematic configuration of a conventional electric characteristic measuring apparatus.

제2도는 종래의 전기특성 측정장치의 얹어놓는대의 표면을 나타낸 평면도. A second turning surface plan view of a single laying topped with a conventional electric characteristic measuring apparatus.

제3도는 종래의 전기특성 측정장치의 얹어놓는대의 표면의 다른 예를 나타낸 평면도. The third turning a plan view showing another example of the one surface laying topped with a conventional electric characteristic measuring apparatus.

제4도는 본 발명의 1실시예의 전기특성 측정장치의 개략 구성을 나타낸 설명도. The fourth turning an explanatory view showing a schematic configuration of one embodiment of the electrical characteristic measuring apparatus according to the present invention;

제5도는 제4도에 나타낸 본 발명의 장치에 측정기를 접속한 상태를 나타낸 설명도. The fifth turning an explanatory view showing a state of connecting the meter to the device of the present invention shown in FIG. 4.

제6도의 (A)는 그라운디드(Grounded) 접속에 의하여, 측정기와 반도체 웨이퍼를 접속한 상태를 나타낸 설명도. The sixth degree (A), by Gras Wounded (Grounded) connection, an explanatory view showing a state of connecting a measuring instrument as a semiconductor wafer.

제6도의 (B)는 플로우팅(Floating) 접속에 의하여 측정기와 반도체 웨이퍼를 접속한 상태를 나타낸 설명도. The sixth degree (B) is a drawing showing the connection of measuring devices as a semiconductor wafer in a floating state by (Floating) connection.

제7도는 소정 형상의 전압측정전극과 접압인가 전극으로서 구성된 도체부를 나타낸 평면도이다. 7 is a plan view showing the turning-shaped voltage measurement electrode and the contact pressure is predetermined as an electrode composed of the conductor portion.

* 도면의 주요부분에 대한 부호의 설명 * Description of the Related Art

1 : 반도체 웨이퍼2 : 얹어놓는대 1: Semiconductor wafer 2: placing against topped

2a : 알루미늄 형성대3 : 세라믹 형성대 2a: forming aluminum to 3: ceramic formed for

3 : 프로우브 카아드(Probe card)4 : 프로우브 침 3: probe car ad (Probe card) 4: probe needles

5 : 시일드 판6 : 케이블 5: The shielding plate 6: cable

7,8,9,10 : 전극20 : 얹어놓는대 7,8,9,10: for placing topped Electrode 20

20a : 얹어놓은대 (20)의 상부20b : 얹어놓은 대 (20)의 하부 20a: lower part of the board (20) placed topped with: the upper part of the stand 20, 20b sewn topped

21 : 반도체 웨이퍼22 : 진공부 21: Semiconductor wafer 22: vacuum

23 : 지지대24 : 중공부 23: support 24: Hollow portion

25 : 도체부26 : 가아드(guard) 전극 25: conductor 26: ego de (guard) electrode

27 : 보울트 나사28 : 관통구멍 27: screw bolt 28: through-hole

29 : 나사부시(Bush)30 : O형상링 29: screw portion when (Bush) 30: O-ring

31 : 시일드부재32 : 케이블 31: shielding member 32: cable

33 : 관통구멍34 : 나사부시 33: through hole 34: screw portion when

35 : 보울트 나사36 : 프로우브 카아드 35: screw bolt 36: a probe car ad

37 : 프로우브 침38 : 동축케이블 37: 38 needle probe: Coaxial cable

39 : 측정기40 : 도체부 39: 40 Meter: conductor

41 : 전압측정전극41a : 측정전극 접속단자 41: voltage measurement electrodes 41a: measurement electrode connection terminals

42 : 전압인가 전극42a : 인가전극 접속단자 42: voltage application electrode 42a: application electrode connecting terminal

43a,43b : 절연영역44 : 흡입관 43a, 43b: insulation region 44: suction pipe

L 1 ,L 1 : 직선 L 1, L 1: straight

본 발명은 반도체 칩등의 전기적 특성을 측정하는 전기 특성 측정 장치에 관한 것이다. The present invention relates to an electrical characteristic measuring device for measuring the electrical properties of the semiconductor chipdeung.

종래에 있어, 예를들면, 다수개의 반도체 칩을 형성한 반도체 웨이퍼는, 검사 공정에서 반도체 칩의 전기적 특성의 측정이 행하여 진다. In the prior art, for example, a semiconductor wafer to form a plurality of semiconductor chips, the measurement of the electrical properties of the semiconductor chip is carried out in the inspection step.

이 측정결과에 의거하여, 반도체 웨이퍼의 양품과 불량품의 구별이 행하여 진다. On the basis of the measurement results, the non-defective product and a defective product in the distinction of the semiconductor wafer it is carried out.

이와같은 전기적 특성 측정장치로서, 종래에, 예를들면 제1도에 나타낸 바와같은 반도체 웨이퍼 프로우버(prober)가 사용되고 있다. Such an electrical characteristic measurement apparatus, it is in the prior art, for instance a semiconductor wafer Pro Uber (prober) as shown in FIG. 1 is used. 도면중 (1)은, 피측정체의 반도체 웨이퍼이다. (1) in the figure is a semiconductor wafer of the measured body.

반도체 웨이퍼(1)에는, 다수개(수백개)의 반도체 칩이 규칙적으로 옳바르게 형성되어 있다. The semiconductor wafer (1), a semiconductor chip is formed correctly right on a regular basis of a plurality of (several hundred).

상기의 반도체 웨이퍼(1)는 얹어놓는대(2) 위에 얹어놓여져 있다. The semiconductor wafer 1 is placed on the placing topped topped board (2). 얹어놓는대(2)는, 세라믹 형성대(2b) 위에 알루미늄 형성대(2a)를 적층한 구조로 되어 있다. Placing topped board (2), and is formed of a ceramic board (2b) formed by laminating an aluminum board (2a) over the structure. 얹어놓는대(2)의 윗쪽에는, 반도체 웨이퍼(1)에 대향하도록 하여 프로우브 카아드(probe card)(3)가 배치되어 있다. Above the board (2) is topped with laying, so as to face the semiconductor wafer (1) is disposed on the probe car ad (probe card) (3). 프로우브 카아드(3)에는, 프로우브 침(4)이 돌출하여 형성되어 있다. Probe car ad (3) is formed by a probe needle 4 is projected. 반도체 칩의 전기특성의 측정은, 프로우브 침(4)을 소정의 반도체 칩의 패드(pad)부(칩내의 전극)에 맞닿게 하여 행한다. Is carried out by measuring the electrical characteristics of the semiconductor chips, the probe needle (4) abut on the pad (pad) unit (electrodes in the chip) of a given semiconductor chip.

즉, 프로우브 침(4)과 반도체 칩과를 전기적으로 도통한 상태로 한다. That is, as the probe needle (4) and the semiconductor chip and the electrically conductive state.

이어서, 테스터에 접속된 프로우브 침(4) 쪽에서 부터 반도체 칩쪽으로 측정신호를 공급하여, 반도체 칩에서의 검사신호를 검출한다. Then, from the side of the probe needle (4) connected to the tester supplies a measurement signal towards the semiconductor chip, to detect the test signal in a semiconductor chip.

이때의 검사 신호와 미리 정하여진 특정값과 비교하여 전기적특성을 점검한다. As compared with the specific value and the predetermined binary test signal at this time is checked for electrical characteristics.

이 경우에, 세라믹 형성대(2b)의 아래면에 착설된 시일드판(5)에 의하여 얹어놓는대(2)는 외부의 잡음으로 부터 전기적으로 차단되어 있다. In this case, for placing topped by a seal deupan 5 chakseol on the lower surface of the ceramic form for (2b) (2) is electrically isolated from external noise.

즉, 시일드판(5)을 케이블(6)을 통하여 접지함으로써, 시일드판(5)에 시일드 효과를 발휘시키고 있다. That is, by the ground through the seal deupan 5 cable 6, and can exert a shielding effect to the seal deupan 5. 시일드판(5)은, 도전성 부재로서 형성되어 있다. Deupan seal (5) is formed as a conductive member.

이와같이하여 측정된 측정결과에 의거하여 반도체 칩의 양품과 불량품을 선별한다. Thus by measuring on the basis of the measurement result are selected for a non-defective product and a defective product of the semiconductor chip.

그리고, 최종적으로는, 반도체 웨이퍼가 양품인가 불량품인가를 결정한다. And, finally determines the application, applying the semiconductor wafer is a non-defective defective.

그러나, 앞에서 설명한 전기특성 측정장치에서는, 얹어놓는대(2)의 일부가 알루미늄형성대(2a)로서 형성되어 있다. However, in the electrical characteristic measuring device described above, a part of the lay topped board (2) are formed as aluminum formed for (2a). 알루미늄은 도전성 재료이다. Aluminum is a conductive material. 이로인하여, 전기특성측정장치에 부속된 모우터 등의 부속계기로부터의 잡음이, 전자 유도작용에 의하여 알루미늄 형성대(2a) 내로 와전류를 발생시킨다. Due to this, the noise from the accessory instruments, such as the Motor supplied with the electrical characteristic measuring device, thereby generating an eddy current into the aluminum to form for (2a) by an electromagnetic induction action.

이 와전류의 영향에 의하여, 얹어놓는대(2) 위의 반도체 웨이퍼(1)의 뒷면의 전위가 0 볼트로 되지 않는다. By this eddy current effects, setting topped board (2) the potential of the back side of the semiconductor wafer (1) above is not to zero volts. 그 결과, 반도체 칩의 전기특성의 측정상에 오차가 발생되는 문제가 있었다. As a result, there is a problem that an error in the measurement of the electrical characteristics of the semiconductor chip occurs.

또한, 피측정체를 구성하는 반도체 칩이 예를들면 파워트랜지스터인 경우에, 얹어놓는대(2)는, 다음과 같이 구성되어 있었다. Further, for (2) placing the semiconductor chip constituting the body to be measured, for example, topped when the power transistor, is, was composed as follows:

즉, 제2도에 나타낸 바와같이, 알루미늄형성대(2a)의 표면에는, 예를들면 그의 중앙부에 금도금등으로 이루어진 원형의 전압측정 전극(7)이 형성되어 있다. That is, as shown in FIG. 2, the surface of aluminum for forming (2a), for example, the voltage measuring electrodes 7 made of gold-plated circular or the like is formed on its central portion. 전압측정전극(7)의 주위에는, 예를들면 금도금등으로 이루어진 둥근형상의 전압 인가전극(8)이 형성되어 있다. Around the voltage measuring electrodes 7, for example, a voltage application electrode 8 is formed on a round consisting of a gold plating or the like. 전압측정전극(7)과 전압인가 전극(8)의 사이에는, 소정의 간격이 형성되어 있다. Between the voltage measuring electrodes 7 and the voltage application electrode 8, a predetermined gap is formed. 이 간격에 의하여, 전압측정전극(7)과 전압인가 전극(8)은, 전기적으로 절연되어 있다. By this interval, the voltage measuring electrodes 7 and the voltage application electrode 8 is electrically insulated.

또한 제3도에 나타낸 다른 예의 것에서는, 알루미늄 형성대(2a)의 표면에, 예를들면 금도금으로 이루어진 반원형의 전압측정전극(9)과 전압인가 전극(10)이 소정의 간격을 두고, 서로 전기적으로 절연된 상태에서 형성되어 있다. Another example from also shown in FIG. 3, on the surface of the aluminum to form for (2a), for example, a voltage measurement electrode 9 and the voltage application electrode 10 of the semi-circular made of gold at a predetermined interval, with each other It is formed in the electrically isolated state.

이와같이 구성된 제2도 및 제3도의 전기특성 측정장치에서는, 다음과 같이하여 반도체 웨이퍼의 좋고 나쁨을 판정한다. In this way, the second degree and third-degree electrical characteristic measurement apparatus is configured to determine the good or bad of the semiconductor wafer in the following manner. 즉, 파워트랜지스터 등으로 이루어진 반도체 칩을 형성한 반도체 웨이퍼를 알루미늄 형성대(2a) 위에 얹어놓는다. That is, the semiconductor wafer placed topped forming a semiconductor chip consisting of a power transistor or the like formed on the aluminum for (2a). 이어서, 전압인가 전극(8), (10)에서 반도체 웨이퍼의 뒷면에 형성된 콜렉터 전극에 소정의 전압을 인가한다. Next, a given voltage is applied to the collector electrode formed on the back of a semiconductor wafer in the voltage application electrode 8, 10. 그 다음에, 반도체 웨이퍼의 표면에 형성된 에미터 전극 및 베이스 전극에 프로우브 침(4)을 맞닿게 한다. Then, the emitter electrode and the base electrode formed on the surface of the semiconductor wafer abut against the probe needle (4).

그리고, 전압인가 전극(8), (10) 사이에 인가된 전압을, 전압측정 전극(7), (9)에 의하여 측정한다. Then, the measurement by the voltage application electrode 8, 10, the voltage applied between the voltage measuring electrodes 7, 9. 이 측정값에 의거하여, 각각의 반도체 칩의 좋고 나쁨을 점검한다. On the basis of the measured values, checks the poor each well of the semiconductor chip.

이 결과, 반도체 웨이퍼의 좋고 나쁨을 판정한다. As a result, the well of the semiconductor wafer to determine the poor. 그러나, 반도체 웨이퍼에 형성된 반도체 칩의 위치에 의하여, 전압인가 전극(8), (10) 및 전압측정전극(7), (9)에 대한 거리가 달라지게 된다. However, the distance to the voltage application electrode 8, 10 and the voltage measuring electrodes 7, 9 by the position of the semiconductor chip formed on a semiconductor wafer become different.

한편, 반도체 웨이퍼의 뒷면에 형성된 콜렉터 전극은, 소정의 전기 저항을 가지고 있다. On the other hand, a collector electrode formed on the back of a semiconductor wafer, and has a predetermined electrical resistance. 따라서, 각각의 반도체 칩과 전압인가 전극(8), (10) 및 전압측정전극에 대한 거리가 서로다름으로서 기인하는 전압강하가, 각각의 반도체 칩의 전기특성 측정시에 발생하고 있다. Thus, each of the voltage drop resulting from the difference as a distance from each other on the semiconductor chip and the voltage application electrode 8, 10 and the voltage measuring electrode, and generated at the time of measurement of electric characteristics of the respective semiconductor chips.

그 결과, 반도체 웨이퍼위의 반도체 칩의 위치에 의하여, 측정결과가 서로 달라지는 현상이 발생되는 문제가 있었다. As a result, by the position of the semiconductor chip on the semiconductor wafer, there is a problem that the phenomenon in which the measurement results differ from each other occurs.

본 발명은, 얹어놓는대 내에서 발생하는 와전류를 방지하여, 피측정체의 전기특성을 극히 정확하게 측정할수가 있는 전기특성 측정장치를 제공하는 것을 목적으로 하는 것이다. The present invention, it is possible to prevent an eddy current generated in the large laying topped, it is an object to provide a measuring device with the electrical characteristic can very accurately measure the electrical characteristics of the measured body.

또한, 본 발명은, 피측정체의 임의의 위치에 있어서도, 전기 특성을 극히 정확하게 측정할수가 있는 전기 특성측정 장치를 제공하는 것을 목적으로 하는 것이다. In addition, the present invention is to an object of the present invention to provide an even, electrical characteristic measurement apparatus that can highly accurately measure the electric characteristics on an arbitrary position of the measured object.

본 발명은, 절연체로서 형성된 얹어놓는대와, 이 얹어놓는대 위에 형성된 도체부와, 이 도체부 위에 얹어놓여지는 피측정체에 대향하도록 하여 이 도체부의 위쪽에 형성된 전기특성검지수단과, 상기 얹어놓는대를 지지하는 절연부재로 이루어진 지지대와, 이 지지대를 전후, 좌우, 상하 방향으로 이동시키는 구동수단과를 구비하는 것을 특징으로 하는 전기특성 측정장치이다. The invention, topped with the with the conductor portion formed on a large lay against and are topped placing topped formed as an insulator, and the electrical characteristic detecting means formed in the top of the conductor portion and so as to be opposed to the measured object is placed topped over the conductor portion, and a support made of an insulating member for supporting the placing against, an electrical characteristic measurement apparatus comprising a drive means for moving the support in the front-rear, left and right, up and down.

본 발명의 전기특성 측정장치에서는, 얹어놓는대를 절연체로서 형성하고 있다. The electrical characteristic measuring device according to the present invention, to form a lay topped for an insulator. 이로 인하여, 측정시에 잡음에 의한 전자유도 작용에 의하여, 얹어놓는대 내에 와전류가 발생하는 것을 방지 할수가 있다. Due to this, it is prevented that the eddy current generated in the for placing by the electromagnetic induction action due to noise in the measurement, be topped.

그 결과, 1펨토암웨어 (fA)(1×10 -15 암페어)레벨의 미소전류에 의하여 피측정체의 전기특성을 극히 정확하게 측정할수가 있다. As a result, the first femto cancer wear (fA) (1 × 10 -15 ampere) level can be of a highly accurate measurement of electrical characteristics of the measured object by the small current.

또한, 얹어놓는대의 절연저항값이 큰것이어서, 대전류에 의한 측정시에 피측정체와 얹어놓는대 아래부분의 접지부 사이에 방전이 일어나는 것을 방지할수가 있다. In addition, the insulation resistance value geotyieoseo one lay topped with a large, it is able to prevent the discharge between the ground of the lower part for placing topped with the measured body at the time of measurement by the large current takes place.

그 결과, 종래의 장치에 비하여 약 50배 이상의 대전류에 의한 전기특성의 측정을 높은 정밀도로서 행할수가 있다. As a result, the measurement of electrical characteristics due to a large current of at least about 50-fold as compared to the conventional device can be performed as a high precision.

또한, 본 발명의 전기 특성측정장치의 도체부에, 가는 줄기형상의 절연영역에 의하여 분할된 전압인가전극과 전압측정전극을 형성하여도 좋다. In addition, the conductor portion of the electrical characteristic measuring device according to the present invention, the applied voltage may be formed the electrode and the voltage measuring electrodes divided by a thin insulation region of the stem shape. 이와같은 구성에 의하여, 피측정체에 아래부분에 반드시 전압인가 전극과, 전압측정전극을 배치할수가 있다. By this configuration, it is able to be disposed to the voltage application electrode and a voltage measuring electrode on the bottom of the body to be measured.

그 결과, 피측정체의 아래쪽의 전극부에서 일어나는 전압강하에 의하여, 측정값이 변화하는 것을 방지할 수가 있다. As a result, it is possible to prevent the measured value changes by a voltage drop occurs in the bottom electrode parts of the measured body.

이로써, 피측정체의 전기특성을 극히 놓은 정밀도로서 측정할수가 있다. Thus, it is able to measure a very place the electrical characteristics of the measured body precision.

다음에, 본 발명의 실시예를 첨부한 도면에 따라 상세히 설명하면 다음과 같다. More specifically according to the following, accompanying drawings, an embodiment of the present invention.

제4도는, 본 발명의 1실시예의 전기특성 측정장치의 개략적인 구성을 나타낸 설명도이다. The fourth turn, a diagram illustrating a schematic configuration of the electrical characteristic measuring device of the first embodiment of the present invention. 도면중 (20)은, 얹어놓는대 이다. 20 of the drawing, is put against topped.

얹어놓는대(20) 위에는, 반도체 웨이퍼(21) 등의 피측정체가 얹어놓여지도록 되어 있다. Above about 20 put topped, it is to be put topped body under test such as a semiconductor wafer (21).

얹어놓는대(20)에는, 윗면의 웨이퍼를 얹어놓는 면에서 바닥부의 뒷면쪽으로 관통하는 진공구(22)가 형성되어 있다. Placing topped board (20), a binary tool (22) penetrating into the back side of the bottom portion on the surface of the wafer placing topped upper surface is formed.

얹어놓는대(20)는, 지지대(23) 위에 설치되어 있다. For 20 put topped is disposed on supports (23).

진공부(22)는, 지지대(23)에 형성된 중공부(24)에 연이어 통하고 있다. Vacuum 22, and in communication with a hollow portion 24 formed in the support (23). 중공부(24)는, 흡입관(44)을 통하여 예를들면 진공펌프(도시생략됨)와 같은 흡인기에 접속되어 있다. The hollow portion 24, for example through the suction pipe 44 is connected to a suction apparatus such as a vacuum pump (not shown). 얹어놓는대(20) 위에 얹어놓여지는 반도체 웨이퍼(21)는, 진공구(22) 등으로서 구성되는 흡인기구에 의하여, 얹어놓는대(20) 위에 흡착 고정되도록 되어 있다. Is placed over topped for 20 topped placing the semiconductor wafer (21) is such that, over a fixed adsorption for 20 put topped by a suction mechanism that is configured as a tool such as binary 22. 얹어놓는대(20)는 상부(20a)와 하부(20b)의 2층 구조로 되어 있다. For 20 put topped is a two-layer structure of the upper (20a) and lower (20b). 상부(20a)는 예를들면 석영등으로 이루어진 절연체로 구성되어 있다. Upper (20a), for example, consists of an insulator made of quartz or the like.

상부(20a)의 표면은, 웨이퍼를 얹어놓는면으로 되어 있다. Of the upper surface (20a) is, is a plane laying topped wafer.

웨이퍼를 얹어놓는면은, 접촉저항값이 낮은 도전성의 얇은판으로 이루어진 도체부(25)로 형성되어 있다. If placing topped wafer is formed by a conductor portion 25 made of a thin plate of a low contact resistance conductive.

도체부(25)는, 예를들면 금 도금, 증착 또는 스퍼터링(sputtering)에 의하여 형성할수가 있다. Conductor portion 25 is, for example, the formation can by gold plating, vapor deposition or sputtering (sputtering).

하부(20b)는, 예를들면 세라믹과 같은 절연체로 구성되어 있다. Lower (20b) is, for example, is composed of an insulating material such as ceramic.

하부(20b)의 뒷면에는, 가아드(guard) 전극(26)이 형성되어 있다. The back of the lower portion (20b), there is a de ego (guard) electrode 26 is formed.

가아드 전극(26)은, 얹어놓는대(20)에 전기적으로 시일드 효과를 부여하는 것이다. Ego de electrode 26 is to electrically shield a given effect on a board (20) put topped.

가아드 전극(26)은, 예를들면 파라듐(palladium)으로 형성되어 있다. Ego de electrode 26 are formed of, for example, a Pd (palladium).

상부(20a)를 하부(20b)에 고정하는 방법은, 예를들면 복수개의 보울트나사(27)에 의하여 행하여 진다. To secure the upper portion (20a) to the bottom (20b) is, for example, is performed by a plurality of screw bolts (27).

그러나, 석영으로된 상부(20a)에는, 나사산을 깎을수가 없다. However, the top of the quartz (20a) has, can not sharpen the thread. 이때문에, 상부(20a)의 둘레부에 소정의 장소(예를들면 8개소)에 수직방향을 따라 관통구멍(28)을 뚫는다. For this reason, the peripheral portion of the upper (20a) and drill a through hole 28 along the vertical direction at a predetermined place (for example, eight places).

이들의 관통구멍(28)에 대응하는 하부(20b)의 위치에 금속제의 암나사부시(29)를 형성한다. The position of the lower portion (20b) corresponding to those of the through-hole 28 forms a female screw bush (29) made of metal.

이 금속제 암나사부시(29)에 예를들면 고무제의 O형상링(30) 등으로 된 탄력성 부재를 개재하여, 관통구멍(28)에 보울트 나사(27)를 삽입한다. This, for example, the metal internally threaded bush (29) via a resilient member in the O-shaped ring 30 such as of rubber, it is inserted into the bolt screw 27 in the through hole 28.

보울트나사(27)를 금속제의 암나사부시(29)에 나사맞춤하여 상부(20a)와 하부(20b)를 일체로 고정한 얹어놓는대(20)를 얻는다. A screw bolt screw 27 to the female screw bush (29) made of metal to obtain a custom board (20) topped with fixed placing a top (20a) and lower (20b) integral with each other.

고무제의 O형상링(30) 등을 사용하는 것은, 보울트 나사(27)를 금속제의 암나사부시(29)에 강하게 조여 붙였을때에, 석영으로 된 상부(20a)가 파손하는 것을 방지하기 위함이다. To use the O-ring 30 of rubber or the like is, the bolt screw 27 when butyeoteul strongly tighten the internally threaded bush (29) made of metal, it is to prevent the upper portion (20a) of quartz broken in order .

지지대(23)는, 예를들면 세라믹으로서 형성되어 있다. Support 23 is, for example, is formed as a ceramic.

지지대(23)는, 도시하지 아니한 구동모우터에 의하여 상하(Z), 좌우(X), 전후(Y) 방향으로 자유롭게 이동이 가능하게 되어 있다. Support 23, the other than those shown by the driving Motor vertical (Z), the left and right (X), freely in the longitudinal (Y) direction, the mobile is capable.

지지대(23)의 바닥면에는, 시일드 부재(31)가 접착되어 있다. The bottom surface of the support 23, there is bonded a shielding member (31).

시일드 부재(31)는, 예를들면 금, 은 파라듐과 같은 도전성이 높은 재료로서 형성되어 있다. Shielding member 31 is, for example gold, is formed as a highly conductive material such as palladium.

시일드 부재(31)는, 예를들면 케이블(32)을 통하여 장치본체(도시생략됨)에 접속되어 접지되어 있다. Shielding member 31 is, for example, the apparatus main body is grounded is connected to a (not shown) via a cable (32).

시일드 부재(31)를 형성한 이유는, 구동모우터등의 잡음에 의하여 피측정체인 반도체 웨이퍼(21)의 전기특성의 측정상에 나쁜 영향이 일어나는 것을 방지하기 위함이다. The reason of forming the shield member 31, is to prevent a bad influence on the measurement of electrical characteristics of the measured semiconductor wafer 21 by the noise, such as a driving Motor occurs.

지지대(23)와 얹어놓는대(20)는, 예를들면 다음과 같이하여 고정되어 있다. For 20 put topped with the support 23, for example, and is fixed in the following manner.

즉, 예를들면 지지대(23)의 둘레부의 소정의 장소(예를들면 4개소)에, 수직방향을 따라 관통구멍(33)을 뚫는다. That is, for example drill a through hole 33, along the vertical direction to (4 positions, for example) around the predetermined locations of the support portion (23).

이들의 관통구멍(33)에 대응하는 얹어놓는대(20)의 부분에, 가아드 전극(26)을 뚫어서 예를들면 금속제의 암나사부시(34)를 형성한다. The portion of the stand 20 is put topped corresponding to those of the through-hole 33, the boring ego de electrode 26, for example to form an internally threaded bush (34) made of metal.

관통구멍(33)을 통하여 금속제의 암나사부시(34)에, 아래쪽으로부터 보울트나사(35)를 나사맞춤한다. The internally threaded bush 34 made of metal through the through hole 33, the alignment screws the screw bolts 35 from the bottom.

이것에 의하여, 지지대(23)와 얹어놓는대(20)와를 일체로 고정한다. In this way, the integrally fixed for 20 wareul placing topped with supports (23).

얹어놓는대(20)의 위쪽에는, 반도체 웨이퍼(21)에 형성된 반도체 칩의 전기적 특성을 측정하기 위한 프로우브 카아드(36)가 형성되어 있다. The top of the stand (20) putting topped provided with a probe car ad 36 for measuring the electrical properties of semiconductor chips formed on the semiconductor wafer 21 is formed.

프로우브 카아드(36)에는, 반도체 칩의 소정의 패드에 맞닿게 하는 프로우브침(37)이 돌출하여 형성되어 있다. Probe car ad 36, there professional ooh beuchim 37 that abuts a given pad of a semiconductor chip is formed by extrusion.

이와같이 구성된 전기특성 측정장치는, 다음과 같이 하여 예를들면 반도체 웨이퍼(21)에 형성된 반도체 칩의 전기특성을 측정한다. Electrical characteristics configured in this way measurement apparatus, and for example, measuring the electric properties of semiconductor chips formed on the semiconductor wafer 21 in the following manner.

먼저, 도시하지 아니한 반송기구의 예를들면 핸드 아암(Hand arm)에 의하여, 반도체 웨이퍼(21)를 얹어놓는대(20) 위의 소정의 위치에 반송한다. First, for example, the transport mechanisms other than those shown by the hand arm (Hand arm), and returns to the stand 20 predetermined position on the placing topped with a semiconductor wafer 21.

이어서, 측정하고자 하는 특성의 반도체 칩이, 프로우브 카아드(36)의 프로우브 침(37)의 바로 아래에 위치하도록, 얹어놓는대(20)를 지지대(23)와 일체로 하여, 구동 모우터(도시생략됨)에 의하여, 소정거리만큼 전후(X), 좌우(Y) 방향으로 이동 시킨다. Then, the semiconductor chip of the characteristics to be measured, Pro and the board (20) laying is positioned directly below, topped with a probe car ad 36, the probe needle 37 of the integral with the support 23, driving fluffs emitter is moved back and forth, by a predetermined distance by a (not shown) (X), left and right (Y) direction.

측정하고자 하는 반도체 칩을 프로우브 침(37)의 바로 아래에 위치 맞춤한 상태에서, 얹어놓는대(20)를 프로우브 카아드(36) 측에 향하여 상승(Z 방향)시킨다. It is raised (Z direction) in a state where alignment directly under the semiconductor chip, the probe needle (37) toward the board (20) topped with placing the probe car ad 36 side to be measured.

이 조작에 의하여, 프로우브 침(37)과 반도체 칩의 소정부분과를 전기적으로 접촉시킨다. By this operation, the electrical contact with the predetermined portion of the probe needle 37 and the semiconductor chip.

이 접촉상태에서 얹어놓는대(20)를 보다더 예를들면 10 내지 200㎛ 상승시켜서 오우버드라이브(over drive)를 건다. More than the board (20) topped put in a state of contact, for example 10 to 200㎛ hang the bird live OY (over drive) was elevated.

이 상태에서 반도체 칩의 전기특성 측정을 행한다. In this state, an electrical characteristic measurement is performed in the semiconductor chip.

그 다음에, 제5도에 도시한 바와같이, 반도체 웨이퍼(21)의 뒷면과 접촉하고 있는 도체부(25)에 동축케이블(38)의 심선을 접속한다. Then, as shown in FIG. 5, and connect the core wire of the coaxial cable 38 to the conductive portion 25 in contact with the back of the semiconductor wafer 21.

동축케이블(38)의 타단측은, 측정기(39)에 접속되어 있다. The other end side of the coaxial cable 38 is connected to the measuring instrument (39). 동축케이블(38)의 시일드부는, 가아드 전극(26)에 접속한다. It is connected to the shield portion, ego de electrode 26 of a coaxial cable (38).

즉, 반도체 웨이퍼의 뒷면쪽은, 도체부(25), 동축케이블(38)을 순차적으로 통하여, 측정기(39)의 접지부에 접속된다. That is, the back side of the semiconductor wafer, through a conductor 25, a coaxial cable 38 in order, and is connected to the ground of the measuring instrument (39).

또한, 지지대(23)는, 시일드 부재(31)를 통하여 장치본체의 접지부에, 앞에서 설명한 바와같이 접속되어 있다. In addition, a support 23, the ground part of the device body through the shield member 31, and is connected as described above.

이 상태에서, 프로우브 침(37) 또는 도체부(25)로부터 측정용의 미소 전류를, 반도체 칩의 소정부분에 흘린다. In this state, a minute current for measurement from the probe needle (37) or conductive part (25) and passes the predetermined portion of the semiconductor chip.

미소전류로서는, 예를들면 1[fA](1×10 -15 암페어) 정도의 전류를 사용한다. As a small current, for example, a 1 [fA] (1 × 10 -15 ampere) level of current.

이 미소전류의 변화상태에서, 반도체 칩의 전기적 특성을 측정한다. In the state of change of a minute current, it measures the electrical properties of the semiconductor chip.

이 경우에, 가아드 전극(26)은, 시일드부재(31)의 영향을 받지않으므로, 2중으로 전기적으로 시일드 된다. In this case, the ego de electrode 26 is not affected by the shield member 31 is electrically de-sealed into 2.

그 이유는, 가아드 전극(26)이 측정기(39)의 접지부에 접지되어 있고, 또한, 시일드 부재(31)가 접지된 장치 본체에 접속되어 있기 때문이다. The reason is that, ego de electrode 26 is grounded to the ground portion of the instrument 39, and, because it is connected to a grounded device body shielding member 31.

이와같은 2중 시일드에 의하여 1[FA] 정도의 미소전류를, 잡음등의 영향을 받지 않고 전기특성 측정용의전류로서 사용할 수가 있다. Such a second of the shield 1 [FA] The degree of a minute current by, without being affected by such noise may be used as a current for electrical characteristic measurement.

또한, 측정기(39)와 도체부(25)를 통하여 행한 반도체 웨이퍼(21)와의 전기적 접속은, 제6도의 (A)에 도시한 바와같이, 측정기(39)의 입력측의 내부저항등의 영향을 적게한, 그라운디드(Grounded) 접속이나, 제6도의 (B)에 도시한 바와같은 플루오팅(floating) 접속과 같은 소위 어스(Earth) 접속에 의하여 달성할 수가 있다. Further, the electrical connection between the semiconductor wafer 21 is carried out through a measuring instrument 39 and the conductor portion 25 is, as shown in the sixth degree (A), the influence of the internal resistance of the input side of the measuring instrument (39) less one, can be achieved by Gras Wounded (Grounded) connection, or fluoro floating (floating) connected to the so-called ground (Earth) connections, such as shown in the sixth degree (B).

이와같은 접속에 의하여, 측정기(39)와 반도체 웨이퍼(21)를 접속함으로써, 측정오차를 작게할 수가 있다. By this way, by connecting the same, connecting the instrument 39 and the semiconductor wafer 21, it is possible to reduce the measurement error.

이와같이하여 반도체칩이 소정의 전기특성을 구비하고 있는가 아닌가를 미소전류의 변화로부터 측정한다. Thus it is measured from a change in the minute current to whether or not a semiconductor chip provided with a predetermined electrical characteristic.

1개의 반도체칩의 전기적 특성을 측정한 후에, 얹어놓는대(20)를 지지대(23)와 일체로 하강시킨다. After measuring the first electrical characteristic of the semiconductor chip, thereby lowering the stand 20 put topped by supports (23) integral with.

이어서, 앞에서 설명한 바와같이 다음에 측정할 반도체 칩이 프로우브 침(37)의바로 아래에 오도록, 얹어놓는대(20)와 함께 반도체 웨이퍼(21)를 이동시킨다. Is then with the right so that the bottom, for placing topped 20 of the probe needle 37, a semiconductor chip to be measured to the next as described above to move the semiconductor wafer 21.

그 다음에, 프로우크 침(37)을 다음에 측정할 반도체칩의 소정부분에 접촉시킨다. Then, the contact with the predetermined portion of the semiconductor chip to measure pro wookeu needle 37 to the next.

그리고나서, 앞에서 설명한 바와같이 미소전류의 변화로부터, 이 반도체 칩이 소정의 전기적 특성을 구비하고 있는가 아닌가를 측정한다. Then, the measurement whether or not from the change of the small current, as described above, there is a semiconductor chip is provided with the desired electrical characteristics.

다음에, 이와같은 조작을 반복하여, 반도체 웨이퍼(21)에 형성된 전체의 반도체칩의 전기특성을 측정한다. Next, this was repeated the same procedure, to measure the electric characteristics of the whole of a semiconductor chip formed on the semiconductor wafer 21.

이들의 측정 데이타로부터 반도체 웨이퍼(21)의 좋고 나쁨을 판정한다. From these measurement data to determine the good or bad of the semiconductor wafer 21.

이와같은 미소전류를 사용한 반도체 칩의 전기적 특성의 측정에 있어서도, 얹어놓는대(20)가 석영으로된 상부(20a)와 세라믹으로된 하부(20b)로서 구성되고, 큰 전기적 절연저향을 가지고 있는 것이어서, 얹어놓는대(20) 내부에서 주위의 모우터나 외부등으로부터의 잡음의 영향을 방지할 수가 있다. Thus even in the same measurement of the electrical properties of the semiconductor chip with a small current, setting topped board (20) is configured as an upper (20a) and the ceramic bottom (20b) of the cost of quartz, geotyieoseo having a large electrically insulating jeohyang fluffs around the globules within the board (20) put topped it is possible to prevent the influence of noise from outside or the like.

그 결과, 잡음에 기인하는 와전류의 발생을 방지하여, 반도체 칩의 전기적 특성의 측정 정밀도를 향상시킬 수가 있다. As a result, it is possible to prevent the generation of eddy current due to the noise, improve the measurement accuracy for measuring the electrical properties of the semiconductor chip.

또한, 대전류를 사용하여 반도체 칩의 전기적 특성을 측정할 경우에는, 프로우브 침(37)으로부터 반도체칩에 예를들면 5암페어의 전류 또는 예를들면 2500볼트의 전압을 인가한다. In addition, when using a large current to measure the electric characteristics of the semiconductor chip, the procedure from the probe needle 37, for example a semiconductor chip, for example 5 Amps, or applies a voltage of 2500 volts.

이 경우에도, 앞에서 설명한 바와같이 얹어놓는대(20)가, 큰 전기적 절연저항을 구비한 절연체를 구성하고 있는 것이어서, 극히 높은 내압특성을 나타낸다. Also in this case, the board (20) put topped, as described above, geotyieoseo that make up the insulator having a large electrical insulation resistance, shows an extremely high pressure resistance.

그 결과, 시일드부재(31)와 대전압(2500V)을 인가한 반도체 웨이퍼(21) 사이의 방전을 방지할 수가 있다. As a result, it is possible to prevent a discharge between applying the shield member 31 and the to-voltage (2500V), the semiconductor wafer 21.

이것에 의하여, 매우 높은 정밀도로서 반도체 칩의 전기적특성을 측정할 수가 있다. In this way, it is possible to measure the electrical characteristics of a semiconductor chip as an extremely high accuracy.

이와같이, 얹어놓는대(20)를 절연저항이 큰것으로 함으로써, 잡음의 전자유도작용에 의한 와전류의 발생을 방지할 수가 있다. In this way, when the board (20) topped by placing a large insulation resistance, it is possible to prevent the occurrence of eddy currents by electromagnetic induction of the noise.

이로써, 반도체 웨이퍼(21) 등의 피측정체의 전기특성을, 1[fA](1×10 -15 암페어) 정도의 미소전류로서 높은 정밀도로 행할 수가 있다. Thus, it is possible to perform the electric characteristic of the measured object such as a semiconductor wafer 21, with high accuracy as a small current of about 1 [fA] (1 × 10 -15 ampere).

종래의 장치에서는, 1피코암페어 [pA](1×10 -12 암페어) 정도의 미소전류밖에는 사용할 수가 없었다. In the conventional device, a pico ampere [pA] (1 × 10 -12 ampere) it could not be used outside the small current of about.

또한, 얹어놓는대(20)의 절연저항값이 큰것이어서, 측정시에 피측정체와 얹어놓는대(20) 아래면의 접지부사이에서, 방전이 일어나는 것을 방지할 수가 있다. Further, geotyieoseo insulation resistance of the board (20) topped with placing a large, can be in the lower surface of the ground busayi board (20) topped with placing the measured object during the measurement, preventing the discharge takes place.

그 결과, 종래의 장치에 비하여, 50배 이상까지도 큰 대전류에 의한 피측정체의 전기적 특성의 측정을, 높은 정밀도로서 행할 수가 있다. As a result, the measurement of the electrical characteristics of the measured object by the large high-current, even 50 times or more as compared to the conventional device, can be performed as a high precision.

또한, 얹어놓는대(20)를 예를들면 석영으로된 1층 구조의 것으로서, 앞에서 설명한 것과 거의 같은 효과를 얻을 수가 있다. In addition, the board (20) topped with placing, for example, as in a single-layer structure of a quartz, it is possible to obtain substantially the same effect as described above.

또한, 피측정체의 반도체 웨이퍼(21)에 예를들면 파워트랜지스터 등으로 된 반도체 칩이 형성되어 있는 경우에, 도체부(25)를 제7도에 나타낸 바와같은 구성으로 함으로써, 높은 정밀도로서 이러한 피측정체의 전기적 특성을 측정할 수가 있다. Further, for example, a semiconductor wafer 21 of the measured body power by making the transistor, if it is formed the semiconductor chip, the configuration as shown the conductor portion (25) of claim 7, also, such as high precision it is possible to measure the electrical properties of the measured material.

또한 도체부(25) 이외의 부분의 구성은, 앞에서 설명한 바와같은 제4도에 나타낸 것을 채용할 수가 있다. In addition, the configuration of the part other than the conductive part 25 is, can be employed as shown in FIG. 4 as described earlier.

이 도체부(40)는, 예를들면 금등의 재료로서 형성되어 있다. The conductor portion 40 is, for example, is formed as a material of geumdeung. 이 도체부(40)는, 전압측정전극(41) 및 전압인가 전극(42)으로서 구성되어 있다. The conductor part 40 is configured as a voltage measuring electrode 41 and the voltage application electrode 42.

전압측정전극(41)은, 얹어놓는대(20)의 대략 중심을 통과한 가상적인 직선(L 1 ) 위의 양단부에, 2개의 측정전극 접속단자(41a)를 가지고 있다. Voltage measuring electrode 41 is passing through the approximate center of the stand 20 is put topped with a virtual straight line (L 1) at both ends of the above, it has two measuring electrode connecting terminal (41a).

전압인가 전극(42)는, 얹어놓는대(20)의 대략 중심을 통과한 가상적인 직선(L 2 )으로서, 앞에서 설명한 직선(L 1 )과 직교하는 직선(L 2 )의 양단부에, 2개의 인가전극 접속단자(42a)를 가지고 있다. At both ends of the voltage application electrode 42, passing through the approximate center of the stand 20 is put topped with a virtual straight line (L 2) as, a straight line described previously (L 1) and the line perpendicular (L 2), 2 of is has a connecting terminal electrode (42a).

전압측정전극(41)과 전압인가 전극(42)은, 도체부(40)의 표면을 가는 줄기 형상의 지그재그 형상인 절연영역(43a),(43b)으로서 분할하는 것에 의하여 구성되어 있다. Applying a voltage measurement electrodes 41 and voltage electrodes 42 is configured by being divided to a zigzag an insulating region (43a), (43b), the shape of the stem-like thin the surface of the conductor portion (40).

즉, 우선, 예를들면 상기 가상적인 직선(L 2 )으로서 분할된 반원형의 도체부(40)의 부분에, 상기 이외의 가상적인 직선(L 1 )을 대상축으로 하여, 가는 줄기형상의 지그재그 형상인 절연영역(43a)를 형성한다. That is, first, for example, the imaginary straight line (L 2) as a part of the conductor part 40 of the divided semi-circular, with a virtual straight line (L 1) other than the targeted axis, the spire-shaped zigzag to form the shape of an insulation area (43a).

이 절연영역(43a)을 경계로하여 나누어진 안쪽의 도체부(40)가, 전압측정전극(41)의 절반을 형성한다. The conductor portion 40 of the inside is divided by the isolation regions (43a) as a boundary to form a half of the voltage measuring electrode (41).

이 절연영역(43a)을 경계로하여 나누어진 바깥쪽의 도체부(40)가, 전압인가 전극(42)의 절반을 형성한다. The outside of the conductive portion 40 is divided by an insulating region (43a) as a boundary to form a half of the voltage application electrode 42.

또한, 상기 가상적인 직선(L 2 )을 대상축으로 하여, 대략 동일한 절연영역(43b)을 남기는 반원형의 도체부(40)에 형성한다. In addition, the virtual straight line (L 2) to the target axis, to form the conductive portion 40 of semi-circular, leaving substantially the same isolation region (43b).

이 절연영역(43b)의 안쪽의 도체부(40)에, 나머지 전압측정 전극(41)이 형성된다. The conductor portion 40 of the inner side of the insulating region (43b), the rest of the voltage measuring electrode 41 is formed.

이 절연영역(43b)의 바깥쪽의 도체부에, 나머지 전압인가전극(43)이 형성된다. The conductor portion of the outside of the isolation region (43b), the rest of the voltage applying electrode 43 is formed.

즉, 도체부(40)의 전체에 대하여, 예를들면, 한쪽의 측정전극단자(41a) 쪽에서, 다른쪽의 측정전극단자(41a) 쪽에 걸쳐서 바라보면, 절연영역(43a),(43b)을 경계로하여, 전압측정전극(41)과 전압인가 전극(42)이, 절연영역(43a),(43b)에 의하여 전기적으로 절연된 상태에서, 교호로 형성되어 있는 것이 된다. That is, with respect to the entirety of the conductor part 40, for example, the side the measuring electrode terminals (41a) of one side, if you look over to the other side of the measuring electrode terminals (41a), an insulating region (43a), (43b) by a boundary, the voltage measuring electrodes 41 and the voltage application electrode 42 is, in an electrically insulated state by the insulating region (43a), (43b), that are formed alternately.

또한, 이와같은 도체부(40)의 경우에, 도시하지는 않았지만, 제4도의 진공구(22)에 상당하는 것은, 다수개의 홈, 또는 작은 구멍의 형으로서 도체부(40)에 형성되어 있다. Moreover, this in such case the conductor part 40, although not shown, but corresponding to the fourth degree binary tool 22, are formed in the plurality of grooves, or the conductor portion 40 as a type of small holes.

이와같이 구성된 도체부(40) 위에 파워트랜지스터 등으로된 반도체칩을 다수개 형성한 반도체 웨이퍼(21)를 고정한다. Thus configured to secure the conductor 40 a semiconductor wafer (21) a plurality of forming a semiconductor chip as the power transistor on top of it.

그 다음에, 전압인가 전극(42)에서 반도체 웨이퍼(21)의 뒷면의 콜렉터전극에 소정의 전압을 인가한다. Then, the voltage applied from the electrode 42 applies a predetermined voltage to the collector electrode of the back side of semiconductor wafer 21.

이 전압을 전압측정 전극(41)에 의하여 측정한다. This voltage is measured by the voltage measuring electrode (41).

이 경우에, 반도체 웨이퍼(21)의 표면쪽에 형성된 전극, 예를들면 에미터 전극, 베이스전극등에는, 프로우브침(37)이 맞닿게 되어 있다. In this case, the electrodes formed on the surface of the semiconductor wafer 21, for example, an emitter electrode, a base electrode, etc., and is come into contact Pro right beuchim 37 is determined.

이와같이하여, 반도체칩의 전기적 특성을 측정한다. In this way to, and measure the electrical characteristics of the semiconductor chip.

이 측정데이타에 의거하여 반도체 웨이퍼의 좋고 나쁨을 판정한다. Judges good or bad of the semiconductor wafer on the basis of the measurement data.

이와같이하여 전기특성을 측정하면, 절연영역(43a),(43b)에 의하여 분리되고, 또한, 교호로 배치된 전압측정 전극(41) 및 전압인가 전극(42)이, 측정시에 반도체 웨이퍼(20)의 뒷면에 접촉하고 있는 것이된다. When in this manner by measuring the electric characteristics, the insulating region (43a), (43b) separate and by, also, the applied voltage measuring electrodes 41 and the voltage arranged alternately electrode 42, the semiconductor wafer (20 at the time of measurement ) is not in contact with the back of the.

이 결과, 반도체 웨이퍼(21)의 뒷면의 전극 위치의 어긋남에 의하여 발생하는 전압강하가, 각각의 반도체칩의 전기적 특성의 측정시에 나쁜 영향을 미치는 것을 배제할수가 있다. As a result, it is able to rule out that the voltage drop caused by the deviation of the electrode position on the back of the semiconductor wafer 21, adversely affect the measurement of the electrical characteristics of the respective semiconductor chips.

또한 이와같은 예에 있어서, 상기 실시예의 효과도 겸하여 향유할수 있는 것은 물론이다. Also in this way be enjoyed in the same example, Fig. Gyeomhayeo of the embodiment is of course effective.

이상에서 설명한 바와같이, 본 발명의 전기특성측정장치는, 피측정체의 얹어놓는대를 절연체로서 형성한 것이므로, 측정시에 잡음에 의한 전자유도 작용에 의하여, 얹어놓는대에 와전류가 발생하는 것을 방지할수가 있고, 이로인하여, 극히 미소한 전류에 의하여 피측정체의 전기특성을 높은 정밀도로서 측정할수가 있다. As described above, the electrical characteristic measuring device according to the present invention is that the eddy current induced in for laying by one, because, the electromagnetic induction action due to noise in the measurement to form a large lay topped of the measured body as an insulator, topped and it is designed to prevent, due to this, it is able to measure the electrical characteristics of the measured body by a very small current a high accuracy.

또한, 얹어놓는대의 절연저항값이 큰것이어서, 대전류에 의한 측정시에, 피측정체와 접지부사이에서 방전이 일어나는 것을 방지할수가 있고, 이로인하여, 종래의 장치에 비하여 약 50배이상의 대전류에 의한 전기특성의 측정을 높은 정밀도로서 행할수가 있는 것이다. Further, geotyieoseo one insulation resistance put topped with a large, at the time of measurement by the large current, and is designed to prevent that happening, the discharge from the measured body and the ground busayi, Due to this, by at least about 50 times large current as compared with the conventional apparatus the measurement of the electrical characteristics that will be performed as a high precision.

Claims (11)

  1. 절연체로서 형성된 얹어놓는대(20)와, 이 얹어놓는대(20) 위에 형성된 도체부(25)와, 이 도체부(25) 위에 얹어놓여지는 피측정체에 대향하도록 하여 이 도체부(25)의 위쪽에 형성된 전기 특성 검지수단과, 상기 얹어놓는대(20)를 지지하는 절연부재로 이루어 지지대(23)와, 이 지지대(23)를 전후, 좌우, 상하방향으로 이동시키는 구동수단을 구비하는 것을 특징으로 하는 전기 특성 측정 장치. And about 20 lay topped formed as an insulator, the laying board (20) the conductor portion 25, the conductor portion 25 so as to opposite to the measured object is placed topped over the conductor section 25 formed on the topped electrical characteristics detecting means is formed on the top of and made of an insulating member for supporting the board (20) put topped said that a driving means for moving the support 23, the support 23 in the front-rear, left and right, up and down direction electrical characteristic measuring device, characterized in that.
  2. 제1항에 있어서, 상기 얹어놓는대(20)는 석영으로 형성된 것인 전기 특성 측정 장치. According to claim 1, wherein the electrical characteristic measuring device to place topped with the board (20) is formed of quartz.
  3. 제1항에 있어서, 상기 얹어놓는대(20)는 도체부(25) 쪽의 상부(20a)가 석영으로 형성되고, 하부(20b)가 세라믹으로 형성된 것인 전기 특성 측정 장치. According to claim 1, wherein the electrical characteristic measuring device for placing the topped 20 is a top (20a) of the side conductor portion 25 is formed of quartz, the bottom (20b) is formed of ceramic.
  4. 제1항에 있어서, 상기 얹어놓는대(20)와, 지지대(23)와의 사이에, 가이드 전극(26)이 설치되어 있는 전기 특성 측정 장치. The method of claim 1, wherein the electrical characteristic measuring device in between laying against the topped 20 and the support 23, the guide electrode 26 is provided.
  5. 제1항에 있어서, 상기 전기 특성 검지수단이, 피측정체에 접촉하는 프로우브 침(37)을 구비한 프로우브 카아드(36)인 전기 특성 측정 장치. According to claim 1, wherein said electrical characteristic detecting means is a probe car ad 36, the electrical characteristic measuring device comprising a probe needle (37) in contact with a measured body.
  6. 제1항에 있어서, 상기 얹어놓는대(20)에, 피측정체를 흡인하여 고정붙임하는 수단이 형성되어 있는 전기 특성 측정 장치. The method of claim 1, wherein the electrical characteristic measuring device in the placing topped with the board (20), the attaching means for fixing by suction the material to be measured is formed.
  7. 제1항에 있어서, 상기 피측정체가, 반도체 웨이퍼(21)인 전기 특성 측정 장치. According to claim 1, wherein the electrical characteristic measuring apparatus body is the measured object, a semiconductor wafer 21.
  8. 제1항에 있어서, 상기 도체부(25), (40)가 가는 줄기 형상의 절연영역(43a),(43b)에 의하여 전압 인가전극(42)과 전압측정 전극(41)으로 분할되어 있는 전기 특성 측정 장치. The electricity that is split, the conductor section 25, 40, the insulating region (43a), the voltage applied by the (43b) electrode 42 and the voltage measuring electrode 41 of the thin stem shape according to one of the preceding claims characteristic measurement apparatus.
  9. 제8항에 있어서, 상기 전압 인가 전극(42)과 전압측정 전극(41)이 가는 줄기 형상의 절연영역(43a),(43b)을 통하여 번갈아서 형성됨과 동시에 복수열에 걸쳐서 형성되어 있는 전기 특성 측정 장치. The method of claim 8, wherein the voltage application electrode 42 and the voltage measuring electrodes 41, the electrical characteristic measuring device which in turn is formed over formed and at the same time heat plurality via an insulating region (43a), (43b) of the thin stem-like .
  10. 제9항에 있어서, 상기 가는 줄기 형상의 절연영역(43a),(43b)이, 지그재그 형상으로 배치되어 있는 전기 특성 측정 장치. The method of claim 9, wherein the electrical characteristic measuring device in isolation of the thin-shaped stem region (43a), (43b) are disposed in a staggered pattern.
  11. 제9항에 있어서, 상기 가는 줄기 형상의 절연영역(43a),(43b)는 도체부(25), (40)의 중심부가 대략 동일중심 원형상으로 다수개가 형성되어 있는 전기 특성 측정 장치. The method of claim 9, wherein the insulating region (43a) of the thin-shaped stem, (43b) is a conductor portion 25, the electrical characteristic measuring device in the center is formed in plurality in the same dog center circular shape of approximately 40.
KR880007244A 1987-04-15 1988-06-16 Electrical characteristic measuring apparatus KR960010066B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP92828 1987-04-15
JP15743087 1987-06-24
JP157430 1987-06-24

Publications (2)

Publication Number Publication Date
KR890001176A true KR890001176A (en) 1989-03-18
KR960010066B1 true KR960010066B1 (en) 1996-07-25

Family

ID=15649468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR880007244A KR960010066B1 (en) 1987-04-15 1988-06-16 Electrical characteristic measuring apparatus

Country Status (2)

Country Link
US (1) US4884026A (en)
KR (1) KR960010066B1 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345170A (en) 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
US6002263A (en) 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
US5963027A (en) * 1997-06-06 1999-10-05 Cascade Microtech, Inc. Probe station having environment control chambers with orthogonally flexible lateral wall assembly
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
US6328096B1 (en) * 1997-12-31 2001-12-11 Temptronic Corporation Workpiece chuck
US6019164A (en) * 1997-12-31 2000-02-01 Temptronic Corporation Workpiece chuck
US6445202B1 (en) 1999-06-30 2002-09-03 Cascade Microtech, Inc. Probe station thermal chuck with shielding for capacitive current
US6424141B1 (en) * 2000-07-13 2002-07-23 The Micromanipulator Company, Inc. Wafer probe station
US6700397B2 (en) 2000-07-13 2004-03-02 The Micromanipulator Company, Inc. Triaxial probe assembly
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
JP4685953B2 (en) 2009-07-17 2011-05-18 Dowaエレクトロニクス株式会社 Epitaxial substrate and a manufacturing method thereof for an electronic device to a lateral current conduction direction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114660B2 (en) * 1981-03-09 1986-04-19 Hitachi Seisakusho Kk
US4590422A (en) * 1981-07-30 1986-05-20 Pacific Western Systems, Inc. Automatic wafer prober having a probe scrub routine
JPH0340947B2 (en) * 1982-06-17 1991-06-20
JPH0136707B2 (en) * 1982-08-11 1989-08-02 Hitachi Ltd
US4567432A (en) * 1983-06-09 1986-01-28 Texas Instruments Incorporated Apparatus for testing integrated circuits
US4692836A (en) * 1983-10-31 1987-09-08 Toshiba Kikai Kabushiki Kaisha Electrostatic chucks

Also Published As

Publication number Publication date Type
US4884026A (en) 1989-11-28 grant

Similar Documents

Publication Publication Date Title
US3537000A (en) Electrical probe including pivotable contact elements
US6930494B2 (en) Capacitive probe assembly with flex circuit
US6087842A (en) Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US6727716B1 (en) Probe card and probe needle for high frequency testing
US4891585A (en) Multiple lead probe for integrated circuits in wafer form
US4565966A (en) Method and apparatus for testing of electrical interconnection networks
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
US4675600A (en) Testing apparatus for plated through-holes on printed circuit boards, and probe therefor
US5373231A (en) Integrated circuit probing apparatus including a capacitor bypass structure
US5498964A (en) Capacitive electrode system for detecting open solder joints in printed circuit assemblies
US6452407B2 (en) Probe contactor and production method thereof
US5578930A (en) Manufacturing defect analyzer with improved fault coverage
US6724205B1 (en) Probe for combined signals
US7271603B2 (en) Shielded probe for testing a device under test
US4996478A (en) Apparatus for connecting an IC device to a test system
US3963986A (en) Programmable interface contactor structure
US4480223A (en) Unitary probe assembly
US6930498B2 (en) Membrane probing system
US6232789B1 (en) Probe holder for low current measurements
US1905412A (en) Method of testing
US6791344B2 (en) System for and method of testing a microelectronic device using a dual probe technique
US5506510A (en) Adaptive alignment probe fixture for circuit board tester
US4899106A (en) Personality board
US5869975A (en) System for evaluating probing networks that have multiple probing ends
US3975680A (en) Non-contact coupling plate for circuit board tester

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee