KR960005688B1 - 전압 증배기 - Google Patents
전압 증배기 Download PDFInfo
- Publication number
- KR960005688B1 KR960005688B1 KR1019910011148A KR910011148A KR960005688B1 KR 960005688 B1 KR960005688 B1 KR 960005688B1 KR 1019910011148 A KR1019910011148 A KR 1019910011148A KR 910011148 A KR910011148 A KR 910011148A KR 960005688 B1 KR960005688 B1 KR 960005688B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- voltage potential
- energy storage
- input
- switching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 전압 증배기를 도시한 개요도.
제 2 도는 본 발명과 더불어 사용하기 적합한 스위치의 동작 특성을 도시한 도.
제 3 도는 본 발명을 따른 전압 증배기의 개요도.
제 4 도는 본 발명을 따른 전압 증배기(4 배기(guadrupler))의 개요도.
* 도면의 주요부분에 대한 부호의 설명
22, 30 : 캐페시터 12, 24 : 스위칭 수단
본 발명은 일반적으로 전압 증배기 분야에 관한 것이며, 특히 선택적인 콜 수신기에 사용하는데 적합하게 되도록 저전압 동작이 가능한 전압 증배기에 관한 것이다.
전압 증배(예를들어, 전압 배율) 회로는 통상적으로 저파워 포터블 통신 장치(예를들어, 선택적인 콜 수신기)에 사용되어 CMOS 마이크로 컴퓨터 및 그와 관련된 논리 회로에 이용하기 위해 입력 배터리 전압(공칭 1.5볼트)을 대략 3.0볼트의 동작 전압까지 상승시킨다. CMOS 전류는 전형적으로 매우 낮아야만 하기 때문에(마이크로암페아 이하 단위), 배터리 및 전압 증배 회로는 정격 전류 로드에서 보다 높은 전압을 통상 공급한다.
전형적인 종래의 전압 증배 회로는 스위칭 회로를 포함하여 입력 전압 포텐셜을 캐페시터와 같은 중간 에너지 저장 장치에 선택적으로 전송시킨다. 부가 스위칭 수단는 제 1 에너지 저장 장치의 중간 전압 포텐셜 및 입력 전압 포텐셜을 제 2 "출력" 에너지 저장 장치에 직렬로 연결시킨다. 출력 전압 포텐셜이 입력 전압 포텐셜 비율보다 두배 큰 비율이 되는 것은 전형적으로 스위칭 수단의 스위칭 속도, 에너지 저장 장치(즉, 캐페시터의 크기)의 용량 및 스위칭 수단의 전류 캐퍼빌리티에 달려 있다. 통상 입력 전압원으로부터 모두 파워되는 스위칭 수단는 타이밍 회로에서 나오는 타이밍 신호를 수신하는 제어 회로에 의해 제어된다. 종래의 설계에서, "부트스트랩" 제어 회로는 출력 전압으로부터 파워되어 이하에 서술되는 것처럼 스위칭 회로의 전류 캐퍼빌리티를 향상시킨다.
전압 증배(배율) 회로에 대한 종래의 구성이 제 1 도에 도시되어 있다. 입력(10)에서의 입력 전압(Vin)은 스위칭 장치(12 및 14)를 이용하여 캐페시터(22)와 같은 에너지 저장 장치에 선택적으로 전송된다. 스위칭 장치(12 및 14)는 전형적으로 MOS 트랜지스터를 구비하고 제어 회로(18)에 의해 발생되는 제어 신호(16)에 응답한다. 유사한 형태로, 스위칭 장치(24 및 26)는 제어 회로(20)에서 나오는 제어 신호에 응답한다. 제어 회로(18 및 20)는 제어 신호(16 및 28)가 항상 서로 상보되도록 순차 인버터(또는 비오버래핑한 타이밍 발생기로서 선택적으로)로서 구성된다. 그러므로, 스위칭 장치(12 및 14)가 닫힐때, 스위칭 장치(16 및 26)는 열리고 그 반대의 경우 또한 성립한다. 후자의 경우에, 캐페시터(22) 양단의 중간 전압 포텐셜은 최고 입력 전압 포텐셜(Vin)에 선택적으로 직렬로 결합되거나 또는 중첩(가산)되고 캐페시터(30)와 같은 제 2 "출력"에너지 저장 장치에 제공된다.
마침내, 타이밍 회로(도시되지 않음)에서 나온 타이밍 신호는 입력(40)을 경유하여 제어 회로(18, 20, 32 및 34)에 루팅되어 스위칭 회로(12, 14, 24 및 26)의 스위칭 속도를 제어한다.
이 구성에서, 출력 전압 포텐셜(Vout)이 제어 회로(32 및 34)에 대해 최소 동작 임계 전압 이상으로 증가할때, 제어 신호(16' 및 28')는 제어 신호(16 및 28)를 보충한다. 합성된 제어 신호(16, 16', 28 및 28')는 스위칭 장치(12, 14, 24 및 26)를 훨씬 잘 구동시켜(더욱 완전하게 도통시킴) 그들의 전류 처리 캐퍼빌리티를 개선시킨다. 그러므로, 캐퍼시터(30) 양단의 "출력" 전압 포텐셜(Vout)이 최소 임계 이상으로 증가할 때, 스위칭 장치(12, 14, 24 및 26)의 증대된 전류 처리 캐퍼빌리티는 출력 전압 포텐셜(Vout)이 입력 전압 포텐셜(Vin) 비율보다 2배 큰 비율로 증대시킨다. 그러므로, 전압 증배 회로의 효율은 제어 회로(32 및 34)가 추가 제어 신호(16' 및 28')를 제공하기 시작할때 개선된다. "출력" 전압 포텐셜(Vout)이 입력 전압 포텐셜(Vin)의 비율보다 2배 큰 비율로 증가하는 것 이외에도, 두번째 중요한 필수 조건은 전압 증배 회로에 대해 전체 저전압 동작을 요구한다. 종래의 설계는 입력 전압(Vin)에 대하여 전형적으로 1.5볼트(및 보다 높은)를 요구한다. 상기 범위 이하에서, 스위칭 장치(12, 14, 24 및 26) 뿐만 아니라 제어 회로(18, 20, 32 및 34)는 통상 효율적으로 동작하지 못한다. 특히, 제어 회로(18 및 20)는 동작할 수는 있으나, 스위치 저항은 정상적인 배율기 동작의 개시동안 너무 높게 될 수 있다. 전압 증배(배율) 회로의 동작 범위에 의해 직접 영향을 받는 배터리 수명을 훨씬 길게 하게 하고자 하는 요구가 증대하고 있는데, 종래 공지된 구성으로는 최소 동작의 임계 전압을 종래 범위 이하로 할 수 없다.
본 발명의 한 형태를 수행하는데 있어서, 제 1 제어 수단에 응답하여 전압원에서 나오는 입력 전압 포텐셜을 상기 전압원에 연결된 에너지 저장 수단에 선택적으로 연결하는 전압 증배기가 제공되어 있다. 제 2 스위칭 수단은 에너지 저장 수단 및 전압원을 선택적으로 직렬로 연결하도록 사용되므로서, 제 2 제어 신호에 응답하여 제 2 에너지 저장 수단에 선택적으로 연결되는 중간 전압 포텐셜을 제공한다. 제 2 제어 신호는 중간 전압 포텐셜에 연결된 제 2 제어 수단에 의해 제공된다. 제 2 저장 수단의 출력은 입력 전압 포텐셜보다 큰 출력 전압 포텐셜을 구비한다.
제 2 도를 참조하여, 본 발명과 더불어 사용하기 적합한 스위칭 장치에 대한 전압-전류(V-I) 곡선이 3동작 모드를 도시한다. 전형적으로 NMOS 또는 PMOS 장치로 구성되는 스위치는 장치 크기 및 동작 전압에 좌우되는 저항 대전류 흐름을 갖는다. 모드 1에서, 스위치는 "OFF"이고 반드시 전류를 도통시킬 필요가 없다. 모드 2에서, 통상적으로 임계 전압(Vt)에 의해 영향받는 스위치는 "ON"이 된다. 여기서, 장치의 도통은 상기 장치의 임계 전압(Vt)보다 크게 되는 게이트-대-소스 전압과 관계하여 자승(square-law)이 된다. 모드 3에서(즉, 서브 임계 동작), 스위칭 장치는 "ON"이 되고 장치의 도통은 게이트-대-소스 전압과 관계하여 지수적이 된다. 게이트-대-소스 전압은 임계 전압(Vt)보다 낮으나, 상기 장치는 "ON"이 된다(약하게 도통함). 모드 1 및 모드 2 동작이 가장 바람직하고 현재 전압 증배기(배율기)에 가장 통상적으로 사용된다.
보다 낮은 스위치 저항(보다 높은 전류 처리 캐퍼빌리티)을 개발하기 위하여, 제 1 도(16' 및 28')에 도시된 것처럼 출력 전압으로부터 스위칭 장치를 구동시키므로서 상기 설계를 통상 "부트스트랩" 시킨다. 이 방법은 또한 입력 전압(Vin)으로부터 동작하는 스타트업 제어 회로(18 및 20)를 사용하여 부트스트랩 동작시키는 최소 출력 전압 포텐셜을 성취시킨다. 입력 전압(Vin)에 의한 스타트업 회로 동작때문에, 스위칭 장치의 저항은 입력 전압(Vin)이 보다 낮은 모드 2 동작부에 (Vt)가 접근할때 빠르게 증가하므로서, 최소 스타트업 전압을 제한한다. 그러므로, 상기 장치에 대한 최소 동작 임계 전압을 개선시키는 것은 종래 전압 증배기(배율기)의 설계 변경을 요구한다.
제 3 도를 참조하며, 본 발명은 입력 전압(Vin)에 선택적으로 직렬로 연결(가산)된 캐페시터(22)의 중간 전압 포텐셜을 동작시키는 두개의 보조 부트스트랩 제어 회로(36 및 38)를 포함한다. 본 발명의 전압 증배기 회로 구성에서, 입력(10)에서의 들어오는 전압(Vin)은 스위칭 장치(12 및 14)를 이용하여 캐페시터(22)와 같은 에너지 저장 장치에 선택적으로 전송된다. 상기 스위칭 장치(12 및 14)는 제어 신호(16 및 16')에 응답하는 바람직한 MOS 장치이며, 상기 신호(16 및 16')는 제어 회로(18 및 32) 각각에 의해 발생된다. 타이밍 회로(도시되지 않음)에서 나오는 타이밍 신호는 입력(40)을 경유하여 제어 회로(18, 20, 32, 34, 36 및 38)에 루팅되므로서 스위칭 회로(12, 14, 23 및 26)의 스위칭 속도를 제어한다.
중간 위상 동작동안, 스위칭 장치(26)는 스위칭 장치(24)를 활성화시키기 직전의 단계(stage)에서 활성화되어 중간 전압 포텐셜(Vim)이 새로운 중간 전압 포텐셜(Vim)을 이용하는 각 후속 단계로 인해 각 단계에서 증대된다. 보조 부트스트랩 회로(36 및 38)가 새로운(Vim) 전압으로 동작되는 각 연속 단계와 더불어 단계화 되기 때문에, 전압 증배기(배율기) 회로는 스위칭 장치(12, 14, 24 및 26)의 모드 2 및 모드 3 범위에서 입력 전압(Vin)에 따라 스타트업 및 동작할 수 잇다.
최종("덤프(dump)") 위상에서, 스위칭 장치(24 및 26)는 Vin, Vout 및 Vim 전압으로부터 파워화되는 제어 회로(20, 34 및 38)에서 나오는 제어 신호(28, 28' 및 28")에 의해 활성화 된다. 캐페시터(30)는 입력전압 포텐셜(Vin)에 선택적으로 직렬로 연결된(가산됨) 캐페시터(22)로부터 중간 전압 포텐셜(Vim)을 수신한다. 그러므로, 출력 전압 포텐셜(Vout)은 입력 전압 포텐셜(Vin) 보다 점진적으로 2배가 된다.
새로운 전압 증배(배율) 회로는 보조 부트스트랩 제어 회로(36 및 38)로 인해 스위칭 장치(12, 14, 24 및 26)의 모드 3에서 스타트업하고 충분히 동작한다. 이 방법으로, 본 발명은 스위칭 장치(12, 14, 24 및 26)의 임계 전압(Vt) 이하인 대략 50 밀리볼트에서 스타트업하고 동작할 수 있다. 일예로서, 한정되어 있지 않는 경우에, 본 발명의 전형적인 실시예는 종래 전압 증배기(배율기)의 입력 전압 범위(예를들어, 대략 1.5볼트 및 그 이상) 이하인 대략 0.8볼트 +/-0.2볼트에서 동작할 수 있다.
당업자는 출력 전압 포텐셜을 입력 전압 포텐셜 보다 2배 크게 하지 않도록 전압 증배기를 구성할 수 있다. 제 4 도를 참조하여, 전형적인 전압 증배기(4 배기) 회로가 도시되어 있다.
본 발명을 따른 4 배기는 각 중간 전압 포텐셜 Vim1, Vim2 및 Vim3 에 동작하는 3개의 중간 부트스트랩 제어 회로(136, 138, 146, 148, 150 및 152)를 포함한다. 스타트업 제어 회로(118 및 120)는 입력 전압 포텐셜(Vin)에서 동작하고 "출력" 부트스트랩 제어 회로(156 및 158)는 출력 전압 포텐셜(Vout)에서 동작한다. 모든 이들 제어 회로(118, 120, 136, 138, 146, 148, 150, 152, 156, 158)는 입력(160)을 경유하여 타이밍 회로(도시되지 않음)에서 나오는 타이밍 신호를 수신하여 다수의 스위칭 회로(112, 114, 122, 124, 128, 142, 144, 149 및 153)의 스위칭 속도를 제어한다.
본 발명의 전압 4 배기 회로 구성에서, 입력(110)에서의 입력 전압(Vin)은 제어 신호(116 및 116')에 응답하는 MOS 스위칭 장치(112, 114, 122, 124, 126 및 128)을 이용하여 3개의 캐페시터(130, 132 및 134)와 같은 3개의 에너지 저장 장치에 선택적으로 전송된다.
3개의 중간 위상 동작은 3개의 중간 전압 포텐셜 Vim1, Vim2 및 Vim3에 의해 특징지어진다. 제어 신호(140, 140', 140", 140"', 140"")에 응답하는 스위칭 장치(142 및 144)는 입력 전압 포텐셜(Vin)에 에너지 저장 장치(캐페시터(130))를 선택적으로 직렬로 연결(가산)하므로써 중간 전압 포텐셜(Vim1)을 발생시킨다. 스위칭 장치(144)는 중간 전압 포텐셜(Vim1)이 제어 신호(140)를 제어 신호(140")에 보충하도록 스위칭 장치(142)를 활성화하기 앞서 다소 활성화 되어, 스위칭 장치(142 및 144)의 전류 처리 캐퍼빌리티를 향상시킨다.
유사한 형태로, 중간 전압 포텐셜(Vim2)은 중간 전압 포텐셜(Vim1)에 선택적으로 직렬로 연결(가산)되는 에너지 저장 장치(캐페시터(132))로부터 야기된다. 결국, 제어 신호(140"')는 스위칭 장치(149)의 전류처리 캐퍼빌리티를 향상시킨다. 제어 신호(140"')는 사전 단계에 역으로 인가되어, 스위칭 장치(142 및 144)의 전류 처리 캐퍼빌리티를 더욱 향상시킨다.
제 3 중간 단계 포텐셜(Vim3)은 중간 전압 포텐셜(Vim2)에 선택적으로 직렬로 연결(가산)되는 에너지 저장 장치(캐페시터(134))로부터 도달된다. 그것에 의해 제어 장치(150 및 152)는 제어 신호(140)를 스위칭 장치(153) 뿐만 아니라 스위칭 장치(142, 144 및 149)에 역으로 제공하여 스위칭 장치(142, 144, 149 및 153)의 전류 처리 캐퍼빌리티를 더욱 향상시킨다.
중간 부트스트랩 회로(136, 138, 146, 148, 150 및 152)가 새로운(Vim) 전압에서 동작되는 각 연속 단계와 더불어 단계화 되기 때문에, 전압 증배기(4 배기) 회로는 스위칭 장치(112, 114, 122, 124, 126, 128, 142, 144, 149 및 153)의 모드 2 및 모드 3 범위에서 입력 전압(Vin)으로 스타트업하고 동작시킬 수 있다.
최종(덤프) 위상에서, 스위칭 장치(153)는 Vin, Vout 및 Vim3 전압으로부터 파워되는 제어 회로(118, 120, 156, 158, 150 및 152)에서 나오는 제어 신호(140, 140' 및 140")에 의해 활성화 된다. 캐페시터(154)는 중간 전압 포텐셜(Vim2)에 선택적으로 직렬로 연결(가산)되는 캐페시터(134)로부터 중간 전압 포텐셜(Vim3)을 수신한다. 그러므로, 출력 전압 포텐셜(Vout)은 입력 전압 포텐셜(Vin) 보다 크게 되어 입력 전압 포텐셜(Vin) 보다 점진적으로 4배가 된다.
Claims (3)
- 전압 증배기에 있어서, 전압원에서 나오는 입력 전압 포텐셜을 수신하는 입력과, 상기 전압원에 연결된 제 1 제어 수단에 응답하여 상기 입력 전압 포텐셜을 에너지 저장 수단에 선택적으로 결합시키기 위하여 상기 입력에 연결되는 제 1 스위칭 수단 및, 상기 전압원 및 상기 에너지 저장 수단을 선택적으로 직렬로 연결하여 중간 전압 포텐셜을 제공하고 상기 중간 전압 포텐셜에 연결된 제 2 제어 수단에 응답하여 제 2 에너지 저장 수단에 상기 중간 전압 포텐셜을 선택적으로 결합시키기 위하여 상기 제 1 에너지 저장 수단에 연결된 제 2 스위칭 수단을 구비하며, 상기 제 2 에너지 저장 수단은 상기 입력 전압 포텐셜 보다 큰 출력 전압 포텐셜을 갖는 전압 증배기.
- 제 1 항에 있어서, 타이밍 신호를 발생시키는 수단 및 상기 타이밍 신호에 응답하는 제 1 및 제 2 제어 수단을 더 구비하는 전압 증배기.
- 제 2 항에 있어서, 상기 제 2 에너지 저장 수단에 연결되어 타이밍 신호에 응답하여 상기 제 1 및 제 2 제어 신호를 공급하는 제 3 제어 수단을 더 구비하는 전압 증배기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US548,479 | 1990-07-05 | ||
US07/548,479 US5051881A (en) | 1990-07-05 | 1990-07-05 | Voltage multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920003135A KR920003135A (ko) | 1992-02-29 |
KR960005688B1 true KR960005688B1 (ko) | 1996-04-30 |
Family
ID=24189019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011148A KR960005688B1 (ko) | 1990-07-05 | 1991-07-02 | 전압 증배기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5051881A (ko) |
KR (1) | KR960005688B1 (ko) |
GB (1) | GB2245780A (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146955A (ja) * | 1988-08-30 | 1990-06-06 | Michiko Naito | 静電トランス |
JP2938958B2 (ja) * | 1990-10-31 | 1999-08-25 | 富士通株式会社 | Dc―dcコンバータ |
FI90606C (fi) * | 1991-12-19 | 1994-02-25 | Nokia Mobile Phones Ltd | Kytkentä akkujännitteen kasvattamiseksi lyhytaikaisen kuormituksen ajaksi |
US5214313A (en) * | 1992-01-07 | 1993-05-25 | Windes John A | Circuit for extending the useful discharge time of load driving capacitors |
US5341285A (en) * | 1992-07-14 | 1994-08-23 | Wave Energy Corporation | Intelligent transformerless system for transferring energy from a power source to an isolated load |
US5280420A (en) * | 1992-10-02 | 1994-01-18 | National Semiconductor Corporation | Charge pump which operates on a low voltage power supply |
DE4328973C1 (de) * | 1993-08-27 | 1994-08-25 | Siemens Ag | Schalter-Kondensator-Netzwerk |
US5438504A (en) * | 1993-10-08 | 1995-08-01 | Sgs-Thomson Microelectronics, Inc. | Voltage multiplier circuits or the like |
US5394320A (en) * | 1993-10-15 | 1995-02-28 | Micron Semiconductor, Inc. | Low voltage charge pump circuit and method for pumping a node to an electrical potential |
US5629843A (en) * | 1993-10-15 | 1997-05-13 | Micron Technology, Inc. | Self compensating clamp circuit and method for limiting a potential at a pump circuit node |
US5811990A (en) | 1993-10-15 | 1998-09-22 | Micron Technology, Inc. | Voltage pump and a level translator circuit |
JP3282915B2 (ja) * | 1994-03-31 | 2002-05-20 | 富士通株式会社 | Dc/dcコンバータ及びnmosトランジスタのバックゲート電圧の制御方法 |
US5475335A (en) * | 1994-04-01 | 1995-12-12 | National Semiconductor Corporation | High voltage cascaded charge pump |
US5537072A (en) * | 1994-06-30 | 1996-07-16 | Sgs-Thomson Microelectronics, Inc. | Charge pump switch circuits |
EP0691729A3 (en) * | 1994-06-30 | 1996-08-14 | Sgs Thomson Microelectronics | Charge pump circuit with feedback control |
EP0700146B1 (en) * | 1994-08-31 | 2000-05-24 | STMicroelectronics S.r.l. | Voltage multiplier with linear stabilized output voltage |
IT1275104B (it) * | 1994-12-28 | 1997-07-30 | Texas Instruments Italia Spa | "perfezionato moltiplicatore di tensione on-chip per memorie a semiconduttore" |
US5606491A (en) * | 1995-06-05 | 1997-02-25 | Analog Devices, Inc. | Multiplying and inverting charge pump |
US5600551A (en) * | 1995-08-02 | 1997-02-04 | Schenck-Accurate, Inc. | Isolated power/voltage multiplier apparatus and method |
FR2752343B1 (fr) * | 1996-08-09 | 1998-09-11 | Gec Alsthom Transport Sa | Dispositif electronique de conversion de l'energie electrique |
US5768116A (en) * | 1997-01-27 | 1998-06-16 | Honeywell Inc. | Bi-directional DC/DC voltage converter |
US5905404A (en) * | 1997-03-04 | 1999-05-18 | Lucent Technologies Inc. | Bootstrap clock generator |
WO1999035927A1 (en) * | 1998-01-16 | 1999-07-22 | Depuy Orthopaedics, Inc. | Head gear apparatus |
US6100665A (en) * | 1999-05-25 | 2000-08-08 | Alderman; Robert J. | Electrical power system with relatively-low voltage input and method |
DE19928309C2 (de) * | 1999-06-21 | 2002-03-28 | Texas Instruments Deutschland | Gleichspannungswandler |
US6242970B1 (en) * | 1999-09-04 | 2001-06-05 | Texas Instruments Incorporated | Charge-pump device and method of sequencing charge-pump switches |
ATE347190T1 (de) | 2000-05-19 | 2006-12-15 | Ericsson Telefon Ab L M | Gleichstrom-gleichstromwandler |
JP2004064937A (ja) * | 2002-07-31 | 2004-02-26 | Nec Corp | チャージポンプ型昇圧回路 |
US6861894B2 (en) * | 2002-09-27 | 2005-03-01 | Sandisk Corporation | Charge pump with Fibonacci number multiplication |
US6990691B2 (en) | 2003-07-18 | 2006-01-31 | Depuy Products, Inc. | Head gear apparatus |
JP2005151777A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | チャージポンプ回路およびアンプ |
TWI250719B (en) * | 2004-04-02 | 2006-03-01 | Au Optronics Corp | DC-DC converter |
DE602005015413D1 (de) * | 2005-02-11 | 2009-08-27 | St Microelectronics Res & Dev | Selbstregulierende Ladungspumpe |
US7317345B2 (en) * | 2005-03-01 | 2008-01-08 | Freescale Semiconductor, Inc. | Anti-gate leakage programmable capacitor |
US8610311B1 (en) | 2009-01-27 | 2013-12-17 | Energy Magnification Corporation | Passive power generation system |
US8710936B2 (en) | 2009-08-05 | 2014-04-29 | Apple Inc. | Resonant oscillator with start up and shut down circuitry |
US8541999B2 (en) * | 2009-08-05 | 2013-09-24 | Apple Inc. | Controlling power loss in a switched-capacitor power converter |
US8933665B2 (en) | 2009-08-05 | 2015-01-13 | Apple Inc. | Balancing voltages between battery banks |
US8320141B2 (en) * | 2009-08-05 | 2012-11-27 | Apple Inc. | High-efficiency, switched-capacitor power conversion using a resonant clocking circuit to produce gate drive signals for switching capacitors |
US8085103B2 (en) * | 2009-08-05 | 2011-12-27 | Apple Inc. | Resonant oscillator circuit with reduced startup transients |
TWI401872B (zh) * | 2010-06-09 | 2013-07-11 | Ili Technology Corp | 不使用穩壓電容的倍壓電路 |
CN101944846B (zh) * | 2010-09-07 | 2012-10-17 | 苏州思瑞浦微电子科技有限公司 | 一种0.75倍电荷泵电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053821A (en) * | 1976-01-26 | 1977-10-11 | Fairchild Camera And Instrument Corporation | Voltage multiplier circuit |
JPS5572889A (en) * | 1978-11-28 | 1980-06-02 | Seiko Instr & Electronics Ltd | Booster circuit |
US4344003A (en) * | 1980-08-04 | 1982-08-10 | Rca Corporation | Low power voltage multiplier circuit |
DE3335423A1 (de) * | 1983-09-29 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Schaltung zur spannungsvervielfachung |
US4621315A (en) * | 1985-09-03 | 1986-11-04 | Motorola, Inc. | Recirculating MOS charge pump |
GB2193392A (en) * | 1986-08-02 | 1988-02-03 | Plessey Co Plc | Efficiency enhanced voltage multiplier |
-
1990
- 1990-07-05 US US07/548,479 patent/US5051881A/en not_active Expired - Fee Related
-
1991
- 1991-06-10 GB GB9112401A patent/GB2245780A/en not_active Withdrawn
- 1991-07-02 KR KR1019910011148A patent/KR960005688B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5051881A (en) | 1991-09-24 |
GB9112401D0 (en) | 1991-07-31 |
GB2245780A (en) | 1992-01-08 |
KR920003135A (ko) | 1992-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960005688B1 (ko) | 전압 증배기 | |
US5095223A (en) | Dc/dc voltage multiplier with selective charge/discharge | |
US5339236A (en) | Charge pump circuit for intermediate voltage between power supply voltage and its double voltage | |
EP0822478A2 (en) | Voltage converting circuit and multiphase clock generating circuit for driving the same | |
US5896045A (en) | Static pulsed cross-coupled level shifter and method therefor | |
US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
JPH03290895A (ja) | 半導体集積回路装置 | |
JPH03504057A (ja) | 改良型低電力デュアルモードcmosバイアス電圧発生器 | |
KR960030231A (ko) | 반도체 메모리장치의 전압 구동회로 | |
KR940001542A (ko) | 저(low)전압 차동 회로 | |
KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
US5227672A (en) | Digital clock selection and changeover apparatus | |
JPH09219976A (ja) | 電力変換装置の駆動方法 | |
US6822884B1 (en) | Pulse width modulated charge pump | |
KR20090037682A (ko) | 차지 펌핑 회로 | |
US6236244B1 (en) | High voltage level shifter for driving an output stage | |
US5552747A (en) | Driver circuit compatible with low supply voltages | |
JPH1014218A (ja) | 突入電流制限型チャージポンプ昇圧回路 | |
JPH0880033A (ja) | 昇圧回路 | |
US5854565A (en) | Low power latch requiring reduced circuit area | |
JPH09204798A (ja) | 信号発生回路 | |
JPH061974B2 (ja) | Dc−dc昇圧電源 | |
US5142218A (en) | Power supply circuit for direct voltage regulators with step-up switching configuraton | |
US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
US4503344A (en) | Power up reset pulse generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |