KR950020706A - 레벨 시프터회로 - Google Patents
레벨 시프터회로 Download PDFInfo
- Publication number
- KR950020706A KR950020706A KR1019940033985A KR19940033985A KR950020706A KR 950020706 A KR950020706 A KR 950020706A KR 1019940033985 A KR1019940033985 A KR 1019940033985A KR 19940033985 A KR19940033985 A KR 19940033985A KR 950020706 A KR950020706 A KR 950020706A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- potential
- transistor
- power
- electrodes
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
- H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
[목적] 관통전류를 저감하고, 레벨시프터회로의 전원의 부담을 경감한다.
[구성] 예를 들면, 입력신호(ø21)의 전위가 접지전위(Vss)로 부터 전원전위(Vcc)로 변화하면, PMOS(31)가온, NMOS(32)가 오프 상태로 된다. 이때, 출력신호(ø22)의 전위는 전위(Vcc)보다도 높기 때문에 노드(N25)는, PMOS(31) 및 NMOS(32)를 통하여 차지업되기 시작한다. 그후, NMOS(43)가 온 상태로 되어서 출력신호(ø22)의 전위로 강하한다. 노드(25)의 전위는, 차지업되어 있기 때문에, 신속하게 PMOS(26)가 오프 상태로 되고, 전원전위(Vpp)로 부터 접지전위(Vss)로 흐르는 관통전류가 저감된다. 또, 출력신호(ø22)의 전위가 충분히 강하하면 NMOS(32)가 오프상태로 되고, 전원전위(Vpp)로 부터 전원전위(Vcc)로의 관통전류를 방지한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 레벨 시프터회로를 나타내는 회로도,
제8도 본 발명의 제2실시예를 레벨 시프터 회로를 나타내는 회로도,
제10도는 본 발명의 제3실시예를 레벨 시프터회로를 나타내는 회로도,
제12도는 본 발명의 제4실시예에 이용되는 전위유지수단을 나타내는 회로도.
Claims (6)
- 입력신호 구동용의 제1전원전위와 이제 1전원전위와는 다른 제2전원전위와 접지전위와의 사이에 접속되고, 제1전극과 제2전극과 이 제1 및 제2전극사이의 도통을 제어하는 제어전극을 갖고 상기 제2전원전위에 이 각 제1전극이 접속되고 또 이 각 제어전극과 이 각 제2전극이 서로 교차접속되어서 이 각 제어전극의 전위에 따라서 상기 제2전원전위와 접지전위를 상보적으로 도통하는 제1도전형의 제1 및 제2트랜지스터를 구비하고, 상기 입력신호의 레벨을 변환하는 레벨 시프터회로에 있어서, 상기 제1전원전위 및 접지 전위 사이에 접속되고, 상기 입력신호의 전위 및 상기 제2트랜지스터의 제2전극의 전위에 따라서 동작하여 상기 제1트랜지스터의 제2전극의 전위를 제어하는 제1구동회로와, 상기 제1전원전위 및 접지전위 사이에 접속되고, 상기 입력신호의 전위에 대해서 상보적인 전위 및 상기 제1트랜지스터의 제2전극의 전위에 따라서 동작하여 상기 제2트랜지스터의 제2전극의 전위를 제어하는 제2구동회로를 형성한 것을 특징으로 하는 레벨 시프터회로.
- 제1항에 있어서, 상기 제1구동회로는, 상기 제1전극이 상기 제1전원전위에 접속되어서 상기 제어전극에 입력되는 상기 입력신호의 전위에 따라서, 온, 오프 동작하는 상기 제1도전형의 제3트랜지스터와, 제1전극과, 제2전극과 이 제1 및 제2전극 사이의 도통을 제어하는 제어전극을 가지고 이 제2전극이 상기 제3트랜지스터의 제2전극에 접속되고, 이 제어전극에 입력된 상기 제2트랜지스터의 제2전극의 전위에 따라서, 온, 오프 동작하여 온 상태인 때에 상기 제1전원전위를 상기 제1트랜지스터의 제2전극에 공급하고 오프인 때에 이 제1트랜지스터의 제2전극 및 제1전원전위 사이를 차단하는 상기 제1도전형과는 다른 제2도전형의 제4트랜지스터와, 상기 제4트랜지스터의 제1전극에 상기 제2전극이 접속되고, 상기 입력신호의 전위에 따라서, 온, 오프 동작하여 온 상태인 때에 이 제4트랜지스터의 제1전극 및 상기 접지전위 사이를 접속하는 제2도전형의 제5트랜지스터로 구성되고, 제2구동회로는, 상기 제1전극이 상기 제1전원전위에 접속되어서 상기 제어전극에 입력되는 상기 입력신호에 대한 상보적인 전위에 따라서 온, 오프 동작하는 상기 제1도전형의 제6트랜지스터와, 상기 제6트랜지스터의 제2전극에 상기 전극이 접속되고, 상기 제어전극에 입력된 상기 제1트랜지스터의 제2전극의 전위에 따라서 온, 오프 동작하여 온 상태인 때에 상기 제1전원전위를 상기 제2트랜지스터의 제2전극에 공급하고 오프상태인 때에 이 제2트랜지스터의 제2전극 및 제1전원전위 사이를 차단하는 상기 제2도전형의 제7트랜지스터와, 상기 제7트랜지스터의 제1전극에 상기 제2전극이 접속되고, 상기 입력신호에 대한 상보적인 전위에 따라서 온, 오프 동작하여 온 상태인 때 이제7트랜지스터의 제1전극 및 상기 접지전위 사이를 접속하는 제2도전형의 제8트랜지스터로 구성한 것을 특징으로 하는 레벨시프터회로.
- 입력신호 구동용의 제1전원전위와 이 제1전원전위와는 다른 제2전원전위와 접지전위와의 사이에 접속되고, 제1전극과 제2전극과 이 제1 및 제2전극 사이의 도통을 제어하는 제어전극을 각각 가지고 상기 제2전원전위에 이 각 제1전극이 각각 접속되면서 이 각 제어전극과 이 각 제2전극이 서로 교차접속되어서 이 각 제어전극의 전위에 의거하여 이 각 제1전극과 각 제2전극이 각각 상보적으로 도통하는 제1도전형의 제1 및 제2트랜지스터를 구비하고, 상기 입력신호의 레벨을 변환하는 레벨시프터에 있어서, 상기 제1전원전위 및 접지전위 사이에 전위차로 동작하고 상기 입력신호의 전위에 따른 2값의 전위를 갖는 제1구동신호를 생성하는 제1구동회로와, 상기 제1전원 전위 및 접지전위 사이의 전위차로 동작하고 제1구동신호와는 상보적인 전위를 갖는 제2구동신호를 생성하는 제2구동회로와, 제1전극과 제2전극과 이 제1 및 제2전극 사이의 도통을 제어하는 제어전극을 가지고 이 제2전극이 상기 제1트랜지스터의 제2전극에 접속되고, 상기 제2트랜지스터의 제2전극의 전위에 의거하여 온, 오프 동작하여 이 제1트랜지스터의 제2전극을 상기 제1구동회로의 출력단자에 접속하는 상기 제1도전형과는 다른 제2도전형의 제3트랜지스터와, 상기 제2트랜지스터의 제2전극에 상기 제2전극이 접속되고, 상기 제1트랜지스터의 제2전극의 전위에 의거하여 온, 오프 동작하여 이 제2트랜지스터의 제2전극의 상기 제2구동회로의 출력단자에 접속하는 제2도전형의 제4트랜지스터를 형성한 것을 특징으로 하는 레벨시프터회로.
- 제1전원전위와 이 제1전원전위와는 다른 제2전원전위와 접지전위와의 사이에 접속되고, 제1전극과 제2전극과 이 제1 및 제2전극사이의 도통을 제어하는 제어전극을 갖고 상기 제2전원전위에 이 각 제1전극이 접속되고 또 이 각 제1전극과 이 각 제2전극이 서로 교차접속되어서 이 각 제어전극의 전위에 따라서 제2전원전위와 접지전위를 상보적으로 도통하는 제1도전형의 제1 및 제2트랜지스터를 구비하고, 입력신호의 레벨을 변환하는 레벨 시프터회로에 있어서, 제1전극과 제2전극과 이 제1 및 제2전극 사이의 도통을 제어하는 제어전극을 가지고 상기 제1트랜지스터의 제2전극에 이 제2전극이 접속되고, 상기 제2트랜지스터의 제2전극의 전위에 따라서, 온, 오프 동작하여 온 상태인 때 이 제1트랜지스터의 제2전극을 상기 접지전위에 접속하는 상기 제1도전형과는 다른 제2도전형의 제3트랜지스터와, 상기 제2트랜지스터의 제2전극에 상기 제2전극이 접속되고, 상기 제1트랜지스터의 제2전극의 전위에 따라서 온, 오프동작하여 이 제2트랜지스터의 제2전극을 상기 접지전위로 접속하는 상기 제2도전형의 제4트랜지스터와, 상기 제3트랜지스터의 제1전극과 상기 제4트랜지스터의 제1전극과의 사이에 접속되고, 상기 제1전원전위 및 상기 접지전위 사이의 전위차로 동작하여 이 각 제1전극의 전위를 유지하는 전위 유지수단과, 상기 입력신호의 전위에 따라서 상보적으로 온, 오프하고, 온 상태인 때 상기 제3 및 제4트랜지스터의 제1전극과 상기 접지전위를 각각 접속하는 제1, 제2구동회로와, 제어신호의 전위에 따라서 상기 제3 및 제4트랜지스터의 제1전극과 상기 접지전위를 접속하는 스위치 수단을 형성한 것을 특징으로 하는 레벨시프터회로.
- 제4항에 있어서, 상기 전위유지수단은, 상기 제1전원전위에 상기 제1전극이 각각 접속되고 또 상기 각 제어전극과 상기 각 제2전극이 서로 교차접속된 상기 제1도전형의 제5 및 제6트랜지스터와, 상기 제5트랜지스터의 제2전극에 이 제2전극이 접속되고, 상기 제6트랜지스터의 제2전극의 전위에 따라서 온, 오프 동작하여 온 상태인 때 이 제6트랜지스터의 제어전극을 상기 접지전위에 접속하는 제2도전형의 제7트랜지스터와, 상기 제6트랜지스터의 제2전극에 상기 제2전극이 접속되고, 상기 제5트랜지스터의 제2전극의 전위에 따라서 온, 오프 동작하여 온 상태인 때 이 제5트랜지스터의 제어전극을 상기 접지전위에 접속하는 제2도전형의 제8트랜지스터와, 상기 입력신호의 전위에 따라서 상기 제5 및 제6트랜지스터의 상기 각 제1전극을 상기 접지전위에 접속하는 제9트랜지스터로 구성한 것을 특징으로 하는 레벨시프터회로.
- 제4항에 있어서, 리세트신호의 전위에 따라서 온, 오프 동작하고, 온 상태인 때 상기 3트랜지스터의 제1전극을 상기 접지전위에 접속하는 제6트랜지스터와, 리세트 신호의 전위에 따라서 온, 오프 동작하고, 온 상태인 때 상기 제4트랜지스터의 제1전극을 상기 제1전원전위에 접속하는 제6트랜지스터를 형성한 것을 특징으로 하는 레벨시프터회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33821593A JP3625851B2 (ja) | 1993-12-28 | 1993-12-28 | レベルシフタ回路 |
JP93-338215 | 1993-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950020706A true KR950020706A (ko) | 1995-07-24 |
KR100296783B1 KR100296783B1 (ko) | 2001-10-24 |
Family
ID=18316013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940033985A KR100296783B1 (ko) | 1993-12-28 | 1994-12-13 | 레벨시프터회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5659258A (ko) |
EP (1) | EP0661811B1 (ko) |
JP (1) | JP3625851B2 (ko) |
KR (1) | KR100296783B1 (ko) |
DE (1) | DE69426148T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762679B1 (ko) * | 2006-02-09 | 2007-10-01 | 삼성에스디아이 주식회사 | 레벨 쉬프터 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100228529B1 (ko) * | 1996-12-20 | 1999-11-01 | 윤종용 | 반도체 메모리 장치용 스케일러블 레벨 시프터 |
JP3730003B2 (ja) * | 1997-02-18 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
US5910734A (en) * | 1997-02-20 | 1999-06-08 | Micron Technology, Inc. | Voltage level translator |
US5977798A (en) * | 1997-02-28 | 1999-11-02 | Rambus Incorporated | Low-latency small-swing clocked receiver |
JP4074690B2 (ja) * | 1997-09-17 | 2008-04-09 | 株式会社ルネサステクノロジ | 電圧レベル変換回路 |
JP3796034B2 (ja) | 1997-12-26 | 2006-07-12 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路装置 |
US6054875A (en) * | 1997-12-31 | 2000-04-25 | Intel Corporation | Output buffer for a mixed voltage environment |
JPH11205140A (ja) * | 1998-01-07 | 1999-07-30 | Mitsubishi Electric Corp | アナログデジタル変換器及びレベルシフタ |
JP3695967B2 (ja) | 1998-11-16 | 2005-09-14 | 株式会社東芝 | 半導体集積回路装置 |
US6366061B1 (en) | 1999-01-13 | 2002-04-02 | Carnegie Mellon University | Multiple power supply circuit architecture |
GB9920172D0 (en) | 1999-08-25 | 1999-10-27 | Sgs Thomson Microelectronics | Cmos switching cicuitry |
GB9926072D0 (en) * | 1999-11-03 | 2000-01-12 | Sgs Thomson Microelectronics | Switching circuit |
AU2001259825A1 (en) * | 2000-06-09 | 2001-12-17 | Cirrus Logic, Inc. | Voltage level shifting circuits and methods and systems using the same |
US6535018B1 (en) | 2000-07-26 | 2003-03-18 | Cirrus Logic, Inc. | Voltage level shifting circuits and methods and systems using the same |
AU2001257509A1 (en) * | 2000-06-09 | 2001-12-24 | Cirrus Logic, Inc. | Voltage level shifter |
JP3532153B2 (ja) * | 2000-12-22 | 2004-05-31 | 沖電気工業株式会社 | レベルシフタ制御回路 |
US6683486B2 (en) * | 2002-04-02 | 2004-01-27 | Infineon Technologies Ag | Low voltage shifter with latching function |
TWI257769B (en) * | 2002-06-11 | 2006-07-01 | Au Optronics Corp | Level shifting circuit |
JP4002847B2 (ja) * | 2003-01-31 | 2007-11-07 | 松下電器産業株式会社 | 自動遅延調整機能付きレベル変換回路 |
US6995598B2 (en) * | 2003-02-13 | 2006-02-07 | Texas Instruments Incorporated | Level shifter circuit including a set/reset circuit |
US6842043B1 (en) | 2003-03-11 | 2005-01-11 | Xilinx, Inc. | High-speed, low current level shifter circuits for integrated circuits having multiple power supplies |
DE10349464B4 (de) * | 2003-10-23 | 2009-07-30 | Qimonda Ag | Pegelumsetz-Einrichtung |
JP4249597B2 (ja) * | 2003-11-13 | 2009-04-02 | 新日本無線株式会社 | レベルシフト回路 |
TWI242294B (en) * | 2004-12-07 | 2005-10-21 | Silicon Touch Tech Inc | An accelerated circuit for lightening/turning off LED |
US7646233B2 (en) | 2006-05-11 | 2010-01-12 | Dsm Solutions, Inc. | Level shifting circuit having junction field effect transistors |
US20080024188A1 (en) * | 2006-07-28 | 2008-01-31 | Chou Richard K | Junction field effect transistor level shifting circuit |
KR101406401B1 (ko) * | 2006-11-10 | 2014-06-13 | 스카이워크스 솔루션즈, 인코포레이티드 | 선형성 성능이 개선된 콤팩트 저손실 고주파수 스위치 |
JP4939285B2 (ja) * | 2007-04-09 | 2012-05-23 | ラピスセミコンダクタ株式会社 | レベルシフタ |
US7511556B2 (en) * | 2007-08-24 | 2009-03-31 | Ili Technology Corp. | Multi-function circuit module having voltage level shifting function and data latching function |
US7659768B2 (en) * | 2007-12-28 | 2010-02-09 | Advanced Micro Devices, Inc. | Reduced leakage voltage level shifting circuit |
US7710183B2 (en) * | 2008-09-04 | 2010-05-04 | Qualcomm Incorporated | CMOS level shifter circuit design |
US20100264975A1 (en) * | 2009-04-17 | 2010-10-21 | Scott Gregory S | Level Shifter with Rise/Fall Delay Matching |
US20100321083A1 (en) * | 2009-06-22 | 2010-12-23 | International Business Machines Corporation | Voltage Level Translating Circuit |
US8502591B2 (en) * | 2010-07-09 | 2013-08-06 | Hynix Semiconductor Inc. | High voltage control circuit of semiconductor device |
JP5853104B2 (ja) * | 2012-08-01 | 2016-02-09 | ルネサスエレクトロニクス株式会社 | レベルシフト回路 |
US9531360B1 (en) * | 2014-04-24 | 2016-12-27 | Marvell International Ltd. | High speed comparator |
JP6030741B2 (ja) * | 2015-12-04 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | レベルシフト回路 |
JP7024357B2 (ja) * | 2017-11-29 | 2022-02-24 | セイコーエプソン株式会社 | 電子回路および電子機器 |
CN108847841A (zh) * | 2018-07-04 | 2018-11-20 | 电子科技大学 | 电平转换电路 |
WO2023073904A1 (ja) | 2021-10-29 | 2023-05-04 | 株式会社ソシオネクスト | レベルシフト回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4169233A (en) * | 1978-02-24 | 1979-09-25 | Rockwell International Corporation | High performance CMOS sense amplifier |
US4318015A (en) * | 1979-06-29 | 1982-03-02 | Rca Corporation | Level shift circuit |
US4561702A (en) * | 1984-05-09 | 1985-12-31 | Texas Instruments Incorporated | CMOS Address buffer circuit |
US4644185A (en) * | 1985-05-03 | 1987-02-17 | National Semiconductor Corporation | Self clocking CMOS latch |
JPS63304495A (ja) * | 1987-06-03 | 1988-12-12 | Toshiba Corp | 半導体集積回路 |
US4843264A (en) * | 1987-11-25 | 1989-06-27 | Visic, Inc. | Dynamic sense amplifier for CMOS static RAM |
US4831287A (en) * | 1988-04-11 | 1989-05-16 | Motorola, Inc. | Latching sense amplifier |
DE68927005T2 (de) * | 1988-10-11 | 1997-02-20 | Oki Electric Ind Co Ltd | Schaltung für einen differentiellen kreisverstärker |
US4897567A (en) * | 1988-10-13 | 1990-01-30 | Harris Corporation | Fast level translator circuit |
KR920006980B1 (ko) * | 1989-11-28 | 1992-08-22 | 현대전자산업주식회사 | 이중 파워라인을 갖는 다이나믹램의 센스증폭기 |
US5144162A (en) * | 1990-07-13 | 1992-09-01 | Texas Instruments Incorporated | High speed signal driving scheme |
US5068551A (en) * | 1990-09-21 | 1991-11-26 | National Semiconductor Corporation | Apparatus and method for translating ECL signals to CMOS signals |
US5148061A (en) * | 1991-02-27 | 1992-09-15 | Motorola, Inc. | ECL to CMOS translation and latch logic circuit |
US5243236A (en) * | 1991-12-31 | 1993-09-07 | Intel Corporation | High voltage CMOS switch with protection against diffusion to well reverse junction breakdown |
US5321324A (en) * | 1993-01-28 | 1994-06-14 | United Memories, Inc. | Low-to-high voltage translator with latch-up immunity |
JP3173247B2 (ja) * | 1993-09-29 | 2001-06-04 | ソニー株式会社 | レベルシフタ |
-
1993
- 1993-12-28 JP JP33821593A patent/JP3625851B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-13 KR KR1019940033985A patent/KR100296783B1/ko not_active IP Right Cessation
- 1994-12-27 DE DE69426148T patent/DE69426148T2/de not_active Expired - Fee Related
- 1994-12-27 US US08/365,471 patent/US5659258A/en not_active Expired - Lifetime
- 1994-12-27 EP EP94120723A patent/EP0661811B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762679B1 (ko) * | 2006-02-09 | 2007-10-01 | 삼성에스디아이 주식회사 | 레벨 쉬프터 |
Also Published As
Publication number | Publication date |
---|---|
EP0661811B1 (en) | 2000-10-18 |
KR100296783B1 (ko) | 2001-10-24 |
EP0661811A2 (en) | 1995-07-05 |
JP3625851B2 (ja) | 2005-03-02 |
JPH07202650A (ja) | 1995-08-04 |
DE69426148T2 (de) | 2001-05-10 |
DE69426148D1 (de) | 2000-11-23 |
US5659258A (en) | 1997-08-19 |
EP0661811A3 (en) | 1996-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950020706A (ko) | 레벨 시프터회로 | |
KR0131161B1 (ko) | 정 전류 발생 장치 | |
KR960030444A (ko) | 가변 임계 전압을 가지는 soi형 반도체 장치 및 바이어스 전압 발생 장치 | |
KR930003558A (ko) | 출력회로 | |
KR950015989A (ko) | 캐패시터와 트랜지스터를 사용하는 지연 회로 | |
US5608344A (en) | Comparator circuit with hysteresis | |
JP3702159B2 (ja) | 半導体集積回路装置 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR910015114A (ko) | 반도체 디지탈 회로 | |
KR920009031B1 (ko) | 드라이버 회로 | |
KR890005992A (ko) | 상보신호 출력회로 | |
KR930020850A (ko) | 레벨 변환회로 | |
KR940027249A (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로(ic) | |
US5280201A (en) | Semiconductor logic circuit apparatus | |
US6369632B1 (en) | CMOS switching circuitry | |
US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
US6853233B1 (en) | Level-shifting circuitry having “high” output impedance during disable mode | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR900013718A (ko) | 수직 퓨즈 어레이용 고속 ecl입력 버퍼 | |
KR20050021280A (ko) | 트랜지스터 회로 및 승압 회로 | |
KR100344865B1 (ko) | 센스증폭기 | |
KR100306325B1 (ko) | 인에이블 입력을 가진 rs 플립-플롭 | |
KR970008565A (ko) | 입력신호의 레벨을 변환하는 레벨변환회로, 내부전위를 발생하는 내부전위 발생회로, 내부전위를 발생하는 내부전위 발생유닛, 신뢰성이 높은 반도체장치 및 고내압의 트랜지스터 제조방법 | |
KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
KR890012445A (ko) | 푸시-풀 출력회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |