KR950013377B1 - Control signal duty-ration discrimination method & apparatus of vcr - Google Patents
Control signal duty-ration discrimination method & apparatus of vcr Download PDFInfo
- Publication number
- KR950013377B1 KR950013377B1 KR1019880008053A KR880008053A KR950013377B1 KR 950013377 B1 KR950013377 B1 KR 950013377B1 KR 1019880008053 A KR1019880008053 A KR 1019880008053A KR 880008053 A KR880008053 A KR 880008053A KR 950013377 B1 KR950013377 B1 KR 950013377B1
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- signal
- counter
- carry
- error
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Description
제 1a, b 도는 데이타신호가 코드화된 제어신호를 보인 파형도.1a, b or waveform diagram showing a control signal coded data signal.
제 2 도는 본 발명의 제어신호 듀티비 판별 장치의 블럭도.2 is a block diagram of a control signal duty ratio determination apparatus of the present invention.
제 3a-c 도는 제 2 도 각부의 파형도.3A-C or 2D waveform diagram.
제 4 도의 본 발명에 의한 신호 흐름도.4 is a signal flow diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 제어헤드 2 : 증폭기1: control head 2: amplifier
3 : 제어신호 정형부 4 : 마이크로 프로세서3: control signal shaping part 4: microprocessor
5, 6 : 발진자 7 : 메인 콘트롤러5, 6: oscillator 7: main controller
41 : 카운터 42 : 비교기41: counter 42: comparator
43 : 에러검출기43: error detector
본 발명은 비디오 카세트 레코더에 관한 것으로 특히, 제어 신호의 듀티비(duty ratio)를 소정의 데이타 신호에 따라 가변시켜 코드화하고, 그 소정의 데이타 신호를 비디오 테이프의 제어 트랙에 기록한 후 재생함에 따라 VISS(Video Index Search Sytem) 및 VASS(Video Address Search System) 등의 서비스 기능에 사용하는 비디오 카세트 레코더에 있어서, 소정의 데이타 신호가 코드화 되어있는 재생 제어신호에서 그 소정의 데이타 신호를 정확히 검출하는 비디오 카세트 레코더의 제어신호 듀티비 판별 방법 및 장치에 관한 것이다.BACKGROUND OF THE
최근에 비디오 카세트 레코더의 제조업체들은 소정의 데이타 신호를 제어신호에 코드화 즉, 데이타 신호가 "0"일 경우에는 제 1a 도에 도시한 바와 같이 제어 신호와 듀티비를 60±5%로 하고, "1"일 경우에는 제 1b 도에 도시한 바와같이 듀티비를 27.5±2.5%로 코드화하여 비디오 테이프에 기록하고, 비디오 테이프를 재생할 경우에는 재생된 제어 신호에서 소정의 데이타 신호를 검출하여 VISS 및 VASS 등과 같은 서비스 기능을 제공하는데 많은 노력을 기울이고 있다.Recently, manufacturers of video cassette recorders have coded a predetermined data signal into a control signal, i.e., when the data signal is " 0 ", the control signal and duty ratio are 60 ± 5% as shown in FIG. In the case of 1 ", as shown in FIG. 1B, the duty ratio is coded to 27.5 ± 2.5% and recorded on the video tape. When the video tape is played back, a predetermined data signal is detected from the reproduced control signal and the VISS and VASS are detected. Efforts have been made to provide such service functions.
본 발명은 상기와 같은 최근의 추세에 부응하여 재생된 제어 신호에서 소정의 데이타 신호를 정확히 검출하는 제어신호 듀티비 판별 방법 및 장치를 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention has been made a method and apparatus for determining a control signal duty ratio for accurately detecting a predetermined data signal from a reproduced control signal in response to the recent trend as described above. same.
제 2 도는 본 발명의 제어신호 듀티비 판별 장치의 블럭도로서, 이에 도시한 바와같이, 비디오 테이프의 제어 트랙에서 제어 신호를 검출하는 제어 헤드(1)와, 상기 제어 헤드(1)가 재생한 제어 신호를 일정 레벨 증폭하는 증폭기(2)와, 상기 증폭기(2)의 출력 신호를 정형하여 소정의 데이타 신호가 코드화된 제어 신호를 출력하는 제어신호 정형부(3)와, 상기 제어 신호 정형부(3)의 출력 신호에서 소정의 데이타 신호를 검출함과 아울러 에러를 판별하는 마이크로 프로세서(4)와, 상기 제어신호 정형부(3) 및 마이크로 프로세서(4)의 출력 신호에 따라 전체 동작을 제어하는 메인 콘트롤러(7)로 구성한다.2 is a block diagram of the control signal duty ratio discriminating apparatus of the present invention. As shown therein, a
상기 마이크로 프로세서(4)는 제어신호 정형부(3)의 출력 신호에 따라 발진자(5)의 클럭 신호를 카운트하는 카운터(41)와, 상기 제어신호 정형부(3) 및 카운터(41)의 출력신호를 비교하여 소정의 데이타신호를 출력하는 비교기(42) 및 에러를 검출하는 에러검출기(43)로 구성한다.The microprocessor 4 includes a counter 41 for counting a clock signal of the
상기 카운터(41)는 업-다운 카운터이다.The counter 41 is an up-down counter.
도면의 미설명 부호 '6'는 메인 콘트롤러(7)에 클럭을 제어하기 위한 발진자이다.Reference numeral '6' in the drawing denotes an oscillator for controlling the clock to the main controller 7.
이와같은 구성한 본 발명을 제 3 도의 파형도 및 제 4 도의 신호 흐름도를 참조하여 상세히 설명하면 다음과 같다.The present invention configured as described above will be described in detail with reference to the waveform diagram of FIG. 3 and the signal flowchart of FIG. 4.
재생 동작을 수행함에 따라 제어 헤드(1)가 비디오 테이프의 제어 트랙에서 소정의 데이타 신호를 검출하면 증폭기(2)가 일정 레벨 증폭하여 제 3a 도에 도시한 바와같은 코드화된 제어 신호를 출력하고, 상기 증폭기(2)에서 출력된 제어 신호는 제어신호 정형부(3)에서 제 3b 도에 도시한 바와같이 소정의 데이타 신호가 코드화된 원래의 제어 신호로 파형 정형된 후 마이크로 프로세서(4) 및 메인 콘트롤러(5)에 입력되어진다.When the
상기에서 재생된 제어 신호가 원래의 제어 신호로 파형 정형되어 마이크로 프로세서(4)에서 입력되면 제 4 도의 신호 흐름도와 같은 동작을 수행하게 된다.When the reproduced control signal is waveform-formed as the original control signal and input from the microprocessor 4, the same operation as that of the signal flow diagram of FIG. 4 is performed.
먼저, 스텝(S11)에서 제어 신호가 저전위에서 고전위로 변환되는지를 판별하여, 저전위에서 고전위로 변환되었을 경우에는 스텝(S12)에서 카운터(41)를 세트시켜 업 모드로 설정시킴과 아울러 에러검출기(43)를 리세트시킨 후 스텝(S13)에서 카운터(41)의 계수값을 점건하여 캐리의 발생 여부를 비교기(42)로 검출하게된다.First, in step S11, it is determined whether the control signal is converted from the low potential to the high potential, and when it is converted from the low potential to the high potential, the counter 41 is set in step S12 to set the up mode and an error detector ( After resetting 43, the comparator 42 detects whether or not a carry is generated by stepping the count value of the counter 41 at step S13.
이때, 비교기(42)는 카운터(41)의 계수값을 점검함에 따라 캐리가 발생한 경우 스텝(S14)에서 고전위의 듀티비 신호를 메인 콘트롤러(5)에 출력한 후 스텝(S11)부터 반복 수행하고, 캐리가 발생하지 않은 경우 스텝(S15)에서 저전위의 듀티비 신호를 출력한 후 스텝(S11)부터 반복 수행한다.At this time, the comparator 42 checks the count value of the counter 41, and if a carry occurs, it outputs the duty ratio signal of high potential to the
즉, 테이프 주행시 제어 신호는 거의 일정한 주파수를 갖으므로 그 제어 신호의 변화 상태를 점검하여 그 변화 상태로부터 한 주기 후의 제어신호를 복호하는데, 상기 제어 신호의 변화에 따라 카운터(41)의 계수값이 증감되고 그 계수값에 따라 캐리가 변화하여 비교기(42)의 출력이 결정되어진다.That is, since the control signal has a substantially constant frequency when the tape is running, the control signal is checked for its change state and the control signal after one cycle from the change state is decoded. The count value of the counter 41 is changed according to the change of the control signal. The carry is changed in accordance with the count value and the output of the comparator 42 is determined.
이에 따라, 비교기(42)의 출력은 카운터(41)의 값이 양(+)이면 캐리 리세트에 의해 "0"으로 출력하고, 음(-)의 값이면 캐리 발생에 의해 "1"로 출력하게 된다.Accordingly, the output of the comparator 42 is outputted as "0" by carry reset when the value of the counter 41 is positive, and is output by "1" by carry generation if it is negative. Done.
그리고, 스텝(S11)에서 제어 신호가 저전위에서 고전위로 변환되지 않았을 경우 스텝(S16)에서 제어신호가 고전위에서 저전위로 변환되었는지를 판별하여, 제어 신호가 고전위에서 저전위로 변환되었을 경우 카운터(41)의 업-모드를 리세트시켜 다운-모드로 설정한 후 스텝(S11)을 반복 수행하게 된다.When the control signal is not converted from the low potential to the high potential at step S11, it is determined whether the control signal is converted from the high potential to the low potential at step S16, and the counter 41 when the control signal is converted from the high potential to the low potential. The step S11 is repeated after resetting the up-mode to set the down-mode.
또한, 스텝(S11)(S16)에서 제어 신호의 레벨 변화가 검출되지 않는 경우 즉, 제어 신호가 저전위 또는 고전위 상태를 유지하고 있는 경우에는 스텝(S18)에서 카운터(41)가 업 모드로 세트되어 있는지를 판별한다.Further, when the level change of the control signal is not detected in steps S11 and S16, that is, when the control signal maintains the low potential or the high potential state, the counter 41 enters the up mode in step S18. Determine if it is set.
이때, 카운터(41)가 업 모드로 세트되어 있는 경우에는 스텝(S19)에서 상기 카운터(41)의 계수값에 "1"을 가산하고, 업 모드가 아닌 다운 모드로 세트되어 있는 경우에는 스텝(S20)에서 상기 카운터(41)의 계수값에서 "1"을 감산한 후, 스텝(S21)에서 에러 검출기(43)가 상기 카운터(41)의 계수값에 따른 시간이 기준시간보다 큰지 비교하게 된다.At this time, if the counter 41 is set in the up mode, " 1 " is added to the count value of the counter 41 in step S19, and if the counter 41 is set to the down mode other than the up mode, the step ( After subtracting "1" from the count value of the counter 41 in S20, the error detector 43 compares whether the time according to the count value of the counter 41 is greater than a reference time in step S21. .
이에 따라, 계수 시간이 기준 시간보다 클 경우 스텝(S22)에서 에러 검출기(43)가 에러의 발생을 알리는 고전위 신호를 메인 콘트롤러(5)에 출력한 후 스텝(S11)을 반복 수행하고, 계수 시간이 기준 시간보다 크지 않은 경우에는 테이프의 주행이 정상적으로 판별하여 스텝(S11)을 반복 수행하게 된다.Accordingly, when the counting time is greater than the reference time, the error detector 43 outputs a high potential signal indicating the occurrence of the error to the
즉, 마이크로 프로세서(4)는 입력되는 제어신호가 저전위에서 고전위로 변환될 경우 카운터(41)가 가산 카운트하고, 고전위에서 저전위로 변환될 경우에는 감산 카운트하는데, 상기 카운터(41)에서 캐리가 발생하였는지를 판별하여 캐리가 발생하였을 경우에는 고전위의 듀티비 신호를 출력하고, 캐리가 발생하지 않았을 경우에는 저전위의 듀티비 신호를 출력하므로 제어 신호의 변화에 따라 제 3c 도에 도시한 바와같이 데이타 신호를 출력하며, 카운터(41)의 계수 시간이 기준 신호보다 큰지를 판별하여 에러 검출 신호를 메인콘트롤러(5)에 출력하게 된다.That is, the microprocessor 4 adds a counter 41 when the input control signal is converted from a low potential to a high potential, and a subtraction count when the high signal is converted from a high potential to a low potential. A carry occurs at the counter 41. If a carry is generated by determining whether or not it has been carried out, a high potential duty ratio signal is outputted, and if a carry does not occur, a low potential duty ratio signal is outputted. As shown in FIG. A signal is output and the error detection signal is output to the
따라서, 메인 콘트롤러(5)는 제어신호 정형부(3)에서 정형된 제어 신호 및 마이크로 프로세서(4)에서 입력된 데이타 신호 및 에러 검출 신호를 입력받아 에러 검출 신호에 의해 에러 발생을 판별하면 데이타 신호를 정정하고, VISS 및 VASS 등의 여러가지 서비스 기능 동작을 수행하게 된다.Therefore, the
이상에서 상세히 설명한 바와같이 본 발명은 제어신호에서 코드화된 소정의 데이타 신호를 정확히 검출하는 것으로, 데이타 신호를 정확히 검출하여 VISS 및 VASS 등의 서비스기능을 소비자에게 제공하는 효과가 있다.As described in detail above, the present invention accurately detects a predetermined data signal coded in a control signal, and accurately detects a data signal to provide a service function such as VISS and VASS to a consumer.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880008053A KR950013377B1 (en) | 1988-06-30 | 1988-06-30 | Control signal duty-ration discrimination method & apparatus of vcr |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880008053A KR950013377B1 (en) | 1988-06-30 | 1988-06-30 | Control signal duty-ration discrimination method & apparatus of vcr |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900000884A KR900000884A (en) | 1990-01-31 |
KR950013377B1 true KR950013377B1 (en) | 1995-11-02 |
Family
ID=19275743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880008053A KR950013377B1 (en) | 1988-06-30 | 1988-06-30 | Control signal duty-ration discrimination method & apparatus of vcr |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950013377B1 (en) |
-
1988
- 1988-06-30 KR KR1019880008053A patent/KR950013377B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900000884A (en) | 1990-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920000420B1 (en) | Optical disk player | |
US5159502A (en) | Data recording apparatus | |
KR100189534B1 (en) | Tracking control circuit and method of digital video recording/reproduction apparatus using bit error rate | |
KR950013377B1 (en) | Control signal duty-ration discrimination method & apparatus of vcr | |
JPH06124545A (en) | Automatic phase adjusting circuit for clock signals | |
EP0285029B1 (en) | Recording speed determination device | |
US4812987A (en) | Wave shaping circuit | |
US4512027A (en) | Electronic calculating device with faculties of detecting reproduction level of data applied thereto | |
KR100256727B1 (en) | A recording current setting method and apparatus | |
JPH0760571B2 (en) | Address data processing method of disk reproducing device | |
US4449154A (en) | Sampling time control circuit for use in an audio cassette tape data processor | |
US4489353A (en) | Maximum output level automatic measuring apparatus | |
JPS5814390A (en) | Detector for tape position | |
US5887113A (en) | Apparatus and method for controlling tracking in slow mode playback | |
KR100194037B1 (en) | Tape running speed detection circuit and method of image signal processing device | |
JPH0450775A (en) | Pulse duty decision device | |
KR0128055B1 (en) | Autometic selecting method and apparatus for tape record player | |
KR0176768B1 (en) | Apparatus for displaying a evaluated score in the vcr for learning a language | |
US5751511A (en) | Capstan phase control method for video cassette tape recorder | |
JP3175281B2 (en) | Digital audio signal recording device | |
KR940005019Y1 (en) | Automatic search circuit when replaying video tape | |
JPS60217503A (en) | Recording current controller | |
JP3091581B2 (en) | Magnetic recording / reproducing device | |
JPH03229164A (en) | Circuit for discriminating duty ratio of reproducing control signal | |
KR930006521B1 (en) | Viss/vass code recording and reproducing apparatus and method for phase control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060912 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |