KR950009476A - 병렬데이터처리시스템의 데이터통신장치 - Google Patents

병렬데이터처리시스템의 데이터통신장치 Download PDF

Info

Publication number
KR950009476A
KR950009476A KR1019930018797A KR930018797A KR950009476A KR 950009476 A KR950009476 A KR 950009476A KR 1019930018797 A KR1019930018797 A KR 1019930018797A KR 930018797 A KR930018797 A KR 930018797A KR 950009476 A KR950009476 A KR 950009476A
Authority
KR
South Korea
Prior art keywords
data
transmission
unit
control means
parallel
Prior art date
Application number
KR1019930018797A
Other languages
English (en)
Other versions
KR960014177B1 (ko
Inventor
이승섭
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019930018797A priority Critical patent/KR960014177B1/ko
Publication of KR950009476A publication Critical patent/KR950009476A/ko
Application granted granted Critical
Publication of KR960014177B1 publication Critical patent/KR960014177B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 병렬데이터처리시스템을 이루는 단위컴퓨터간의 병렬적인 데이터통신을 실현하는 데이터통신장치에 관한 것으로 다수의 단위컴퓨터(CA,CB,CC,CD)의 조합에 의해 데이터를 병렬처리하도록 된 병렬데이터처리시스템에서 각 단위컴퓨터에 설치되어 중앙처리장치(10)에 대해 데이터저장수단(11)의 직접억세스를 요구하고 다른 단위 컴퓨터와의 데이터교환이 가능한 복수의 통신채널(CH0,CH1)을 갖춘 직접메모리억세스제어수단(DMAC:12),상기 DMAC에 의한 다른 단위컴퓨터와의 데이터전송에 필요한 데이터통신 프로토콜을 제어하는 프로토콜제어수단(13;14), 상기 프로토콜제어수단에 소용되는 데이터전송요구신호를 발생하는 전송요구신호 발생수단(17), 상기 프로토콜제어수단으로부터의 전송인식신호에 따라 전송데이터의 래치 및 출력을 수행하는 전송데이터버퍼수단(15), 수신측 단위컴퓨터로부터 전송되는 데이터수신을 위한 수신데이터버퍼수단(16), 상기 중앙처리장치의 제어하에 데이터수신준비상태신호를 발생하는 수신준비신호 발생수단(18)을 갖추어 구성되고, 상기 직접메모리억세스제어수단(12)의 채널(CH0)은 데이터전송전용 채널이고, 채널(CH1)은 데이터수신전용 채널을 갖추어 데이터의 송신과 수신인 병렬적으로 수행되어 데이터전송의 고속화가 도모되는 것이다.

Description

병렬데이터처리시스템의 데이터통신장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 병렬데이터처리시스템의 동작을 설명하는 계통도,
제3도는 제2도에 도시된 단일의 병렬데이터처리시스템의 데이터통신장치의 내부블럭구성도,
제4도는 제3도는 도시된 단일의 병렬데이터처리시스템의 데이터통신장치의 내부블럭구성도이다.

Claims (4)

  1. 다수의 단위컴퓨터(CA,CB,CC,CD)의 조합에 의해 데이터를 병렬처리하도록 된 병렬데이터처리시스템에있어서 각 단위컴퓨터에 설치되어 중앙처리장치(10)에 대해 데이터저장수단(11)의 직접억세스를 요구하고 다른 단위 컴퓨터와의 데이터교환이 가능한 복수의 통신채널(CH0,CH1)을 갖춘 직접메모리억세스제어수단(DMAC:12);상기 DMAC에 의한 다른 단위컴퓨터와의 데이터전송에 필요한 데이터통신프로토콜을 제어하는 프로토콜제어수단(13;14); 상기 프로토콜제어수단에 소용되는 데이터전송요구신호를 발생하는 전송요구신호 발생수단(17); 상기 프로토콜제어수단으로부터의 전송인식신호에 따라 전송데이터의 래치 및 출력을 수행하는 전송데이터버퍼수단(15); 다른 단위컴퓨터로부터 전송되는 데이터수신을 위한 수신데이터버퍼수단(16); 상기 중앙처리장치의 제어하에 데이터수신준비상태신호를 발생하는 수신준비신호 발생수단(18)을 갖추어 구성된 것을 특징으로 하는 병렬데이터처리시스템의 데이터통신장치.
  2. 제1항에 있어서 상기 직접메모리억세스제어수단(12)의 채널(CHO)는 데이터전송전용 채널이고, 채널(CH1)은 데이터수신전용 채널인 것을 특징으로 하는 병렬데이터처리시스템의 데이터통신장치.
  3. 제1항에 있어서, 각 단위컴퓨터(CA,CB,CC,CD)간의 데이터송신 및 수신 동작의 동기를 정합시키기 위한 데이터전송클리어신호를 발생하는 어드레스디코더수단(19)이 더 구비되어 구성된 것을 특징으로 하는 병렬데이터처리시스템의 데이터통신장치.
  4. 제1항과 제3항에 있어서, 상기 데이터수신준비상태신호는 상기 어드레스디코더수단(19)에서 발생되는 데이터전송클리어신호와 상기 중앙처리장치에서 전송되는 DTACK신호를 통신프로토콜제어장치(13;14)에서 OR처리함으로써 발생되는 것을 특징으로 하는 병렬데이터처리시스템의 데이터통신장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018797A 1993-09-17 1993-09-17 병렬데이터처리시스템의 데이터통신장치 KR960014177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930018797A KR960014177B1 (ko) 1993-09-17 1993-09-17 병렬데이터처리시스템의 데이터통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018797A KR960014177B1 (ko) 1993-09-17 1993-09-17 병렬데이터처리시스템의 데이터통신장치

Publications (2)

Publication Number Publication Date
KR950009476A true KR950009476A (ko) 1995-04-24
KR960014177B1 KR960014177B1 (ko) 1996-10-14

Family

ID=19363797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018797A KR960014177B1 (ko) 1993-09-17 1993-09-17 병렬데이터처리시스템의 데이터통신장치

Country Status (1)

Country Link
KR (1) KR960014177B1 (ko)

Also Published As

Publication number Publication date
KR960014177B1 (ko) 1996-10-14

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
US6219724B1 (en) Direct memory access controller
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR890702140A (ko) 버스에서 엑세스를 얻기 위한 노드용 장치 및 그 방법
US6567321B2 (en) Semiconductor memory device using dedicated command and address strobe signal and associated method
KR950009476A (ko) 병렬데이터처리시스템의 데이터통신장치
KR880701046A (ko) 전화선 인터페이스용 선택모듈 및 그 인터페이스 방법
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR950022421A (ko) 데이타 배열위치가 상이한 두 버스 사이의 마스터측 전송 제어장치
KR970071294A (ko) 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치
KR970002687A (ko) 통신 방법 및 통신 장치
KR100308146B1 (ko) 음성인식시스템의메시지처리방법
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR940017615A (ko) 음성정보시스템 파일 공유 장치의 파일전송 중계회로
KR970016994A (ko) 공유 메모리를 통한 프로세서 간의 데이타 통신 장치 및 방법
KR940015763A (ko) 고속데이타 전송중계장치
KR970049654A (ko) 디.에스.피용 디.엠.에이의 고속 데이타 처리방법
KR930014084A (ko) Rs-232c 통신방식 변환장치
JPS6211951A (ja) チヤネル装置
JPH05265923A (ja) データ転送装置
KR20000016623U (ko) 교환기에서 버스마스터 프로세서의 메모리 접속 제어 장치
JPH07281997A (ja) データ転送システム
JPH01234962A (ja) バス制御方式
KR970016983A (ko) 버퍼를 이용한 그로벌버스 정합장치
KR970049262A (ko) 다중화 기능을 갖는 입 출력 제어 보드

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 17

EXPY Expiration of term